專利名稱：一種納米尺寸金屬插塞電極陣列的制備方法
技術領域：
本發明涉及微電子制造技術領域，特別涉及一種應用于相變存儲器(PRAM)的納 米尺寸金屬插塞電極陣列的制作方法，并將其用在PRAM的電極加熱層的制備中。該方法避 免了濺射、電鍍、CVD等傳統小孔填充方法的小孔填充質量不好、成本高等缺陷，在突破傳統 金屬插塞電極制備成本高、過程復雜的限制，及提高PRAM存儲密度以及器件性能等方面具 有很大的優越性。
背景技術：
隨著存儲器產業的快速發展，相變隨機存儲器(Phase Change-RandomAccess Memory,PC-RAM)由于其具有高速讀取、高可擦寫次數、非易失性、功耗低、成本低、可多級存 儲、抗強震動和抗輻照等優點，被國際半導體工業協會認為是最有可能取代目前的閃存存 儲器而成為未來存儲器的主流產品和最先成為商用產品的器件之一。相變存儲器自誕生 以來已經有很多人對它進行了研究,例如Ovonyx、Intel、Samsung、STMicroelectronics、 Hitachi等，通過改變相變材料和器件結構等已經使其具備了良好的性能。為了進一步提高 其集成密度，小尺寸器件的制備，尤其是納米尺度的器件結構中的加熱層(Heater)也即插 塞電極就成為最關鍵的工藝之一，其尺寸也是器件最重要的參數之一，直接決定了器件的 工作電壓、單元尺寸以及集成密度等。而插塞電極的制備不可避免地涉及到納米尺寸小孔 的金屬填充問題。目前，小孔填充的方法，主要有磁控濺射、電鍍、CVD、ALD等，但是它們或多或少存 在一些不足，比如磁控濺射以及其它濺射方法的小孔填充能力不強，CVD以及ALD方法成本 較高；電鍍方法盡管成本低，但需要首先使用濺射方法制備一層金屬種子層，而當小孔孔徑 縮小到一定尺度后，濺射制備的金屬種子層難以達到均勻覆蓋，進而會導致電鍍結果不佳。為了克服這些納米尺寸金屬插塞電極制備的不足，尋找簡單而低成本的制備納米 尺寸金屬插塞電極陣列，并將其運用于PRAM器件結構的加熱層中，提出本發明。
發明內容
(一)要解決的技術問題本發明的目的是為了尋找一種應用于相變存儲器的納米尺寸金屬插塞電極陣列 的制作方法，并且制備過程簡單、成本低廉，實現高密度，并將其應用于相變存儲器電極加 熱層的制造中，突破傳統金屬插塞電極制備成本高、過程復雜的限制及提高器件性能等。( 二 )技術方案為達到上述目的，本發明提供了一種應用于相變存儲器的納米尺寸金屬插塞電極 陣列的制作方法，該方法包括a、在襯底上淀積金屬，作為相變存儲器的下電極，接著在下電極上制備一層絕緣 材料；b、在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底上淀積的金屬；C、采用無電化學鍍的方法在小孔內填充金屬；d、采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為相變存儲器的下電極 加熱層；e、淀積相變材料；f、淀積金屬，作為相變存儲器的上電極；g、光刻、干法刻蝕頂部金屬形成頂部電極圖形；h、鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。上述方案中，步驟a中所述襯底是半導體材料襯底硅片或SOI片，或者所述襯底是 相變存儲器驅動電路。上述方案中，步驟a中所述襯底上淀積作為下電極的金屬是A1、W或TiN。上述方案中，步驟a中所述絕緣材料是氧化物、氮化物或硫化物，或者是由氧化 物、氮化物、硫化物中的至少兩種構成的混合物中的任一種。上述方案中，步驟a中所述在下電極上制備一層絕緣材料是采用濺射法、蒸發法、 等離子體輔助淀積法、化學氣相淀積法、金屬有機物熱分解法、激光輔助淀積法或熱氧化方 法。上述方案中，步驟b中所述金屬插塞電極陣列小孔的直徑在500nm以下。上述方案中，所述步驟c具體包括首先將襯底在激活液中激活，而后放入恒溫鍍 液中進行無電化學鍍制備金屬插塞電極，實現只在小孔內填充金屬。上述方案中，所述在金屬插塞電極陣列小孔填充的金屬是鎢合金、鉬合金或鎢鉬 與其它非鎢鉬金屬的合金。上述方案中，所述步驟d具體包括控制無電化學鍍過程的相關參數使得插塞電 極恰好將孔填滿或近似填滿；如果金屬厚度控制較為困難導致金屬厚度大于孔深，則采用 化學機械拋光或者干法刻蝕將小孔之外的金屬去掉，制作納米尺寸的金屬插塞電極陣列， 作為相變存儲器的下電極加熱層。上述方案中，所述步驟e中所述淀積的相變材料是Ge2Sb2Te5、Sb2Te3、Ge1Sb2Te4, Ge2Sb4Te7或者含有硫族元素的任意相變材料中的一種。(三)有益效果本發明提供的這種應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方法， 采用薄膜工藝、光刻工藝、無電化學鍍小孔填充等工藝制備了納米尺寸的金屬插塞電極陣 列。這種插塞電極陣列制備方法的特點在于小孔填充質量好，成本低，密度高，制備方便， 避免了使用濺射、電鍍、CVD等技術小孔填充質量不好和成本高等不足。同時將其用于PRAM 電極加熱層的制作中，提高了器件性能等。
圖1是本發明提供的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法流程圖；圖2是在襯底上淀積金屬材料的示意圖；圖3是光刻+刻蝕形成頂部電極圖形的示意 圖4是淀積絕緣材料的示意圖；圖5是光刻+刻蝕絕緣材料直到底部電極暴露為止的示意圖；圖6是采用無電化學鍍的方法填充小孔的示意圖；左圖控制化學鍍相關參數使 得金屬插塞電極恰好或近似將孔填滿；右圖金屬厚度大于孔深的情況(可使用CMP或者 其它方法將孔外的金屬去掉)；圖7是對圖6中金屬厚度大于孔深的情況，使用CMP或干法刻蝕去掉小孔之外的 金屬的示意圖；圖8是淀積相變材料以及金屬的示意圖；圖9是光刻+刻蝕形成頂部電極圖形的示意圖；圖10是鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制備的示意圖；圖11是使用化學鍍方法在硅襯底上制備的金屬插塞電極的示意圖；，表明該方法 是完全可行的。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照 附圖，對本發明進一步詳細說明。本發明制作納米尺寸的金屬插塞電極陣列的過程如下首先在半導體襯底上淀積 一層金屬，接著再淀積一層絕緣材料，然后采用任何可能的光刻方法在絕緣層上刻出金屬 插塞電極陣列的小孔；采用無電化學鍍的方法填充小孔；通過控制無電化學鍍的參數控制 金屬的厚度，使其恰好能填滿小孔。如果金屬厚度控制較為困難導致金屬厚度大于孔深，則 將采用化學機械拋光(CMP)或者干法刻蝕將小孔之外的金屬去掉，制備出納米尺寸的金屬 插塞電極陣列作為相變存儲器PRAM的電極加熱層；接著淀積相變材料，然后再淀積金屬， 鈍化開孔，引出電極。本發明的方法，采用無電化學鍍的方法制成納米尺寸金屬插塞電極陣列，并將其 應用于PRAM器件電極加熱層的制備，從而避免了濺射、電鍍、CVD等傳統小孔填充方法的小 孔填充質量不好和成本高等不足，并提高了器件性能。如圖1所示，圖1是本發明提供的應用于相變存儲器的納米尺寸金屬插塞電極陣 列的制作方法流程圖，該方法包括a、在襯底上淀積金屬，作為相變存儲器的下電極，接著在下電極上制備一層絕緣 材料；所述襯底是半導體材料襯底硅片或SOI片，或者所述襯底是相變存儲器驅動電 路。所述襯底上淀積作為下電極的金屬是A1、W或TiN。所述絕緣材料是氧化物、氮化物 或硫化物，或者是由氧化物、氮化物、硫化物中的至少兩種構成的混合物中的任一種。所述 在下電極上制備一層絕緣材料是采用濺射法、蒸發法、等離子體輔助淀積法、化學氣相淀積 法、金屬有機物熱分解法、激光輔助淀積法或熱氧化方法。b、在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底 上淀積的金屬；所述金屬插塞電極陣列小孔的直徑在500nm以下。C、采用無電化學鍍的方法在小孔內填充金屬；具體包括首先將襯底在激活液中 激活，而后放入恒溫鍍液中進行無電化學鍍制備金屬插塞電極，實現只在小孔內填充金屬。在金屬插塞電極陣列小孔填充的金屬是鎢合金、鉬合金或鎢鉬與其它非鎢鉬金屬的合金。d、采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為相變存儲器的下電極 加熱層；具體包括控制無電化學鍍過程的相關參數使得插塞電極恰好將孔填滿或近似填 滿；如果金屬厚度控制較為困難導致金屬厚度大于孔深，則采用化學機械拋光或者干法刻 蝕將小孔之外的金屬去掉，制作納米尺寸的金屬插塞電極陣列，作為相變存儲器的下電極 加熱層。e、淀積相變材料；淀積的相變材料是Ge2Sb2Te5、Sb2Te3、GeiSb2Te4、Ge2Sb4Te7或者含 有硫族元素的任意相變材料中的一種。f、淀積金屬，作為相變存儲器的上電極；g、光刻、干法刻蝕頂部金屬形成頂部電極圖形；h、鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。圖2至圖11示出了本發明制作納米尺寸金屬插塞電極陣列的具體實施例，具體步 驟如下1、在襯底上淀積一層金屬；2、采用薄膜制備工藝，再在其上制備絕緣材料二氧化硅；3、采用任何可能的光刻方法在絕緣材料上形成納米尺寸的金屬插塞電極陣列小 孔。4、采用無電化學鍍的方法填充小孔，形成金屬插塞作為PRAM的加熱層。5、若金屬厚度控制較為困難導致金屬厚度大于孔深，則采用化學機械拋光(CMP) 或者干法刻蝕去掉小孔之外的金屬。6、淀積相變材料，相變材料可以是Ge2Sb2Te5、Sb2Te3、GeiSb2Te4、Ge2Sb4Te7或者含有 硫族元素的任意相變材料中的一種；淀積金屬作為頂部電極材料7、光刻+刻蝕形成頂部電極圖形8、鈍化開孔，引出電極，制成相變存儲器單元。以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡 在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保 護范圍之內。
權利要求
一種應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方法，其特征在于，該方法包括a、在襯底上淀積金屬，作為相變存儲器的下電極，接著在下電極上制備一層絕緣材料；b、在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底上淀積的金屬；c、采用無電化學鍍的方法在小孔內填充金屬；d、采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為相變存儲器的下電極加熱層；e、淀積相變材料；f、淀積金屬，作為相變存儲器的上電極；g、光刻、干法刻蝕頂部金屬形成頂部電極圖形；h、鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。
2.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，步驟a中所述襯底是半導體材料襯底硅片或SOI片，或者所述襯底是相變 存儲器驅動電路。
3.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，步驟a中所述襯底上淀積作為下電極的金屬是Al、W或TiN。
4.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，步驟a中所述絕緣材料是氧化物、氮化物或硫化物，或者是由氧化物、氮化 物、硫化物中的至少兩種構成的混合物中的任一種。
5.根據權利要求1或4所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制 作方法，其特征在于，步驟a中所述在下電極上制備一層絕緣材料是采用濺射法、蒸發法、 等離子體輔助淀積法、化學氣相淀積法、金屬有機物熱分解法、激光輔助淀積法或熱氧化方 法。
6.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，步驟b中所述金屬插塞電極陣列小孔的直徑在500nm以下。
7.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，所述步驟c具體包括首先將襯底在激活液中激活，而后放入恒溫鍍液中進行無電化學鍍制備金屬插塞電 極，實現只在小孔內填充金屬。
8.根據權利要求7所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，所述在金屬插塞電極陣列小孔填充的金屬是鎢合金、鉬合金或鎢鉬與其它 非鎢鉬金屬的合金。
9.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，所述步驟d具體包括控制無電化學鍍過程的相關參數使得插塞電極恰好將孔填滿或近似填滿；如果金屬厚 度控制較為困難導致金屬厚度大于孔深，則采用化學機械拋光或者干法刻蝕將小孔之外的 金屬去掉，制作納米尺寸的金屬插塞電極陣列，作為相變存儲器的下電極加熱層。
10.根據權利要求1所述的應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方 法，其特征在于，所述步驟e中所述淀積的相變材料是Ge2Sb2Te5、Sb2Te3、GeiSb2Te4、Ge2Sb4Te7 或者含有硫族元素的任意相變材料中的一種。
全文摘要
本發明公開了一種應用于相變存儲器的納米尺寸金屬插塞電極陣列的制作方法，包括在襯底上淀積金屬，作為相變存儲器的下電極，接著在下電極上制備一層絕緣材料；在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底上淀積的金屬；采用無電化學鍍的方法在小孔內填充金屬；采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為相變存儲器的下電極加熱層；淀積相變材料；淀積金屬，作為相變存儲器的上電極；光刻、干法刻蝕頂部金屬形成頂部電極圖形；鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。本發明避免了濺射、電鍍、CVD等傳統小孔填充方法的小孔填充質量不好、成本高等缺陷，并將其應用于相變存儲器電極加熱層的制造中。
文檔編號H01L21/82GK101996944SQ200910091398
公開日2011年3月30日 申請日期2009年8月19日 優先權日2009年8月19日
發明者季安, 張加勇, 楊富華, 王曉東, 王曉峰 申請人:中國科學院半導體研究所