專利名稱：一種鍺基肖特基晶體管的制備方法
技術領域：
本發明屬于超大規模集成電路(ULSI)工藝制造技術領域，具體涉及一種Ge基肖特
基的制備方法。
背景技術：
隨著器件尺寸的縮小，遷移率的退化變成一個很棘手的問題。相比硅材料，鍺材料具 有更高、更加對稱的低場載流子遷移率，窄的能帶寬度，同時與硅工藝兼容，所以鍺基器 件是高速MOSFET器件一個很有希望的發展方向。
鍺基肖特基晶體管是一種非常具有發展潛力的新型結構，它與傳統晶體管的主要區別 就是它用金屬鍺化物源漏代替了傳統高摻雜的源漏，源漏和溝道的接觸由PN結變成了金 屬半導體接觸的肖特基結。
鍺基肖特基晶體管有如下優勢(1)金屬鍺化物源漏有較好化學穩定性，同時有非 常好的電阻率特性，有效減小源漏串聯電阻。(2)肖特基晶體管工藝所需的光刻版比傳 統MOS器件少，制造過程更簡單。關鍵的金屬源漏采用自對準技術，光刻出源漏區之后 淀積金屬，快速退火使得金屬與Ge反應生成鍺化物，氧化層上的金屬沒有發生反應，用 選擇腐蝕除去。(3)用來控制短溝效應的Pocket/halo注入不再需要，傳統形成高摻雜源 漏的兩次注入也省略掉，這樣能減小襯底損傷和應力的釋放，保持較高的載流子遷移率， 還避免雜質漲落對器件特性的影響，同時也更有利于提高集成密度。(4)工藝和結構上 的特點使得肖特基晶體管避免了寄生雙極管效應，改善晶體管的短溝性能，有較低的溝道 注入，高的溝道遷移率，并且可以降低結電容和柵電容，提高高頻特性。(5)肖特基晶 體管的制備過程和CMOS工藝完全兼容，而且它較低的溫度預算非常有利于high-k介質、 金屬柵、應力溝道等工藝集成，這是非常難得的優勢。(6)鍺基肖特基晶體管結構在鍺 材料上實現鍺化物源漏將會大大克服體Ge器件中雜質在Ge中的固溶度較低，源漏電阻較 大，而且在激活過程中雜質擴散較快，非常難以實現淺結等缺點。(7)Ge材料遷移率大、 速度特性好。
但是，鍺基肖特基晶體管也受到了以下問題的制約
1、由于肖特基晶體管的源漏與溝道是金屬半導體接觸，受肖特基勢壘高度的影響， 肖特基晶體管泄漏電流較大，使它的開關比受到一定的制約，開態驅動電流較小，關態泄露電流大；
2、金屬淀積在鍺上經退火形成的鍺化物，會由于成核凝聚反應使得鍺化物表面產生 凝聚形成很多空洞，這對于制備肖特基晶體管是不利的，因為與溝道相接的鍺化物的形貌 直接影響鍺基肖特基晶體管的性能，過差的鍺化物表面形貌會導致源漏性質的不均勻，波 動比較大，如果鍺化物薄膜形成過多的空洞，則晶體管的性能會受很大影響，甚至根本無
法導通。
發明內容
針對上述鍺基肖特基晶體管金屬半導體接觸存在的問題，本發明提出了一種鍺基肖特 基晶體管的制備方法，該工藝方法可以有效調控金屬半導體接觸的勢壘高度，同時還可以 改善鍺化物表面形貌。
一種鍺基肖特基晶體管的制備方法，其包括以下步驟
l一l)在鍺基襯底上制作MOS晶體管結構；
l一2)濺射金屬薄膜；
l一3)進行第一次熱處理，快速熱退火使上述金屬薄膜層與位于其下方的鍺層反應形 成金屬鍺化物；
l一4)去除未反應的金屬薄膜層；
l一5)在反應生成的金屬鍺化物層中摻入雜質；
l一6)第二次熱處理，退火使得上述摻入的雜質激活驅入；
l一7)形成接觸孔、金屬連線。
步驟l一l)具體包括
2—1)在襯底上制作隔離區；
2—2)淀積一柵介質層；
2—3)制備柵結構；
2—4)形成側墻結構。
所述鍺基襯底是體鍺襯底或鍺覆絕緣(GOI)襯底。 所述步驟1一2)的金屬薄膜為鎳、鉑或鈷膜。
所述1—3)步驟中，退火溫度為35(rC至60(TC，退火時間為30秒至80秒。 所述1—5)步驟中，對于PMOS，可以摻雜A1， Ga， In， Mg，對于NMOS，可以摻 雜P， As， Sb， S， Se，摻雜劑量5el3至5el5atom/cm-2。所述1—6)步驟中，熱退火工藝溫度介于400至600度，退火時間介于10秒至70秒。
與現有技術相比，本發明的有益效果是
本發明提出了一種新的鍺基雜質分凝肖特基晶體管的制備方法，即在第一次退火形成 鎳鍺化物以后，又進行了雜質摻雜和激活驅入退火，使得雜質硼在鎳鍺和鍺襯底界面上發 生分凝，增加了界面附近靠鍺一側幾個納米處雜質硼濃度，使得能帶圖發生變化，形狀上 彎，進而勢壘高度增加。因而在源漏與N型輕摻雜溝道的接觸區，電子的勢壘高度增加，
空穴的勢壘高度減小。這使得在以PMOS為例的該鍺基雜質分凝肖特基晶體管實例中，開 態時，較低的源端空穴勢壘可以增大驅動電流，關態時，高的漏端電子勢壘又有效的減小 了漏電。因此，用本工藝方法制作鍺基雜質分凝肖特基晶體管可以適當調整鍺基肖特基晶 體管源漏處肖特基勢壘高度，改善鍺基肖特基晶體管的電流開關比。
同時，制作鎳鍺化物肖特基源漏時，通過在第一次退火形成鎳鍺化物以后，又進行雜 質摻雜和激活驅入退火的方法，還可以改善鎳鍺化物肖特基源漏的形貌，減小削弱由于成 核凝聚反應在鎳鍺化物中產生的空洞，使得鎳鍺化物更加平滑均一。使用本發明制作的肖 特基源漏鎳鍺化物在相同情況下好于現有制備方法做的肖特基源漏鎳鍺化物，改善了鍺基 肖特基晶體管的性能。
圖1為本發明一制備鎳鍺化物肖特基的流程圖。
具體實施例方式
下面結合附圖和具體實施方式
對本發明作進一步詳細描述
圖l為本發明一優選實施例制作鎳鍺化物肖特基源漏的方法流程圖。本發明制作鍺基 肖特基晶體管的方法包括如下步驟
步驟l:提供一塊鍺基襯底。如圖l (a)所示， 一半導體鍺襯底l， P型雜質Ga做襯 底摻雜，其中半導體鍺襯底1可是體鍺襯底或鍺覆絕緣(GOI)襯底等。
步驟2:制作N阱區域。在鍺襯底上淀積氧化硅層并且淀積氮化硅層，通過光刻定義
N阱區域，反應離子刻蝕掉N阱區域的氮化硅，并且離子注入N型雜質，比如磷，然后退 火驅入制作N阱2，最后去掉注入掩蔽層，完成圖如圖l (b)所示。
步驟3:實現溝槽隔離。如圖1 (c)中隔離區4，在鍺片上淀積氧化硅和氮化硅層， 通過光刻定義出溝槽的位置，之后利用反應離子刻蝕技術刻蝕氮化硅和氧化硅，進而刻蝕
5鍺，形成溝槽，并利用CVD方法淀積多晶硅或氧化硅回填隔離槽，最后利用化學機械拋 光技術(CMP)將表面磨平，實現器件間的隔離。器件隔離不局限于淺槽隔離(STI)， 也可以采用場氧隔離等技術。
步驟4:制作柵極介質層。如圖1 (d)中柵極介質層5，可以采用柵極氧化層或者高 k柵介質層，本實例采用LPCVD方法制作柵氧化層。
歩驟5:柵的制備。柵的制備可以采用多晶硅柵或者金屬柵或者FUSI柵等，本實例采 用淀積多晶硅柵，并進行多晶硅摻雜注入，摻入雜質硼，然后光刻定義出柵結構，然后刻 蝕去除多余部分，如圖l (e)所示，多晶硅柵為3。
步驟6:形成側墻結構。如圖1 (f)所示，通過淀積二氧化硅并且干法刻蝕可以形成 一個位于柵側面的自對準隔離結構6 (側墻結構)，而目標鍺化物源漏區域位于柵3與隔 離區4之間。
步驟7:淀積金屬薄膜，本例為金屬鎳膜。如圖1 (g)所示，利用物理氣相淀積方式，
例如蒸鍍或濺射方式，于半導體襯底上淀積一層鎳7，以覆蓋柵極3與目標鍺化物源漏區 域，其中鎳層7可為一鎳金屬層或一鎳合金層。淀積的金屬膜厚大約在10nm至50nm，以 35nm為優選。另外，淀積鎳層7后，本發明的方法亦可選擇性的于鎳層7上再形成一層 蓋帽層，例如在濺射的鎳金屬上面再濺射一層Ti蓋帽層。增加Ti-Cap層并退火后，鎳鍺 化物界面會變得更加平滑，同時能降低鎳鍺化物的電阻率并提高其熱穩定性。
步驟8:進行第一次熱處理，快速熱退火使上述金屬薄膜層與位于其下方的鍺層反應 形成金屬鍺化物。如圖1 (h)所示，進行第一次熱處理工藝，快速熱退火使鎳層7與柵極 3以及目標源漏區的鍺反應，并于目標源漏區域表面形成鎳鍺化物源漏8，且在多晶硅柵 極3表面形成鎳硅化物9。此外，由于鎳層7僅與柵極3以及目標源漏區域接觸，而與隔 離區4與側墻結構6并不會發生反應，因此具有自對準功能。另外值得說明的是本次快速 熱退火工藝溫度介于350至600度，并以400度為優選，退火時間為30秒至80秒，根據 上步淀積的鎳金屬層7的厚度和希望形成的源漏節深而定。
歩驟9:去除未反應的上述鎳薄膜層。如圖1 (i)所示，釆用濕法腐蝕去除未反應的 鎳金屬層7。
步驟10:在反應生成的鎳鍺化物層中摻入雜質，該雜質用雜質分凝原理改善肖特基晶
體管的特性。如圖l (j)所示，通過離子注入，在反應生成的鎳鍺化物源漏8中摻入雜質 硼，摻雜劑量5el3至5el5 atom/cm—2，并以lel5 atom/cm—2為優選。同時應注意，注入的 雜質不僅限于硼。比如，對于PMOS，可以慘雜A1， Ga， In， Mg等，對于NMOS，可以摻雜P， As, Sb， S， Se等。
步驟lh第二次熱處理，退火使得上述摻入的硼雜質激活驅入，并在NiGe與Ge界 面雜質分凝。如圖1 (k)所示，進行第二次熱處理工藝，快速熱退火使得上述摻入的硼雜 質激活驅入，硼在鍺半導體襯底與鍺化物源漏界面處雜質分凝，形成高濃度區域IO。第二 次熱退火工藝溫度介于400至600度，以500度為優選，而退火時間介于10秒至70秒， 以30s為優選。
步驟12:形成接觸孔。首先去除自然氧化層，然后用化學汽相淀積方法淀積氧化層 11，并退火致密，用于金屬連線層和器件層之間的隔離。光刻定義出開孔位置，并用反應 離子刻蝕掉二氧化硅，形成接觸孔。完成圖如圖1 (1)所示。
步驟13:形成金屬連線。濺射金屬層，比如A1、 Al-Ti等，并光刻定義出連線圖形， 經過刻蝕后，既形成金屬連線圖形，最后通過低溫退火過程合金，形成金屬連線層12。最 后完成圖如圖1 (m)所示。
利用本發明提出的工藝方法，可以制造出一種新的性能更可靠的鍺基肖特基晶體管， 并且使得雜質硼在鎳鍺和鍺襯底界面上發生分凝，這樣不但適當調整了鍺基肖特基晶體管 源漏處肖特基勢壘高度，改善了鍺基肖特基晶體管的電流開關比，而且改善了該肖特基晶 體管鎳鍺化物肖特基源漏的形貌，提升了鍺基肖特基晶體管的性能。因此相對于現有工藝 技術，本發明能有效提升該器件的電性能與可靠性。
以上通過優選實施例詳細描述了本發明所提出的一種鍺基肖特基晶體管的制備方法， 本領域的技術人員應當理解，以上所述僅為本發明的優選實施例，在不脫離本發明實質的 范圍內，可以對本發明的器件結構做一定的變形或修改；其制備方法也不限于實施例中所 公開的內容，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
權利要求
1、一種鍺基肖特基晶體管的制備方法，其包括以下步驟1-1)在鍺基襯底上制作MOS晶體管結構；1-2)濺射金屬膜；1-3)進行第一次熱處理，退火使上述金屬薄膜層與位于其下方的鍺層反應形成金屬鍺化物；1-4)去除未反應的金屬膜；1-5)在反應生成的金屬鍺化物層中摻入雜質；1-6)第二次熱處理，退火使得上述摻入的雜質激活驅入；1-7)形成接觸孔、金屬連線。
2、 如權利要求l所述的方法，其特征在于，步驟l一l)具體包括2— 1)在襯底上制作隔離區； 2—2)淀積一柵介質層； 2—3)制備柵結構；2—4)形成側墻結構。
3、 如權利要求1或2所述的方法，其特征在于，所述鍺基襯底是體鍺襯底或鍺覆絕緣襯底。
4、 如權利要求l所述的方法，其特征在于，所述步驟1一2)的金屬膜為鎳、鉑或鈷膜。
5、 如權利要求1或4所述的方法，其特征在于，所述1一2)步驟中，在金屬膜上制備一鈦金屬層。
6、 如權利要求l所述的方法，其特征在于，所述1—3)步驟中，退火溫度為35(TC至 600°C，退火時間為30秒至80秒。
7、 如權利要求5所述的方法，其特征在于，所述1一5)步驟中，對于PM0S，摻雜A1、 Ga、工n或Mg，對于NM0S，摻雜P、 As、 Sb、 S或Se。
8、 如權利要求7所述的方法，其特征在于，摻雜劑量5el3至5e15 atom/cm—2。
9、 如權利要求5所述的方法，其特征在于，所述1—6)步驟中，熱退火工藝溫度介于 400至600度，退火時間介于10秒至70秒。
全文摘要
本發明公開了一種鍺基肖特基晶體管的制備方法，屬于超大規模集成電路(ULSI)工藝制造技術領域。該方法包括首先在鍺基襯底上制作MOS晶體管結構；淀積一金屬薄膜；然后進行第一次熱處理，快速熱退火使金屬薄膜層與位于其下方的鍺層反應形成金屬鍺化物；去除未反應的金屬薄膜層；在反應生成的金屬鍺化物層中摻入雜質；第二次熱處理，退火使得上述摻入的雜質激活驅入；最后形成接觸孔、金屬連線。本發明通過在第一次退火形成鎳鍺化物以后，又進行雜質摻雜和激活驅入退火，可有效調控金屬半導體接觸的勢壘高度，同時還可以改善鍺化物表面形貌。
文檔編號H01L21/02GK101635262SQ20091009073
公開日2010年1月27日 申請日期2009年8月7日 優先權日2009年8月7日
發明者霞 安, 興 張, 岳 郭, 如 黃 申請人:北京大學