專利名稱：在BiCMOS工藝中制作PIP電容的方法
技術領域：
本發明涉及一種BiCMOS(雙極CMOS)半導體器件制造工藝，尤其涉及一種通過 BiCMOS工藝中用雙極晶體管發射極多晶硅制作PIP電容的方法。
背景技術：
在目前的半導體工業界，有多種方法制作電容器，包括有MOS電容，PIP電容，MIM 電容等，而為了滿足客戶對電容特性，低成本等要求，PIP電容已被廣泛的運用，因為相對于 MOS電容來講，其電容特性好，線性度強，而且MOS電容需要用熱過程生長高摻雜的氧化層， PIP電容只需要用CVD (化學氣相沉積)生長，相對于MIM電容來講，其制造相對簡單。所以，在目前的BiCMOS (雙極CMOS，由雙極型門電路和互補金屬氧化物半導體門 電路構成，將雙極工藝和CMOS工藝兼容)制造工藝中制造PIP電容是比較好的。但是在目 前的工藝流程中，制造PIP電容要額外增加幾道工藝步驟，包括增加淀積多晶硅層，增加額 外的光刻步驟，并且要增加額外的光刻版，這樣的話就額外增加了工藝制造的成本，這對制 造工廠來說是不愿意看到的。總之，在目前的半導體BiCMOS制造工藝中，還沒有找到最合適的方法來制造PIP 電容，本發明主要解決的就是這個問題。
發明內容
本發明所要解決的一個技術問題是提供一種在BiCMOS制造工藝中制造PIP電容 的方法，該方法在不增加工藝步驟及掩模版的情況下，用現有步驟制作PIP電容，能有效降 低制作成本。為解決上述技術問題，本發明提供一種在BiCMOS工藝中制作PIP電容的方法，采 用CMOS晶體管的柵多晶硅作為PIP電容的下極板，采用SiGe異質結雙極晶體管的發射極 多晶硅作為PIP電容的上極板；該方法包括如下步驟第一步，在硅襯底的指定區域上淀積多晶硅層作為PIP電容的下極板；第二步，全面淀積氮化硅層；第三步，淀積已摻雜的多晶硅層，或者淀積非摻雜的多晶硅層并進行離子注入摻 雜；該多晶硅層作為PIP電容的上極板。第三步中所述的多晶硅層用作SiGe異質結雙極晶體管的發射極。第一步所述IP電容的下極板的厚度為500A到5000A。在第一步和第二步之間增加步驟A 在第一步的多晶硅層上形成氮化硅側墻。第二步所述氮化硅層的厚度為IOA到500A。在第二步和第三步之間增加如下步驟步驟B，離子注入第一步形成的多晶硅層； 步驟C，淀積基區氧化層和多晶硅層；步驟D，去除基區氧化層和多晶硅層，并去除第二步形 成的部分氮化硅層，保留第一步形成的多晶硅層上的氮化硅層；步驟E，依次淀積SiGe層、 氧化硅層、多晶硅層、氧化硅層；步驟F，去除步驟E的上述淀積層。
步驟C所述基區氧化層和多晶硅層的厚度為IOA到500A。步驟E所述SiGe層、氧化硅層、多晶硅層和氧化硅層的厚度為· IOA到 s
500Ac第三步所述PIP電容的上極板的厚度為IOA到500A。在第三步之后增加步驟G 采用金屬硅化物工藝形成PIP電容。和現有技術相比，本發明具有以下有益效果本發明通過在BiCMOS制造工藝中用 現有的SiGe異質結雙極型晶體管的發射極多晶硅作為PIP電容的上極板，這樣的話，不需 要增加額外的工藝步驟，也不需要增加額外的光刻版，既實現了 PIP電容，又有效的降低了 成本。
圖1是本發明步驟1完成后的結構示意圖2是本發明步驟2完成后的結構示意圖3是本發明步驟3完成后的結構示意圖4是本發明步驟4完成后的結構示意圖5是本發明步驟5完成后的結構示意圖6是本發明步驟6完成后的結構示意圖7是本發明步驟7完成后的結構示意圖8是本發明步驟8完成后的結構示意圖9是本發明步驟9完成后的結構示意圖10是本發明步驟10完成后的結構示意圖
具體實施例方式下面結合附圖和實施例對本發明作進一步詳細的說明。為了在BiCMOS制造工藝中，以低成本，不增加工藝步驟的情況下制造PIP電容，本 發明提供了一種在BiCMOS制造工藝中制造PIP電容的方法，PIP電容的下極板用CMOS制造 過程中的柵極多晶硅，用SiGe異質結雙極晶體管的發射極多晶硅作為PIP電容的上極板。 其主要步驟在于步驟1，在硅襯底2的指定區域上淀積多晶硅層1作為PIP電容的下極板，多晶硅 層1的厚度為500A到5000A (如圖1所示)；步驟2，在上述多晶硅層1上形成氮化硅側墻3(如圖2所示)；步驟3，全面淀積氮化硅層4，氮化硅層4的厚度為IOA到500A (如圖3所示)；步驟4，離子注入上述多晶硅層1(如圖4所示)；步驟5，淀積基區氧化層5和多晶硅層6，厚度為IOA到500A (如圖5所示)；步驟6，去除基區氧化層5和多晶硅層6，并去除部分側墻3旁的氮化硅層4，僅保 留多晶硅層1上的氮化硅層4(如圖6所示)；步驟7，依次淀積SiGe層7，氧化硅層8，多晶硅層9，氧化硅層10，厚度為10A到 500A (如圖7所示)；步驟8，去除步驟7的上述淀積層=SiGe層7、氧化硅層8、多晶硅層9和氧化硅層10 (如圖8所示)；步驟9，淀積已摻雜的多晶硅層11，或者淀積非摻雜的多晶硅層11并進行離子注 入摻雜(如圖9所示)；該多晶硅層11用作SiGe HBT晶體管(SiGe異質結雙極晶體管)的 發射極，并作為PIP電容的上極板；該多晶硅層11的厚度為IOA到500A;步驟10，采用金屬硅化物工藝(salicide)形成PIP電容12 (如圖10所示)。
權利要求
一種在BiCMOS工藝中制作PIP電容的方法，其特征在于，采用CMOS晶體管的柵多晶硅作為PIP電容的下極板，采用SiGe異質結雙極晶體管的發射極多晶硅作為PIP電容的上極板；該方法包括如下步驟第一步，在硅襯底的指定區域上淀積多晶硅層作為PIP電容的下極板；第二步，全面淀積氮化硅層；第三步，淀積已摻雜的多晶硅層，或者淀積非摻雜的多晶硅層并進行離子注入摻雜；該多晶硅層作為PIP電容的上極板。
2.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，第三步 中所述的多晶硅層用作SiGe異質結雙極晶體管的發射極。
3.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，第一步 所述IP電容的下極板的厚度為500A到5000A。
4.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，在第一 步和第二步之間增加步驟A 在第一步的多晶硅層上形成氮化硅側墻。
5.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，第二步 所述氮化硅層的厚度為IOA到500A。
6.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，在第二 步和第三步之間增加如下步驟步驟B，離子注入第一步形成的多晶硅層；步驟C，淀積基區 氧化層和多晶硅層；步驟D，去除基區氧化層和多晶硅層，并去除第二步形成的部分氮化硅 層，保留第一步形成的多晶硅層上的氮化硅層；步驟E，依次淀積SiGe層、氧化硅層、多晶硅 層、氧化硅層；步驟F，去除步驟E的上述淀積層。
7.根據權利要求6所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，步驟C 所述基區氧化層和多晶硅層的厚度為IOA到500A。
8.根據權利要求6所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，步驟E 所述SiGe層、氧化硅層、多晶硅層和氧化硅層的厚度為IOA到500A。
9.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，第三步 所述PIP電容的上極板的厚度為IOA到500A。
10.根據權利要求1所述的在BiCMOS工藝中制作PIP電容的方法，其特征在于，在第三 步之后增加步驟G 采用金屬硅化物工藝形成PIP電容。
全文摘要
本發明公開了一種在BiCMOS制造工藝中制造PIP電容的方法，采用CMOS晶體管的柵多晶硅作為PIP電容的下極板，采用SiGe異質結雙極晶體管的發射極多晶硅作為PIP電容的上極板；該方法包括如下步驟第一步，在硅襯底的指定區域上淀積多晶硅層作為PIP電容的下極板；第二步，全面淀積氮化硅層；第三步，淀積已摻雜的多晶硅層，或者淀積非摻雜的多晶硅層并進行離子注入摻雜；該多晶硅層作為PIP電容的上極板。該方法不需要增加額外的工藝步驟，也不需要增加額外的光刻版，既實現了PIP電容，又有效的降低了成本。
文檔編號H01L21/02GK101958285SQ20091005759
公開日2011年1月26日 申請日期2009年7月13日 優先權日2009年7月13日
發明者胡君, 錢文生 申請人:上海華虹Nec電子有限公司