專利名稱：對芯片進行陶瓷雙列直插封裝的引線框架的制作方法
技術領域：
本發明涉及半導體制造技術，特別涉及一種對芯片進行陶瓷雙列直插封裝的引線 框架。
背景技術：
在半導體器件的一些工程測試中，例如靜電放電(ESD)測試、最終測試(FT)或老 化(Bi)測試等需要將已經制造好的芯片進行封裝后進行。目前，常常采用陶瓷雙列直插封 裝(DIP，Dual In-Line)方式，其優點是封裝時間很短和底成本。圖1為現有的采用陶瓷DIP方式對芯片的封裝結構示意圖，如圖所示，包括芯片 101和引線框架102，其中，在芯片101邊緣上具有多個不同電特性的接點墊(pad)，通過打 線方式由金線連接到引線框架102中的引腳上。目前，對于不同的芯片，都是采用該引線框架102對芯片進行封裝的，也就是芯片 上的pad打線到已經具有的引線框架102上。但是，由于引線框架102上的引腳數量有限，目前已有的引腳框架102上最多只有 64個引腳，所以能夠打線到引線框架102的芯片上的pad數量就有限。對于具有數量比較 多pad的芯片，引線框架102的引腳數目是不夠的。這樣就使得無法用陶瓷DIP的封裝進 行芯片各種應用，只能以產品封裝芯片的方式進行。極大的增加了制作成本和測試周期。
發明內容
有鑒于此，本發明提供一種對芯片進行陶瓷雙列直插封裝的引線框架，該引線框 架能夠解決芯片由于引線框架102上的引腳不夠而無法將所有接點墊打線的問題，且不會 增大制作成本和加長封裝周期。為達到上述目的，本發明實施的技術方案具體是這樣實現的一種對芯片進行陶瓷雙列直插封裝的引線框架，該引線框架包括多個引線環及多 個引腳，多個引線環分別環繞芯片，多個引線環之間用絕緣材料隔離，其中，芯片上的具有相同電特性的多個接點墊打線到同一引線環上；有多組不同電特性的接電墊時，把不同電特性的每組接電墊分別打線到不同引線 環上；不同引線環分別一對一地接入不同的引腳。所述引線環為導電材料制成。所述導電材料為銅或金。所述引線環通過金線接入引腳。還包括將芯片中具有不同電特性且具有該種電特性的接點墊數量為1個的接點墊通過 金線打線到所述引線框架中就近的引腳。所述絕緣材料隔為陶瓷，用于防止引線環之間的電連通。
所述引線環圍繞放芯片的區域，大小和數量由芯片大小和使用要求確定。由上述技術方案可見，本發明的引線框架包括多個引線環及多個引腳，其中，多個 引線環分別環繞放芯片區域，多個引線環之間互相保證不會出現電連通。這樣使用時，芯片 中具有相同電特性的pad通過金線打線到同一個引線環；芯片上具有同一種電特性的pad 為多個時，按照pad的不相同電特性，將芯片上具有不相同電特性的pad打線到不同引線環 上；將芯片中具有不同電特性且具有該種電特性的pad數量為1個的pad按照現有技術通 過金線打線到所述引線框架中就近的引腳；然后不同的引線環再通過金線打線到不同的引 腳上。這樣，就可以將芯片上具有相同電特性的pad打線到一個引腳上，而不像背景技術那 樣不需要由于pad所在芯片位置的不同，就必須就近打線到引線框架的多個引腳上，即使 這些pad的電特性相同，節省了引線框架引腳數目，可以將芯片上所有pad接入。極大的擴 張了現有技術的陶瓷傳統DIP封裝的應用范圍。因此，本發明提供的方法解決芯片由于引 線框架102上的引腳不夠而無法將所有接點墊打線的問題，且不會增大制作成本和加長封 裝周期。
圖1為現有的采用陶瓷DIP方式對芯片的封裝結構示意圖；圖2為本發明提供的采用陶瓷DIP方式對芯片的封裝結構示意圖。
具體實施例方式為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖并舉實施例，對 本發明作進一步詳細說明。為了解決引線框架102上的引腳不夠而無法將芯片上所有接點墊打線的問題，本 發明重新設置了引線框架，該引線框架包括多個引線環及多個引腳，其中，多個引線環分別 環繞芯片，多個引線環之間保證不會出現電連通。使用時，芯片上具有同一種電特性的pad 為多個時，按照pad的不相同電特性，將芯片上具有不相同電特性的pad打線到不同引線環 上，也就是說，有多組不同電特性的接電墊時，把不同電特性的每組接電墊分別打線到不同 引線環上，每組接電墊的數量為多個；將芯片中具有不同電特性且具有該種電特性的pad 數量為1個的pad按照現有技術通過金線打線到所述引線框架中就近的引腳；最后不同的 引線環再通過金線打線到不同的引腳上。這樣，就可以將芯片上具有相同電特性的pad打 線到一個引腳上，節省了引腳數目，特別是對具有電源數目較多pad以及地線數目較多pad 的存儲器芯片存在廣泛的利用范圍。圖2為本發明提供的采用陶瓷DIP方式對芯片的封裝結構示意圖，包括包括芯 片101和引線框架102’，在芯片101邊緣上具有多個不同電特性的接點墊pad，在引線框架 102’上具有多個引線環和多個引腳，其中，引線框架102’的多個引線環分別環繞在芯片101周圍，在該實施例中，引線環和 芯片101的形狀相同，為長方形，面積大于芯片，不同引線環的面積不相同，依次增大，用于 在同一平面上環繞芯片101且之間有一定距離(可以采用隔離材料，比如陶瓷隔離，防止引 線環之間電導通)，在該實施例中，引線環可以采用電導通的材料，比如鍍金或鍍銅；多個引線環分別通過金線打線到不同的引腳；
芯片101中相同電特性不同位置的pad通過金線打線到同一引線環上；芯片101上具有同一種電特性的pad為多個且位置不同時，按照pad的不相同電 特性，將芯片上具有不相同電特性的pad打線到不同引線環上，也就是說，有多組不同電特 性的接電墊時，把不同電特性的每組接電墊分別打線到不同引線環上，每組接電墊的數量 為多個。在本發明中，引線環的數目可以根據需要確定，比較靈活，比如2 5條左右，當在 同一芯片中具有多個相同電特性的pad時，就可以打線到一個引線環作為打線到一個引腳 的橋梁。如果芯片中的某一個電特性只存在一個pad，則直接將該pad打線到引線框架102’ 上的就近引腳上，這和現有技術相同。舉一個例子說明，假設一個芯片要進行FT測試，其需要4種電特性的pad，包括 電源VDDl的pad、電源VDD2的pad、電源VDD3的pad以及Vss地線，每一種電特性的pad 都具有多個。這時，在對該芯片進行封裝時，就可以將電源VDDl的多個pad通過金線打線 到引線環1，將電源VDD2的多個pad通過金線打線到引線環2，將電源VDD3的多個pad通 過金線打線到引線環3，將地線Vss的多個pad通過金線打線到引線環4，然后再引線框架 102’中選擇四個空閑的引腳，分別將這四個引線環通過金線進行打線。同樣地，在進行ESD 或BI測試時，也可以按照上述過程進行測試。對于不同的芯片，都采用本發明提供的引線框架102對芯片進行封裝的，也就是 芯片上的pad打線到本發明提供的引線框架102上，這種引線框架具有引線環和引腳。以上舉較佳實施例，對本發明的目的、技術方案和優點進行了進一步詳細說明，所 應理解的是，以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的 精神和原則之內，所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之 內。
權利要求
一種對芯片進行陶瓷雙列直插封裝的引線框架，該引線框架包括多個引線環及多個引腳，多個引線環分別環繞芯片，多個引線環之間用絕緣材料隔離，其中，芯片上的具有相同電特性的多個接點墊打線到同一引線環上；有多組不同電特性的接電墊時，把不同電特性的每組接電墊分別打線到不同引線環上；不同引線環分別一對一地接入不同的引腳。
2.如權利要求1所述的引線框架，其特征在于，所述引線環為導電材料制成。
3.如權利要求2所述的引線框架，其特征在于，所述導電材料為銅或金。
4.如權利要求1 3任一所述的引線框架，其特征在于，所述引線環通過金線接入引腳。
5.如權利要求1 3任一所述的引線框架，其特征在于，還包括將芯片中具有不同電特性且具有該種電特性的接點墊數量為1個的接點墊通過金線 打線到所述引線框架中就近的引腳。
6.如權利要求1 3所述的引線框架，其特征在于，所述絕緣材料隔為陶瓷，用于防止 引線環之間的電連通。
7.如權利要求1 3所述的引線框架，其特征在于，所述引線環圍繞放芯片的區域，大 小和數量由芯片大小和使用要求確定。
全文摘要
本發明公開了一種對芯片進行陶瓷雙列直插封裝的引線框架，該引線框架包括多個引線環及多個引腳，多個引線環分別環繞芯片，多個引線環之間用絕緣材料隔離，其中，芯片上的具有相同電特性的多個接點墊打線到同一引線環上；有多組不同電特性的接電墊時，把不同電特性的每組接電墊分別打線到不同引線環上；不同引線環分別一對一地接入不同的引腳。本發明解決了芯片由于引線框架102上的引腳不夠而無法將所有接點墊引出的問題，且不會增大制作成本和加長封裝周期。
文檔編號H01L21/60GK101996973SQ20091005666
公開日2011年3月30日 申請日期2009年8月19日 優先權日2009年8月19日
發明者馮軍宏, 劉云海 申請人:中芯國際集成電路制造(上海)有限公司