專利名稱：一種鎢栓塞的制備方法
技術領域：
本發明屬于半導體制造技術領域，具體涉及芯片后端工藝制造中的鎢栓 塞的制備方法。
背景技術：
在半導體芯片制造中，芯片的互連層的制造屬于后端工藝制造，互連層 中其中包括用于連接不同金屬層的鎢栓塞。隨著技術的進步，芯片的特征尺寸越來越小，同時也要求芯片的速度越來越快，互連層的RC延遲將直接影 響芯片的速度，因此要求盡可能降低鴒栓塞的電阻。然而，同時由于特征尺寸的變小，鴒栓塞的截面尺寸也變小，在CVD (Chemical Vapor D印osition，化學氣相淀積)沉積鴒時，容易在鴒栓塞 中形成空洞，空洞(Void)的存在進一步增大了鵠栓塞的電阻，從而直接影 響芯片的速度。圖l至圖3所示為現有技術的鵠栓塞制備過程示意圖。第一步，提供如 圖1所示結構用來制備鴒栓塞，其中，22為層間介質層， 一般為Si02,也可 以為其它低k介質層；23為擴散阻擋層，它可以為Ti/TiN的復合層結構， 用來防止金屬鴒向層間介質層22中擴散、并起粘附作用；21為通過層間介 質層22形成的孔洞(Via),其一般為圓柱形狀，鴒將填充于該孔洞中形成 鴒栓塞。第二步，在圖1所示結構上沉積鎢金屬，形成如圖2所示結構；由于鴒在CVD沉積時，在孔洞21中的底部沉積速率較慢，而、較容易在在孔洞 頂部開口處的沉積速率較快，所以容易在孔洞21沒完全被金屬鴒填滿時， 孔洞頂部開口就已經被封住，因此形成的鵠栓塞24a中存在空洞(Void)25。 第三步，通過CMP (化學機械研磨)技術去除多余的鴒金屬形成鴒栓塞24。 進一步可以在鴒栓塞24形成金屬線。發明內容本發明要解決的技術問題是，消除鴒栓塞中形成的空洞。 為解決以上技術問題，本發明提供一種鴒栓塞的制備方法，其包括以下 步驟(1)提供在層間介質層中形成有孔洞結構的半導體襯底，沉積擴 散阻擋層；(2 )在所述擴散阻擋層上沉積鴒金屬以填充孔^];(3) 通過對包括第一空洞的鴒金屬進行回刻蝕，打開第一空洞；(4) 沉積鵠金屬填充所述孔洞及第一空洞； (5 )去除層間介質層之上的多余辟金屬。作為其中一具體實施方式
，鎢栓塞的制備方法包括以下步驟(1) 提供，層間介質層中形成有孔洞結構的半導體襯底，沉積擴 散阻擋層；(2) 在所述擴散阻擋層上沉積鴒金屬填充孔洞；(3) 通過對包括第一空洞的鴒金屬進行回刻蝕，打開第一空洞；(4) 沉積鴒金屬填充所述孔洞及第一空洞；(3b )通過對包括步驟(4 )中形成的第二空洞的鴒金屬進行回刻蝕，打開第二空洞；(4b)沉積鴒金屬填充所述孔洞及笫二空洞； (5 )去除層間介質層之上的多余鴒金屬。 根據本發明所提供的鎢栓塞的制備方法，其中，所述步驟(3)中，鎢 金屬回刻蝕至所述空洞平行于半導體襯底表面的截面面積為最大時，終止刻 蝕。所述回刻蝕是通過等離子刻蝕方法進行的。所述步驟(5)中，通過化 學機械研磨方法去除層間介質層之上的多余鵪金屬。所述擴散阻擋層是Ti 和TiN的復合層結構。所述沉積鴒的方法是化學氣相淀積或'者'踐射。所述孔 洞的深寬比值的范圍為2-5。鎢金屬是指鎢或者鎢的合金。本發明的技術效果是，該方法中的回刻蝕鎢金屬步驟，可以實現鎢栓塞 中無空洞或者大大縮小空洞，該方法制備的鴒栓塞具有電阻低、可靠性高的 特點。
圖1至圖3是現有技術的鵠栓塞制備過程示意圖；圖4至圖8是本發明提供的鴒栓塞制備方法第一實施例示意圖；圖9至圖15是本發明提供的鴒栓塞制備方法第二實施例示意圖。
具體實施方式
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明 作進一步的詳細描述。圖4至圖8所示為本發明提供的鵠栓塞制備方法第一實施例示意圖。在 該實施例中，只是示意性地給出了一個鎢栓塞的制備方法，在具體芯片制造中，多個鴒栓塞是同步進行完成的。以下結合圖4至圖8對本實施例鎢栓塞 制備方法進行詳細i兌明。步驟1,提供在層間介質層中形成有孔洞結構的半導體襯底，沉積擴散 阻擋層。在該步驟中，如圖4所示，32為互連結構中的層間介質層，其一^:為 Si02,也可以為其它低k介質層；通過刻蝕層間介質層32，可以在其中形成 孔洞31;然后在孔洞31和層間介質層32上沉積擴散阻擋層33，可以通過 PVD ('減射)的方法沉積擴散阻擋層33,擴散阻擋層33是Ti/TiN的復合層 結構，厚度范圍為5-100nm,其厚度遠遠小于孔洞的寬度尺寸。孔洞的具體 形狀不受本發明限制， 一般為圓孔或方孔形；孔洞的深寬比(在圖示縱向尺 寸和在圖示橫向尺寸之比)范圍為2~5，具體孔洞的尺寸不受本發明限制， 其與該制備方法所采用的工藝技術代有關。步驟2，在所述擴散阻擋層上沉積鵠金屬填充孔洞；在該步驟中，在圖4所示結構上，通過化學氣相淀積(CVD)或者濺射 (PVD)沉積鴒金屬，形成圖5所示結構。這是由于，鵠在CVD或PVD沉積 時，在孔洞31中的底部沉積速率4交慢，而4交容易在在孔洞頂部開口處的沉 積速率較快，所以容易在孔洞31沒完全被鴒金屬填滿時，孔洞頂部開口就 已經被封住，因此形成的鎢金屬34a中存在空洞(Void) 35。鎢金屬可以為 鴒或者鎢的合金，根據具體工藝技術需要選擇。步驟3，通過對包括空洞的鎢金屬進行回刻蝕，打開空洞。在該步驟中，對圖5所示結構上的鎢金屬34a進行回刻蝕，回刻蝕鎢金 屬至空洞35的平行于半導體襯底表面的截面面積為最大處時，終止刻蝕， 形成如圖6所示結構，鴒金屬由34a變成34b,空洞35被打開變成35b。由于在刻蝕鴒金屬時，空洞35被打開后，還會繼續刻蝕，所以空洞35的里表 層的金屬鵠也會被刻蝕掉一部分，并在開口處刻蝕的速率相對較快，因此， 空洞35b的形成可能容易成"V"字形，這樣有利于在后續沉積鴒金屬的過 程中，鴒金屬全面填充空洞35b。在該實施例中，鎢金屬的回刻蝕采用等離 子刻蝕。步驟4，沉積鴒金屬填充所述孔洞及空洞。在該步驟中，在圖6所示結構上沉積鎢金屬，填充滿孔洞以及空洞35b， 得到圖7所示結構。在該實施例中，可以采用化學氣相淀積(CVD)或者濺 射(PVD)沉積鴒金屬。步驟5，去除層間介質層之上的多余鴒金屬。在該步驟中，對圖7所示結構進行CMP去除層間介質層之上的多余鴒金 屬，在該具體實施例中，同時通過CMP去除層間介質層之上的部分擴散阻擋 層，形成如圖8所示結構的鎢栓塞34。至此，本實施例的鵪栓塞的制備方法結束，可進一步沉積層間介質層形 成下層互利金屬層。圖9至圖15所示為本發明提供的鎢栓塞制備方法第二實施例示意圖。 以下結合圖9至圖15對本實施例鎢栓塞制備方法進行詳細說明。步驟一，提供在層間介質層中形成有孔洞結構的半導體襯底，沉積擴散 阻擋層。在該步驟中，如圖9所示，42為互連結構中的層間介質層，其一般為 Si02,也可以為其它低k介質層；通過刻蝕層間介質層42,可以在其中形成 孔洞41;然后在孔洞41和層間介質層42上沉積擴散阻擋層43,可以通過PVD ('減射)的方法沉積擴散阻擋層43,擴散阻擋層43是Ti/TiN的復合層 結構，厚度范圍為5-100nm,其厚度遠遠小于孔洞的寬度尺寸。孔洞的具體 形狀不受本發明限制， 一般為圓孔或方孔形；孔洞的深寬比(在圖示縱向尺 寸和在圖示橫向尺寸之比)范圍為2~5,具體孔洞的尺寸不受本發明限制， 其與該制備方法所采用的工藝技術代有關。步驟二，在所述擴散阻擋層上沉積鵠金屬填充孔洞；在該步驟中，在圖9所示結構上，通過化學氣相淀積(CVD)或者濺射 (PVD)沉積鴒金屬，形成圖10所示結構。這是由于，鴒在CVD或PVD沉積 時，在孔洞41中的底部沉積速率較慢，而較容易在在孔洞頂部開口處的沉 積速率較快，所以容易在孔洞41沒完全被鴒金屬填滿時，孔洞頂部開口就 已經被封住，因此形成的鎢金屬44a中存在第一空洞45。鴒金屬可以為鴒或 者鴒的合金，根據具體工藝技術需要選擇。步驟三，通過對其中包括第一空洞的鵪金屬進行回刻蝕，打開第一空洞。在該步驟中，對圖10所示結構上的鵪金屬44a進行回刻蝕，回刻蝕鵠 金屬至第一空洞45的平行于半導體襯底表面的截面面積為最大處時，終止 刻蝕，形成如圖11所示結構，鵠金屬由44a變成44b，第一空洞45被打開 變成45b。由于在刻蝕鵠金屬時，第一空洞45被打開后，還會繼續刻蝕，所 以第一空洞45的里表層的金屬鴒也會被刻蝕掉一部分，并在開口處刻蝕的 速率相對較快，因此，第一空洞45b的形狀可能容易成"V"字形，這樣有 利于在后續沉積鵠金屬的過程中，鴒金屬全面填充第一空洞45b。在該實施 例中，鵠金屬的回刻蝕采用等離子刻蝕。步驟四，沉積鴒金屬填充所述孔洞及第一空洞。在該步驟中，在圖11所示結構上沉積鴒金屬，在沉積鴒金屬填充第一空洞45b時，有可能由于步驟二中的同樣原因，會在鎢金屬中形成相對第一 空洞45小的第二空洞46，形成如圖12所示結構。步驟五，通過對包括第二空洞的鴒金屬進行回刻蝕，打開第二空洞。 在該步驟中，對圖12所示結構上的鎢金屬44c進行回刻蝕，回刻蝕鎢 金屬至第二空洞46的平行于半導體襯底表面的截面面積為最大處時，終止 刻蝕，形成如圖13所示結構，鎢金屬由44c變成44d,第二空洞46被打開 變成46b。由于在刻蝕鴒金屬時，第二空洞46被打開后，還會繼續刻蝕，所 以第二空洞46的里表層的金屬鵠也會被刻蝕掉一部分，并在開口處刻蝕的 速率相對較快，因此，第二空洞46b的形狀可能容易成"V"字形，這樣有 利于在后續沉積鴒金屬的過程中，鴒金屬全面填充第二空洞46b。 步驟六，沉積鴒金屬填充所述孔洞及第二空洞。在該步驟中，在圖13所示結構上沉積鎢金屬44e，填充滿孔洞以及第二 空洞46b，得到圖14所示結構。在該實施例中，可以采用化學氣相淀積(CVD) 或者濺射(PVD)沉積鎢金屬。步驟七，去除層間介質層之上的多余鴒金屬。在該步驟中，對圖14所示結構進行CMP去除層間介質層之上的多余鵠 金屬，在該具體實施例中，同時通過CMP去除層間介質層之上的，分擴散阻 擋層，形成如圖15所示結構的鎢栓塞44。 、至此，本實施例的鵠栓塞的制備方法結束，可進一步沉積層間介質層形 成下層互利金屬層。在不偏離本發明的精神和范圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限于在說明 書中所述的具體實施例。
權利要求
1.一種鎢栓塞的制備方法，其特征在于，包括以下步驟(1)提供在層間介質層中形成有孔洞結構的半導體襯底，沉積擴散阻擋層；(2)在所述擴散阻擋層上沉積鎢金屬以填充孔洞；(3)通過對包括第一空洞的鎢金屬進行回刻蝕，打開第一空洞；(4)沉積鎢金屬填充所述孔洞及第一空洞；(5)去除層間介質層之上的多余鎢金屬。
2. 根據權利要求1所述的方法，其特征在于，所述步驟(4)和步驟(5) 之間還包括以下步驟(3b)通過對包括步驟(4)中形成的第二空洞的鴒金屬進行回刻蝕，打開第二空洞； (4b)沉積鴒金屬填充所述孔洞及第二空洞。
3. 根據權利要求1所述的方法，其特征在于，所述步驟(3)中，鵪金屬回 刻蝕至所述空洞平行于半導體襯底表面的截面面積為最大時，終止刻蝕。
4. 根據權利要求1或2或3所述的方法，其特征在于，所述回刻蝕是通過 等離子刻蝕方法進行的。
5. 根據權利要求1所述的方法，其特征在于，所述步驟(5)中，通過化學 機械研磨方法去除層間介質層之上的多余鵠金屬。
6. 根據權利要求1所述的方法，其特征在于，所述擴散阻擋層是Ti和TiN 的復合層結構。
7. 根據權利要求1所述的方法，其特征在于，所述沉積鴒的方法是化學氣相淀積或者-踐射。
8. 根據權利要求1所述的方法，其特征在于，所述孔洞的深寬比值的范圍為2~5。
9. 根據權利要求1所述的方法，其特征在于，鎢金屬是指鎢或者鵠的合金。
全文摘要
一種鎢栓塞的制備方法，屬于半導體制造技術領域。在制備方法過程中，包括通過對包括第一空洞的鎢金屬進行回刻蝕、打開第一空洞步驟，因此，可以實現鎢栓塞中無空洞或者大大縮小空洞。該方法制備的鎢栓塞具有電阻低、可靠性高的特點。
文檔編號H01L21/70GK101635273SQ200910052969
公開日2010年1月27日 申請日期2009年6月12日 優先權日2009年6月12日
發明者吳明龍, 陽 孫 申請人:上海宏力半導體制造有限公司