半導體集成電路以及開關布置和布線方法

專利名稱：半導體集成電路以及開關布置和布線方法
技術領域：
本發明涉及一種具有開關單元的半導體集成電路以及一種開關布置和 布線方法，該開關單元控制向電路塊內的電路單元供電的電源通路的導通和 關斷。
背景技術：
MTCMOS (多閾值互補金屬氧化物半導體)技術是熟知的通過開關控 制對電路的電源的關斷以及解除關斷的技術。
通常，為了避免伴隨電源電壓降低或元件小型化所導致的信號延遲，需 要降低邏輯電路等中作為設計值的晶體管的閾值電壓。當邏輯電路等中的晶 體管的閾值電壓低時，會產生高的泄漏電流。MTCMOS技術通過設計來比 邏輯電路等中的晶體管具有更高的閾值電壓的晶體管(電源開關)來關斷邏 輯電路等的泄漏電流通路，對于停止狀態的電路防止了不必要的功耗。
在MTCMOS技術應用到電路塊時，在電路塊內提供稱作虛擬VDD線 和稱作虛擬GND線的內部電壓線。通過用于電源關斷和解除關斷的電源開 關，內部電壓線連接到全局實電源線(實VDD線)和實參考電壓線(實VSS 線)以建立電路塊外部的塊之間的連接。
電源開關提供在三種位置，即反復啟動和停止的功能電路和實VDD線 之間的位置、功能電路和實VSS線之間的位置、以及同時在該兩個位置。 通常，PMOS晶體管用作VDD側的開關，而NMOS晶體管用作VSS線側 的開關。
在MTCMOS應用塊中，功能電路的啟動和停止受MTCMOS未應用塊 內的電路的控制，在半導體集成電路啟動后該MTCMOS未應用塊一直設定 在運行狀態并提供有來自實VDD線和實VSS線的電源。可選地，可以采用 這樣的構造控制MTCMOS應用塊中的功能電路的啟動和停止的控制信號 可以從半導體集成電路的外部端子輸入。
電源開關可以通過MTCMOS應用塊內的單元來實現。更具體地，在MTCMOS應用塊內，可以為反相器(inverter )、 NAND電i 各、NOR電^各等 每個邏輯電路單元提供一個或多個電源開關，或者提供在由少數邏輯電路實 現的功能電路單元內，并可以提供沒有邏輯電路或功能電路的專用電源開關 單元。MTCMOS應用塊內的開關布置以下將被稱作"內部開關(SW)布置"， 而采用該布置的半導體集成電路以下將被稱作"內部SW布置型IC"。
與內部SW布置型IC相反，已知一種半導體集成電路，在該半導體集 成電路中電源開關圍繞作為電源控制目標的電路塊布置(例如，見日本特開 2003-289245和日本特開2003-158189 (以下稱作專利文獻1 ))。該類型的開 關布置以下將被稱作"外部SW布置"，而采用該布置的半導體集成電^各以 下將被稱作"外部SW布置型IC"。
外部SW布置使得能夠不依賴用于MTCMOS應用區(邏輯單元區)的 布局策略而自由確定用于"MTCMOS開關塊，，的布局策略。當定制整體 MTCMOS開關塊時，可以實現面積方面有利的布局。這樣，"MTCMOS開 關塊"適合于用作具有通用電路(例如，存儲器、CPU等)的電路塊的外部 開關，該通用電路作為電路塊的部分或全部，被稱作所謂的"宏"。

發明內容
另 一方面，外部SW布置要求根據MTCMOS開關塊的位置來單獨設計 開關單元。外部SW布置具有另一個缺點，不容易應對開關單元尺寸的改變 或者開關系統或開關多控制(switch multi-control)的數目的改變。
例如，以上專利文獻1 ^^開了^:置在電路塊的四個邊或三個邊的電源開 關的圖形。然而，在設計該圖形時，具有所需柵極寬度(在與晶體管的溝道
或四個邊中的每一個上，并單獨連接到外圍布線。這時，獨立設置并布線每 個電源開關。這樣，通過專利文獻l中公開的開關單元的布局，對于電源開 關的設計就需要較多的時間和成本，并且不容易改變設計。
以上是MTCMOS開關特有的問題。然而，通常的晶體管也有如下的缺 點，當改變晶體管設置的位置時，在該位置連接到晶體管的布線和其他元件 變得不同，并且每次改變晶體管設置的位置時，都需要改變要連接到晶體管 的布線層。另外，當重新進行晶體管本身的設計時，設計耗費時間和成本， 除非圖形容易設計。
6希望提供一種具有開關單元的半導體集成電路以及布置并布線該開關 的方法，該開關單元的構造使得能夠在短時間內容易地在電路塊外圍的四個 邊上進行(電源)開關的布置和布線。
還希望提供一種半導體集成電路，包括晶體管，晶體管的圖形提供根據 晶體管設置的位置的高的布線使用自由度。
根據本發明實施例的半導體集成電路包括電路塊和多個開關單元。
具有在該電路塊內，該電路塊具有第一電源線、內部電壓線以及連接在 第 一 電源線和內部電壓線之間的電^各單元，該第 一 電源線施加有電源電壓和 參考電壓之一。
多個開關單元每個包括都電連接到內部電壓線的兩條電壓單元線、都電 連接到第二電源線的兩條電源單元線、電連接到開關控制線的控制單元線、 以及電連接在內部電壓線和第二電源線之間的晶體管，并且該第二電源線施 加有電源電壓和參考電壓中的另 一個。
在該半導體集成電路中，開關單元布置在電路塊的外圍的所有四個邊 上。在多個開關單元的每個中，控制單元線經過單元中心，并在一個方向上 設置，兩條電壓單元線布置為平行于控制單元線并在距離控制單元線相等的 位置處以控制單元線插在兩條電壓單元線之間而彼此平行，并且兩條電源單 元線布置為平行于控制單元線并在距離控制單元線相等的位置處以控制單 元線插在兩條電源單元線之間而彼此平行。
本發明中的半導體集成電路優選包括多個單位晶體管，其中多個單位晶 體管彼此平行地連接在電壓單元線和電源單元線之間，多個單位晶體管的各
個控制節點通過設置在X方向上的控制單元線而彼此連接，并且多個單位晶 體管形成關于經過控制單元線的圖形中心的X方向及正交于X方向的Y方 向都軸對稱的圖形。
根據本發明實施例的開關布置和布線方法是一種布置并布線設置在電 路塊之外的多個開關的方法，在電路塊中，布置了內部電壓線以及施加有電 源電壓和參考電壓之一的第一電源線，并且電路單元連接在第一電源線和內 部電壓線之間。本布置方法包括以下步驟。
(1 )形成開關單元的步驟設置晶體管，布置每條電連接到內部電壓 線的兩條電壓單元線、每條電連接到施加有電源電壓和參考電壓中的另一個 的第二電源線的兩條電源單元線、以及電連接到關于經過單元中心的X軸和Y軸都軸對稱的開關控制線的控制單元線中的每一條，并將該兩條電壓單元 線、兩條電源單元線和控制單元線中的每一條都連接到晶體管。
(2) 形成開關塊的步驟以矩陣形式布置形成的開關單元并將預定的 開關單元連接到多條開關控制線的每一條。
(3) 形成反轉開關塊的步驟在平行于X軸和Y軸之一的線上將在開 關塊上產生的數據鏡像反轉，或者在單元中心將開關塊上產生的數據旋轉 180度(反轉180度)。
(4) 在已經設置的開關塊和反轉開關塊之間連接多條開關控制線和第 二電源線，并將電壓單元線連接到電路塊的內部電壓線的步驟。
以上構造產生以下效果。
在多個開關單元的每一個中，兩條電壓單元線、兩條電源單元線和控制 單元線在經過單元中心的控制單元線的兩側對稱布置。因此，當開關單元圖 形被鏡像反轉時，鏡像反轉之后的圖形關于單元線與初始圖形相同。即使開 關單元的上和下或者左和右被顛倒(旋轉180度)，初始圖形關于單元線也 保持相同。
通常，在通過基于計算機CAD輔助裝置進行的半導體集成電路的圖形 設計中，圖形數據通過選擇圖形并給出指令的簡單搡作而被鏡像反轉或旋轉 180度。
因此，例如，當其中開關單元以矩陣形式布置的開關塊設計以形成連接 到預定數目的開關單元的多條開關控制線時，要設置在電路塊相反側的另一
單元中心將設計的開關塊旋轉180 (將設計的開關塊反轉180度)來生成。 因此，即使由于空間原因開關控制線不能關于開關塊的中心對稱布置時，也 易于產生其開關控制線具有距電路塊相同的距離的開關塊。
在設計上述開關塊中，當在相同側已經進行了其基本設計的開關塊上具 有數據時，通過復制已經進行了其基本設計的開關塊上的數據以在要設置在 相同側的另 一開關塊上生成數據就足夠了 。
在所需數目的開關塊根據以上程序設計并布置在電路塊的外圍的所有 四個邊上之后，開關單元在這些開關塊之間通過第二電源線和開關控制線彼 此連接。在此情況中，第二電源線是在開關單元之間的要電連接到兩條電源 單元線的布線，并且開關控制線是在開關單元之間的要電連接到控制單元線的布線。第二電源線和開關控制線都例如通過使用較高層的布線層來形成。 另外，電壓單元線連接到電路塊的內部電壓線。
附帶提及，在本發明中，開關單元的晶體管可以是任何的導電類型(P
型和N型)。
通常，當電源電壓(固定的正電壓)施加到第二電源線時，P型的例如 PMOS晶體管被用于電源電壓的開關。相反，當參考電壓(用作電源電壓或 信號電勢，例如GND電壓的參考的電壓)施加到第二電源線時，N型的例 如NMOS晶體管被用于參考電壓的開關。
當P型晶體管和N型晶體管都被使用時，P型晶體管和N型晶體管被 設計成獨立的單元并使用從而被成對地同時控制，或者CMOS構造等的開 關單元設計為在相同的單元內以混合的方式包括PMOS和NMOS。在將P 型開關單元和N型開關單元彼此分離以及CMOS構造等的開關單元的任一 種情況中，上述的晶體管圖形以及各種單元線都關于經過單元中心的X軸和 Y軸軸對稱地形成。
根據本發明實施例的半導體集成電路是包括晶體管的半導體集成電路， 該半導體集成電路具有連接到上層中的開關控制線的第一布線、兩條第二布 線、兩條第三布線以及多個單位晶體管。
兩條第二布線，布置為平行于第一布線并在距離第一布線相等的位置處 以第一布線插在兩條第二布線之間而彼此平行。
兩條第三布線，布置為平行于第一布線并在距離第一布線相等的位置處 以第 一布線插在兩條第三布線之間而彼此平行。
多個單位晶體管包括形成在與第 一布線的布線方向正交的方向的 一側 和另一側的相等數目的單位晶體管，在一側的單位晶體管在第二布線和第三 布線之間彼此平行連接，在另一側的單位晶體管在第二布線和第三布線之間 彼此平行連接，并且多個單位晶體管的各個控制節點通過第一布線而彼此連 接。
所有的第一布線、第二布線、第三布線以及多個單位晶體管都形成關于 在布線方向的第一軸和經過第一布線的圖形中心并正交于第一軸的第二軸 都軸對稱的圖形，并且第一軸經過第一布線的圖形中心。
該構造產生以下效果。
正如在設計上述開關塊的情況中，可以僅通過進行鏡像反轉或180度旋
9轉來設計包括晶體管外圍圖形的、對外圍具有良好連接性的圖形。
另外，晶體管的整個圖形具有雙軸對稱，關于第一軸和第二軸中每一個 都軸對稱。這樣，例如，通過僅設計電源關斷目標電路塊的四分之一區并在
設計之后將圖形數據鏡像反轉或將圖形數據旋轉180度，就可以完成其他三
個四分之一 區的數據產生。
根據本發明，利用開關單元布線的對稱性，即使進行鏡像反轉或180度 旋轉也能獲得相同的布線圖形，因此可以在短時間內容易地布置并布線要布 置在電路塊外圍的四邊上的開關。
從而可以提供具有易于布置并布線的開關單元的半導體裝置，以及布置 并布線開關的方法。
另外，當晶體管具有雙軸對稱圖形時，晶體管本身的設計也可以在短時
間內有歲文進4亍。


圖1是示出根據本發明的實施例的半導體集成電路的整體構造的圖示； 圖2是根據該實施例的電源關斷目標電路塊的內部構造的圖示；
例的示意性布局圖4是根據該實施例的開關塊構造的示意圖5是根據該實施例的開關單元的示意性布局圖6是#^居該實施例的另 一開關單元的示意性布局圖7是示出根據第二實施例的軌道布置的圖示；
圖8是示出第二實施例中用于電路塊和電路塊外圍的開關塊的開關控制 線的布線的圖示；
圖9是示出根據第一實施例的沒有環狀軌道線的構造的框圖，該框圖用 在第二實施例的描述中；
圖IOA和10B涉及第二實施例，圖IOA是上開關塊構造的圖示，圖10B 是下開關塊構造的圖示；
圖IIA和11B涉及第二實施例，圖IIA是左開關塊構造的圖示，圖11B 是右開關塊構造的圖示；
圖12是示出根據該實施例的多層布線結構中的標為1M到7M的各層布
10線層的使用條件的圖示；
圖13是示出第二實施例中開關塊的適當布置的圖示；以及
圖14是根據第三實施例的電路塊的標準單元布置區的基本布置的示意
具體實施例方式
以下將會參考附圖來描述本發明的優選實施例。 <第一實施例>
圖1示出根據本發明實施例的半導體集成電路的整體構造。
在圖1中，分別布置多個輸入輸出單元40以形成沿矩形半導體芯片的 四個邊的列，在該矩形半導體芯片上形成有半導體集成電路。
大量的電路塊布置在用于電路布置的芯片區中，該區的全部四個邊都卑皮 圖1所示的輸入輸出單元40圍繞。在圖l所示的實例中，被稱作"加電區，， 的半導體集成電路的基本構造，例如包括CPU、寄存器、存儲器、電源電路 等的加電電路塊32設置在該芯片區中。該加電電路塊32對應于未應用 MTCMOS技術的電路塊。在半導體集成電路啟動之后，加電電路塊32運行 并一直提供有電源電壓VDD和參考電壓VSS。
在用于電路布置的芯片區中進一步布置大量的稱作"宏"的電路塊，在
以使用的通用電路。這些"宏"可以委托外部設計，并可以作為IP(知識產 權)從其他公司采購。
作為"宏，，的電路塊可以粗略地分成稱作"加電宏"的未應用電路塊33 以及稱作"電源關斷宏，，的電源關斷目標電路塊l，其中對于未應用電路塊 33未應用MTCMOS技術，并且未應用電路塊33在半導體集成電路啟動之 后運行且始終供應有電源電壓VDD和參考電壓VSS,如加電電路塊32;對 于電源關斷目標電路塊1應用MTCMOS技術，并且對于其的電源根據需要 關斷。
附帶提及，布置在被輸入輸出單元40圍繞的芯片區中的加電電路塊32、 未應用電路塊33以及電源關斷目標電路塊1具有布置在其中的成對的實 VDD線和實VSS線(圖1中未示出)，從而被供電。更具體地， 一些輸入輸 出單元40被分配用于供電，且自用于供電的輸入輸出單元40沿行方向和列方向每個將成對的實電源線布置在芯片區內。從而形成加電電路塊32、未應
用電路塊33以及電源關斷目標電路塊1的電源布線。
電源關斷目標電路塊1是所謂的"外部SW布置型"，具有圍繞電源關 斷目標電路塊1布置的控制電源關斷和連接的開關。如圖l所示，預定數量 的包括開關的開關塊2圍繞電源關斷目標電路塊1布置。
如上所述，在MTCMOS技術中，開關晶體管提供在三種位置，即反復 啟動和停止的功能電路和實VDD線之間的位置、功能電路和實VSS線之間 的位置、以及同時在該兩個位置。通常，PMOS晶體管用作VDD側的開關， 而NMOS晶體管用作VSS線側的開關。
本實施例中的開關晶體管可以提供在上述三種位置的任何一種位置處。 然而，考慮到在VDD側和VSS側提供開關晶體管的效果，既在VDD側也 在VSS側提供開關晶體管會導致開關晶體管占據面積增大的顯著缺點。因 此希望開關晶體管提供在VDD側和VSS側之一。另外，由于NMOS晶體 管比PMOS晶體管具有更高的每單位4冊極寬度的驅動功率，所以更希望開關
晶 體管提供在vss側。
因此，以下的描述假設開關(晶體管)提供在vss側。
圖2示出電源關斷目標電路塊1的內部構造的實例。
在圖示的構造實例中，電源關斷目標電路塊1分成標準單元布置區1A 和例如RAM的宏單元區1B,在標準單元布置區1A中功能電路通過標準單 元來實現。附帶提及，對于本發明的應用，作為電源關斷控制目標的"電路 塊"不需要具有"宏"，并可以僅由標準單元布置區1A形成。
在圖2中，稱作所謂的"虛擬VSS線，，并施加有參考電壓VSS的內部 電壓線ll彼此平行地沿行方向和列方向的每個布置在標準單元布置區1A和 宏單元區1B上。行方向的內部電壓線11和列方向的內部電壓線11都通過 在比這些單元更高的層的布線層而形成，并在行方向的內部電壓線11和列 方向的內部電壓線11的交點互連。
另一方面，盡管為了避免復雜而未示出，稱作所謂的"實VDD線"并 施加有電源電壓VDD的電源線以及施加有參考電壓VSS的電源線類似地以 格子的形式布置。
施加有電源電壓VDD的電源線對應于"第 一 電源線"的 一個形式，施 加有參考電壓VSS的電源線對應于"第二電源線，，的一個形式。附帶提及，當電源電壓VDD側的通路被PMOS晶體管開關控制時，"第一電源線，，和 "第二電源線，，之間的關系以及"電源電壓VDD"和"參考電壓VSS，，之 間的關系與本實例中的相反，在本實例中參考電壓VSS側的通路被NMOS 晶體管開關控制。
在標準單元布置區1A中，多個支線11A距離作為"虛擬VSS線"的內 部電壓線11的列方向主干布線的預定間隔，在行方向延伸。另外，在標準 單元布置區1A中，多個支線12A距離圖2中未示出的作為"實VDD線" 的電壓供應線的列方向主干布線的預定間隔，在行方向延伸。
圖2示出一個處于放大狀態的反相器單元13,反相器單元13代表標準 單元。反相器單元13具有形成部分支線11A的VSS線段以及形成部分支線 12A的VDD線段。在該兩個線段之間，PMOS晶體管和NMOS晶體管彼此 串聯。PMOS晶體管和NMOS晶體管的柵極都連接到輸入信號線。PMOS 晶體管和NMOS晶體管之間的節點連接到輸出信號線。輸入信號線和輸出 信號線由反相器單元13和相鄰單元內的信號線段形成。然而，整個標準單 元布置區1A的輸入線和輸出線由在更高層的布線層(未示出)形成。
圖3是示出反相器單元實例的布局圖。
附帶提及，不像圖2中的反相器單元13，該布局圖示出的反相器對應的 類型為其電源關斷控制通過PMOS開關和NMOS開關來進行，并且該反相 器連接在"虛擬VSS線，，和"虛擬VDD線"之間。圖3中圖形的尺寸等并 不等于實際圖形中的。圖3僅示意性示出圖形的大概布置和連接關系。
由選擇性地引入P型雜質到半導體襯底中得到的P型阱(P-阱)130P 形成在圖3所示的反相器單元的一半(圖3的下半部分)中。由選擇性地引 入N型雜質到半導體村底中得到的N型阱(N-阱)130N形成在圖3所示的 反相器單元的另一半(圖3的上半部分)中。PMOS晶體管形成在N阱130N 中。NMOS晶體管形成在P阱130P中。
形成在每個阱區上延伸的四個柵極電極131A、 131B、 131C和131D, 以P阱130P和N阱130N之間的邊界作為中心。
在N阱130N中，用作PMOS晶體管的源極(S )或漏極(D)的P+型 有源區132P通過用四個柵極電極131A到131D作掩模來選擇性地將P型雜 質引入到N阱130N中而形成。
類似地，在P阱130P中，用作NMOS晶體管的源極(S)或漏極(D)
13的N+型有源區132N通過用四個柵極電極131A到131D作掩模來選擇性地 將相對高濃度的N型雜質引入到P阱130P中而形成。
P+型有源區132P和N+型有源區132N都通過五個區形成，這五個區由 柵極電極部分劃分并交替作為源極(S)和漏極(D)。
在PMOS布置區中，"虛擬VDD線"的支線(以下簡稱作VDDV線) 133P和"實VDD線"的支線(以下簡稱作VDD線)134P在4冊極電極B1A 到131D的端側彼此平行地布置。
VDDV線133P通過第二布線層(即在第二層并標記為(2M )的布線層) 形成。通過第一接觸1C連接到PMOS晶體管的源極(S)的源極線135P通 過第一布線層(即在第一層并標記為(1M)的布線層)形成。VDDV線133P 通過第二接觸2C連接到源極線135P的端部。
VDD線134P包括與N+型有源區132N同時形成的布線區134Pd以及由 第一布線層(1M)形成的襯墊布線(lining wiring) 134Pm。布線區134Pd 和襯墊布線134Pm在相等的間隔被第一接觸1C短路。
在NMOS布置區中，"虛擬VSS線，，的支線(以下簡稱作VSSV線)133N 和"實VSS線"的支線(以下簡稱作VSS線)134N在柵極電極131A到13ID 的另一端側;波此平行地布置。
VSSV線133N通過第二布線層(2M)形成。通過第一接觸1C連接到 NMOS晶體管的源極(S)的源極線135N通過第一布線層(1M)形成。VSSV 線133N通過第二接觸2C連接到源極線135N的端部。
VSS線134N包括與P+型有源區132P同時形成的布線區134Nd以及由 第一布線層(1M)形成的村墊布線134Nm。布線區134Nd和村墊布線134Nm 以相等的間隔被第一接觸1C短路。
柵極電極131A到131D都通過第二接觸2C (未示出)連接到由第二布 線層(2M)形成的柵極公共線136。柵極公共線136通過第三接觸3C連接 到由第三布線層(即在第三層并標記為(3M)的布線層)形成的輸入線137。
PMOS晶體管的漏極(D)和NMOS晶體管的漏極(D)都通過第一接 觸1C連接到由第一布線層(1M)形成的漏極線138。兩條漏極線138都通 過第二接觸2C(未示出)連接到由第二布線層(2M)形成的漏極公共線139。 漏極公共線139通過第三接觸3C連接到由第三布線層(3M)形成的輸出線 140。圖4示出圖1的開關塊2的構造實例。圖5是一個開關單元的示意性布 局圖。首先將會參考圖5來描述開關單元的布局，該布局是本實施例的特征。
圖5所示的開關單元20N通過將一個NMOS晶體管轉換成標準單元來 形成。開關單元20N具有關于經過單元中心的X軸和Y軸都軸對稱的布置。 該對稱以下將^皮稱作"雙軸對稱"。
圖5所示的開關單元20N的整個區形成部分的P阱。
形成沿X軸經過單元中心的柵極電極耦合部分21C。以Y軸作為邊界， 偶和部分21C的自單元中心的長度相同(對稱)。即，耦合部分21C具有雙 軸對稱圖形。
相同長度的四個柵極電極21A自一側的耦合部分21C沿耦合部分21C 的寬度方向延伸，而相同長度的四個柵極電極21B自耦合部分21C的另一 側的耦合部分21C延伸。四個纟冊才及電才及21A在X軸方向等間隔布置。四個 柵極電極21B類似地在X軸方向等間隔布置。由于柵極電極21A和柵極電 極21B都具有相同長度和相同厚度，所以柵極電極21A和柵極電極21B關 于Y軸對稱。由于柵極電極21A和柵極電極21B都從耦合部分21C的相同 位置處分支，所以4冊4及電4及21A和柵才及電極21B關于X軸對稱。耦合部分 21C以及柵極電極21A和21B通過處理相同的導電材料而彼此整體形成。
尺寸相同的兩個N+型有源區22A和22B以距X軸相同的距離形成在P 阱中。N+型有源區22A形成在N+型有源區22A與四個4冊極電才及21A相交 的位置。N+型有源區22B形成在N+型有源區22B與四個4冊極電極21B相 交的位置。N+型有源區22A和22B在形成柵極電極21A和21B之后通過用 柵極電極21A和21B作掩模來選擇性地將相對高濃度的N型雜質引入到P 阱中而形成。
和漏極(D)的五個區形成。
從而，形成具有雙軸對稱的基本結構，該結構包括具有作為溝道的劃分 N+型有源區22A的部分的第一單位晶體管(TR1)和具有作為溝道的劃分 N+型有源區22B的部分的第二單位晶體管(TR2)。
在設置有第一單位晶體管(TR1)的區中，由第二布線層(2M)形成的 電壓單元線23A設置為與四個柵極電極21A正交。類似地，在設置有第二 單位晶體管(TR2)的區中，由第二布線層(2M)形成的電壓單元線23B
15設置為與四個柵極電極21B正交。
兩條電壓單元線23A和23B都是通過高于電壓單元線23A和23B的層 電連接到電路塊l內的內部電壓線11的單元內部線(見圖2，并且內部電壓 線11的支線對應于圖3中的VSSV線133N)。
在每個N+型有源區22A和22B中提供兩條漏極線28,通過第一接觸 1C分別連接到兩個漏極(D )。每個N+型有源區22A和22B中的兩條漏極 線28或者全部四條漏^l線28都通過第一布線層(1M)形成。
電壓單元線23A通過第二接觸2C連接到N+型有源區22A上的兩條漏 極線28。類似地，電壓單元線23B通過第二接觸2C連接到N+型有源區22B 上的兩條漏4及線28。
兩條電壓單元線23A和23B彼此平行，并以距X軸相等的距離布置。
與電壓單元線23A平行的電源單元線24A設置在四個柵極電極21A的 端側。類似地，與電壓單元線23B平行的電源單元線24B設置在四個4冊極 電才及21B的端側。
電源單元線24A和24B都是單元內部線，通過高于電源單元線24A和 24B的布線層電連接到作為"第二電源線"的實VSS線。這樣，兩條電源單 元線24A和24B都電連接到圖3中的VSS線134N。
兩條電源單元線24A和24B都包括與圖3中的邏輯單元的P+型有源區 132P等同時形成的布線區24d、由第一布線層(1M)形成的第一襯墊布線 24ml以及由第二布線層(2M)形成的第二襯墊布線24m2。
在每條電源單元線24A和24B中，布線區24d和第一襯墊布線24ml以 相等的間隔被第一接觸1C短路，第一襯墊布線24ml和第二襯墊布線24m2 以相等的間隔被第二接觸2C短路。
形成電源單元線24A的第一襯墊布線24ml與在N+型有源區22A的兩 個源極(S)側上延伸的兩條源極線24S整體形成。類似地，形成電源單元 線24B的第一襯墊布線24ml與在N+型有源區22B的兩個源極(S )側上延 伸的兩條源極線24S整體形成。
源極(S)通過第一接觸1C連接到源極線24S。
在此情況中，先前描述的柵極電極耦合部分21C可以省略，并可以被四 個接觸墊部分代替。
在任一情況中，作為整體，由與Y軸平行的柵極電極21A和21B形成的四個柵極電極都被高于柵極電極的布線層短路。短路柵極電極的單元內部 布線將被稱作"控制單元線"。
本實例中的控制單元線25通過將由第二布線層(2M)形成的第二控制 單元線27疊加在由第一布線層(1M)形成的第一控制單元線26上來形成。 耦合部分21C (或四個接觸墊部分)和第一控制單元線26通過第一接觸1C 彼此連接。第一控制單元線26和第二控制單元線27通過第二接觸2C彼此 連接。
控制單元線25沿X軸設置，并且控制單元線25的寬度方向和長度方向 的中心與單元中心重合。
這樣，作為"第一布線，，的控制單元線25設置為平行于作為"第二布 線(或第三布線)"的兩條電壓單元線23A和23B的每一條以及作為"第三 布線(或第二布線)"的兩條電源單元線24A和24B的每一條。
圖6示出PMOS晶體管的開關單元20P。
圖6所示的開關單元20P與圖5的開關單元20N不同，該不同之處在于 整個開關單元20P形成在N阱中，并且形成在N阱中的第一單位晶體管 (TR1)和第二單位晶體管(TR2)的有源區是P+型有源區22AP和2^P。 另外，盡管圖5中的布線區24d由P+型雜質區形成，圖6中的布線區24d 由N+型雜質區形成。該N+型雜質區(圖6中的布線區24d)與圖3中的N十 型有源區132N和布線區134Pd以及圖5中的N+型有源區22A和22B同時 形成。其他構造與圖5中相同。因此，對其他構造提供相同的附圖標記，并 省略其描述。
在圖4的開關塊2中，預定數目的圖5所示的開關單元20N布置在X 軸方向(行方向)和Y軸方向(列方向)的每一個上，從而以瓦塊(tile) 的形式布滿整個開關塊2。此情況中使用的開關單元20N的兩個相鄰單元共 用圖5中的電源單元線24A和24B。共用的電源單元線在圖4中用標號 "24AB"標記。另外，圖4僅示出圖5所示的開關單元20N的電壓單元線 23A和23B以及控制單元線25。
圖4示出將三個開關控制線29A、 29B和29C連接到控制單元線25的 構造的實例，該控制單元25形成為彼此對稱并平行布置的單元線的布置中 心。具體地，開關控制線29A、 29B和29C在Y軸方向彼此平行布置。開關 控制線29A、 29B和29C由第三布線層(3M)或更高的布線層形成。在本實例中，例如通過高于開關控制線29A、 29B和29C的布線來為每 個開關控制線29A和29C提供一個X方向連接線29X,該布線是第四布線 層(4M)或更高的。另外，通過低于X方向連接線29X的布線層(該層可 以高于X方向連接線29X )形成的Y方向連接線29Y連接到X方向連接線 29X的線端部。X方向連^t妄線29X和Y方向連接線29Y是在X方向和Y方 向將開關控制線29A到29C連接到預定開關單元20N的控制單元線25的布 線。
附帶提及，當Y方向的多個開關單元20N的多個控制單元線25不通過 Y方向連接線29Y連接時，如圖4所示，由與Y方向連接線29Y相同的布 線層形成接觸墊層29P。
如上所述的布線層的使用方法和連接方法是一個實例，本發明并不限于此。
盡管圖4中未示出，"第二電源線(實VSS線)"需要連接到開關塊2 的電源單元線24AB,并且電壓單元線23A和23B需要電連接到電源關斷目 標電路塊1內的內部電壓線11 (圖2)。這樣，在^f艮多情況中，開關控制線 29A到29C不能關于開關塊2的中心對稱布置。此外，在某些情況中，開關 控制線29A到29C可以設置為更遠離圖4的塊中心，即在單元布置區之外。
盡管增大布線層的數目能使開關控制線關于塊中心對稱布置，但并不希 望僅出于對稱布置的目的而復雜化布線結構并增加制造成本。
接著將會描述在開關控制線不能關于塊中心對稱布置的情況中，開關單 元的布線對稱結構的優點。
將描述第一個優點，開關塊易于設計。
本實施例中的優選開關布置及布線方法(開關塊設計方法)按照以下利 用開關單元20N的布局對稱的步驟進行。
第一步驟布置晶體管，每條將電連接到內部電壓線11的兩條電壓單 元線23A和23B、每條將電連接到施加有電源電壓VDD (在開關單元20P 的情況中)或參考電壓VSS (在開關單元20N的情況中)的第二電源線的 兩條電源單元線24A和24B (或兩條共用電源單元線24AB )、以及將電連接 到開關控制線29A到29C的控制單元線25中每一條都關于經過單元中心的 X軸和Y軸對稱布置，并電連接到晶體管。從而形成開關單元20N或20P (或這兩者)。
18第二步驟形成的開關單元20N或20P (或這兩者)以矩陣形式布置。 預定的開關單元20N或20P (或這兩者)連接到多個開關控制線29A到29C 的每一個。從而形成開關塊20。
第三步驟開關塊2上生成的數據在平行于X軸或Y軸的線上被鏡像 反轉(mirror-invert )，或在單元中心旋轉180度(反轉180度)。從而形成反 轉開關塊。
第四步驟多條開關控制線29A到29C以及第二電源線連接在已經設 置的開關塊和反轉開關塊之間。電壓單元線23A和23B連接到電路塊1的 內部電壓線11。
進行更具體的描述，盡管描述部分地重復，控制單元線25、電壓單元線 23A和23B以及電源單元線24A和24B (或兩條電源單元線24AB )關于X 軸和Y軸的每一個對稱。這樣，即使開關單元20N以沿著X軸或Y軸的作 為反轉軸的線鏡像反轉或者在單元中心旋轉180度，上述五條單元線之間的 位置關系仍保持初始狀態。
在圖5的情況中，即使晶體管為雙軸對稱布置，具體地，例如，即使在 如圖4設計開關控制線的階段某個開關塊2的整體被鏡像反轉或旋轉180度， 矩陣形式開關單元組中的如圖5所示的每個開關單元20N的基本圖形也根本 不改變。改變的是開關控制線29A到29C及其連接線(X方向連接線29X、 Y方向連接線29Y等)，如圖4所示，這些線在塊中不對稱布置并通過第三 布線層(3M)和更高的布線層形成。
當從電路塊1到各開關控制線29A到29C的距離相同時，易于在塊間 布線。另外，通常會有這樣的限制，為了特性均勻化要求集成電路內的晶體 管的柵極取向(長度方向)相同。在此情況中，布置在電路塊l的四個邊的 開關塊對于每個邊具有不同的圖形。
在本實施例中，開關塊可以通過具有上述第 一到第五步驟的程序的方法 而容易地設計。
利用五條單元線之間的關系在鏡像反轉或180度旋轉之后不改變但是高 于單元線的層中的布線改變的事實，在第一和第二步驟中設計要"&置在電路 塊1的兩個相反邊的一邊的一個開關塊2之后，所設計的開關塊2上的數據 在平行于該兩邊的線上被鏡像反轉或旋轉180度。從而，要設置在其他邊上 的另一開關塊2上的數據可以容易地生成(第三步驟)。類似地，對于其他兩個邊，在第一和第二步驟中設計要設置在一邊的開 關塊2之后，所設計的數據被鏡像反轉或旋轉180度。從而，要設置在其他
邊上的開關塊2上的數據可以容易地生成。
在如此產生的四種開關塊2中的開關控制線29A到29C到電路塊1的 各個距離在四種開關塊2之間都是相同的。因此容易在第四步驟中在塊間連 接開關控制線。這對要連接在開關塊之間的其他布線也適用。
接著將會描述第二個優點，開關單元本身易于設計。
當除五條單元線的對稱之外，晶體管圖也形具有圖5和圖6所示的雙軸 對稱時，設計被X軸和Y軸劃分的第一到第四象限的一個的圖形(這些圖 形以下將被稱作四分之一分割圖形)，而之后其他三個四分之一分割圖形可 以僅僅通過復制所設計的圖形數據并在進行鏡像反轉或鏡像反轉和180度旋 轉的組合之后粘貼該圖形數據來形成。從而完成開關單元的設計。
這樣，可以非常容易地設計開關單元。另外，當進行高密度設計使得在 四分之一分割圖形的第一設計階段可以確保最大柵極寬度時，可以無浪費地 設計開關單元。
第三個優點是，易于改變同時控制的開關單元的連接。
由于以下原因，通過圖4中的三個開關控制線29A到29C來進行開關 控制。
當電路塊1從停止狀態啟動時，由于在運行停止的過程中邏輯電路等的 泄漏電流，可能有大量的電荷積累在內部電壓線11中。在此情況中，當開 關塊2內的所有開關同時導通時，在實VSS線中將產生高水平的噪音。為 了抑制該噪音的峰值，考慮到在內部電壓線11中積累的電荷量的最大值， 多個開關控制線29A到29C需要依次被控制到能夠開啟的電勢。
然而，被開關控制線同時導通的開關單元數目、單元位置、多條開關控 制線的控制定時等都依賴于許多參數，諸如電路塊的停止時間、泄漏的程度 等，因此難以估計。因此，連接到每個開關控制線的開關單元的數目等可能 必須根據設計之后的運行所確認的結果來改變。在此情況中，就需要時間和 成本來i"奮改四種開關塊2中的每一個。
在本實施例中，由于相同的開關單元以矩陣形式布置，由各開關控制線 控制的三個系統所需要的開關的尺寸(總柵極寬度柵極電極與有源區相交 的長度的總和)可以僅通過改變連接到每個開關控制線的開關單元的"數目"
20來變化而不用改變開關單元的設置來變化。這樣，本布局方法具有易于改變 設計的優點。
如上所述，本實施例采用了應用本發明的圖形開關單元以瓦塊形式布置
的構造，從而與通過傳統設計來產生整個MTCMOS開關塊的布局相比，開 關塊易于設計。當希望改變整個MTCMOS開關塊的尺寸、開關系統的數目 或者多控制時，具體地，可以靈活地進行設置以改變MTCMOS開關單元的 數目或者改變用于控制信號的上層布線。另外，開關單元本身易于設計。
因此可以實現具有適合于"MTCMOS開關塊"的ASIC設計的開關單 元的半導體集成電路。
<第二實施例>
在本實施例中，連接到例如電源電壓線、參考電壓線和內部電壓線11 電源線的多個布線段等中的任一個或者任意組合都環狀地布置在電源關斷 目標電路塊1的外圍。開關塊2包括作為開關塊2的部件的形成環狀布置布 線(環狀軌道線)的電壓線線段。從而可以在設計之后僅通過簡單的連接改 變而容易地沿環狀軌道線移動開關塊2并增大或減小開關塊2的數目。
在以下描述中，與第一實施例中相同的元件用相同的附圖標記標識。
圖7示出具有兩條環狀軌道線的構造的實例，該兩條環狀軌道線對應于 連接到內部電壓線11的第二電源線(實VSS線)和虛擬VSS線。
如圖7所示，多個開關塊2以圍繞電路塊1的方式靠近電源關斷目標電 路塊l的四邊布置。在此情況中，為了簡便，對于電源關斷目標電路塊1的 各個邊開關塊2分成上開關塊2U、下開關塊2D、右開關塊2R和左開關塊 2L。上開關塊2U具有相同構造；下開關塊2D具有相同構造；右開關塊2R 具有相同構造；左開關塊2L具有相同構造。
四種開關塊2U、 2D、 2R和2L都具有電壓線線段21、電壓線線段21V 和圖7中未示出的開關。
電壓線線段21由圖7中的虛線表示。電壓線線段21是形成部分環狀軌 道線3的布線部分，環狀軌道線3形成圍繞電源關斷目標電路塊1的閉合環 狀線。類似地，由虛線表示的虛擬電壓線線段21V是形成部分虛擬環狀軌道 線3V的布線部分，虛擬環狀軌道線3V形成圍繞電路塊1的閉合環狀線。
在布置布線的設計階段，環狀軌道線3和虛擬環狀軌道線3V在開關(多 個開關單元20N)布置之后的布線階段設置并連接到開關等。在設置并連接環狀軌道線3和虛擬環狀軌道線3V之后，除電壓線線段21之外的元件(包 括開關)在開關塊2U、 2D、 2R或2L的單元中移動，并且開關等在移動之 后的位置連接到環狀軌道線3和虛擬環狀軌道線3V。附帶提及，圖7中， 用于電源關斷目標電路塊1內的內部電壓線11 (見圖2)和開關之間的連接 的連接布線需要在每次移動開關塊時改變。然而，省卻了改變用于將環狀軌 道線3和虛擬環狀軌道線3V連接到開關的連接布線的麻煩，從而相應地易 于移動開關。
類似地，在插入開關塊的情況中，需要數目的開關塊和作為單元的在開
置被插入，開關等在該位置連接到環狀軌道線3和虛擬環狀軌道線3V。
類似地，在刪除開關的情況中，開關與作為單元的開關塊內的除電壓線 線段21和虛擬電壓線線段21V之外的元件一起被刪除。
即使插入或刪除開關，也省卻了改變用于將環狀軌道線3和虛擬環狀軌 道線3V連接到開關的連接布線的麻煩，從而相應地易于移動開關。
為了能夠自由改變設計，需要開關塊2U、 2D、 2R和2L具有相同尺寸， 并且標準化(固定)在開關塊2U、 2D、 2R和2L的塊框架的兩個相反側的 電壓線線段21和虛擬電壓線線段21V的端側位置，所述兩個相反側與環狀 軌道線3和虛擬環狀軌道線3V交叉。
附帶提及，在未標準化端側位置的情況中，在除開關塊的電壓線線段21 和虛擬電壓線線段21V之外的元件沿環狀軌道線3和虛擬環狀軌道線3V移 動、插入或刪除之后，需要修改電壓線線段21和虛擬環狀軌道線3V的圖形 以在相鄰開關塊之間將端側彼此連接。然而，該工作是連接端側的簡單操作 并因此可以自動操作。這樣，與布置開關之后再次手動進行連接布線且該連 接布線使用另一層的布線層來將開關連接到設置在開關之外的環狀線的情 況相比，更容易改變開關布置。
盡管圖7中未示出，如第一實施例，根據同時控制的開關組的數目，可 以布置多個開關控制線。
圖8是示出兩條控制線的布置實例的圖示。
圖8所示的控制電路34例如提供在MTCMOS未應用電路塊，諸如圖1 中的加電電路塊32或未應用電路塊33中。控制電路34因此可以在啟動半 導體集成電路之后一直運行并被供電。來自控制電路34的控制線29依次走線(route)至上開關塊2U、左開關塊2L、下開關塊2D和右開關塊2R，并 依次施加控制信號。控制信號控制每個開關塊內的開關的導通和非導通。
附帶提及，圖8所示的構造在環狀軌道線3的預定位置提供有實VSS 布線的支線，從而可以用作圖9所示的沒有環狀軌道線的構造(第一實施例 的構造)的^,4戈(replacements
在圖9所示的第一實施例的外部SW布置構造中，全局實VSS布線5 的段通過開關塊2連接到電源關斷目標電路塊1。
圖8所示的環狀軌道線3在行方向的2個位置處和列方向的4個位置處 連接到實VSS布線5。
另一方面，虛擬環狀軌道線3V在行方向的6個位置處和列方向的8個 位置處連接到電源關斷目標電路塊1。
當開關塊2U、 2D、 2R或2L移動、插入或刪除時，這些連接位置根本 不需要改變。
接著將會參考附圖來描述通過兩條控制線29來進行開關控制的實例， 或者更精確地，開關塊構造的實例。
對應圖4，圖10A示出上開關塊2U，圖10B示出下開關塊2D,圖11A 示出左開關塊2L，圖11B示出右開關塊2R。
四種開關塊2U、 2D、 2R和2L具有相同的尺寸。在此情況中，塊框架 的輸入和輸出參考電壓VSS、虛擬參考電壓VSSV和控制信號的邊(以下稱 作連接邊)，即圖10A中的邊LU1和LU2、圖10B中的邊LD1和LD2、圖 11A中的邊LL1和LL2以及圖11B中的邊LR1和LR2設定為相同長度。另 外，電壓線線段21、虛擬電壓線線段21V、開關控制線29A和開關控制線 29B的各個端側在這些連接邊的任何一個的相同位置處被標準化。
在此情況中，開關控制線29A控制一些首先控制的開關單元20N (見圖 4)，開關控制線29B控制其他的一些開關單元20N。
圖10A和10B以及圖11A和11B所示的開關塊2U、 2D、 2R和2L具 有以疊加在被虛線圍繞的開關布置區上的方式而彼此平行布置的電壓線線 段21和虛擬電壓線線段21V。這提供了塊占據面積減小的優點。
這樣，開關控制線29A和29B不能布置在圖4所示的具有有限層數的 多層布線結構的開關布置區中。因此，在本實例中，開關控制線29A和29B 設置在開關布置區之外，在與電源關斷目標電路塊1相反的外側。圖IIA和11B所示的左開關塊2L和右開關塊2R在X方向(圖的水平 方向)具有6個圖5所示的開關單元20N并在Y方向(圖的垂直方向)具 有6個圖7所示的開關單元20N，即其中布置了總共36個開關單元。
另一方面，盡管圖IOA和10B所示的上開關塊2U和下開關塊2D具有 總共36個開關單元20N,其數目與圖IIA和11B中的相同，但上開關塊2U 和下開關塊2D具有在X方向布置的12個開關單元20N和在Y方向布置的 3個開關單元20N。
其原因是開關單元20N在Y方向具有與在X方向的尺寸相比較大的尺 寸，并且為了滿足使柵極電極的長度方向與圖IOA和IOB及圖IIA和11B 中的Y方向相同的要求，容納在具有相同尺寸的開關塊內的開關布置區的長 寬比被調整成開關塊的垂直尺寸和水平尺寸，開關塊的垂直尺寸和水平尺寸 在圖IOA和IOB及圖IIA和11B中互換。
在圖11A和11B的情況中，電壓線線段21和虛擬電壓線線段21V各自
線線段21可以通過接觸連接到較低層中的所有電源單元線24AB，虛擬電壓 線線段21V可以通過接觸連接到該較低層中的所有電壓單元線23A和23B。
另一方面，在圖IOA和10B的情況中，電壓線線段21和虛擬電壓線線 段21V不與所有的提供有接觸的下層布線相交。因此，如圖10A和10B所 示，在上開關塊2U和下開關塊2D中，來自電壓線線段21的支線21B與來 自虛擬電壓線線段21V的支線21VB需要提供為連接到目標下層布線。
受開關控制線29A控制的開關單元20N的總柵極寬度(通過將單元數 目與圖5中柵極電極21A和21B的有效長度相乘獲得的總和)設定為在圖 IOA和IOB及圖IIA和11B中相同。類似地，將由,開關控制線29B控制的 余下的開關單元20N的總柵極寬度設定為在圖IOA和IOB及圖IIA和11B 中相同。
在開關布置區的在與電路塊1相反的一側(外側)，每個開關塊2U、 2D、 2R和2L具有提供在開關控制線29A中間點的緩沖電路BUF1以及提供在開 關控制線29B中間點的緩沖電^各BUF2。
緩沖電路BUF1和BUF2連接到圖中未示出的實VDD線和連接到電壓 線線段21，從而執行將傳輸過程中衰減的控制信號的波形整形(shaping) 成為具有電源電壓VDD的振幅的脈沖信號的波形的功能。這樣，由虛線表示的緩沖電路布置區提供在開關布置區的外側。
用于開關控制的布線從緩沖電路BUF1和BUF2的每個輸出延伸到開關 布置區，并連接到對應的開關單元組的控制單元線25。
附帶提及，該布線以及開關控制線29A和開關控制線29B由圖10A和 IOB及圖IIA和11B中的線表示，但實際上由具有與電壓線線段21等的寬 度相似的寬度的布線層形成。
開關控制線29A和開關控制線29B每個都在開關塊內包括"第一控制 線線段"和"第二控制線線段"，該"第一控制線線段"提供在相應緩沖電 路BUF1或BUF2輸入側并被輸入控制信號，該"第二控制線線段"提供在 相應緩沖電路BUF1或BUF2輸出側并被輸出波形狀控制信號。
圖12示出使用多層布線結構中的各層布線層的實例。在此情況中，使 用多層布線結構中的從底層依次層疊的第一層布線層(第一布線層(1M)) 到第七層布線層(第七布線層(7M))來形成每段布線。
具體地，諸如電源關斷目標電路塊1內的反相器單元13 (圖2)等的標 準單元15之間的布線由第一布線層(1M)到第四布線層(4M)形成。乂人某 個標準單元15通至外部的信號線也由第一布線層(1M)到第四布線層(4M) 形成。
環狀軌道線3的Y方向布線3C由第五布線層(5M)形成。環狀軌道線 3的X方向布線3R由比第五布線層(5M)高一層的第六布線層(6M)形 成，并連接到Y方向布線3C的兩端。
類似地，虛擬環狀軌道線3V的Y方向上的布線3VC由第五布線層(5M) 形成。虛擬環狀軌道線3V的X方向上的布線3VR由比第五布線層(5M) 高一層的第六布線層(6M)形成，并連接到Y方向布線3VC的兩端。
內部電壓線11的X方向上的布線11R由比第五布線層(5M)高一層的 第六布線層(6M)形成，以連接到虛擬環狀軌道線3V的Y方向上的布線 3VC,布線3VC由第五布線層(5M)形成。此外，內部電壓線11的X方 向上的布線11R由第六布線層(6M)形成，內部電壓線11的Y方向上的布 線11C由比第六布線層(6M)高一層的第七布線層(7M)形成，內部電壓
壓線11的Y方向上的布線IIC。
附帶提及，實VSS布線5也由第七布線層(7M)形成。這樣，通過由比X方向上的布線低一層的布線來形成Y方向上的布線 并應用這個規則就能^艮好地獲得配線間連接。
如第一實施例，根據本實施例的半導體集成電路具有第一個優點(開關 塊易于設計)、第二個優點(開關單元本身易于設計)和第三個優點(易于 改變同時控制的開關單元的連接)。
另外，根據本實施例的半導體集成電路具有以下與環狀軌道線結構有關 的優點。
布置在電源關斷目標電路塊1外圍的多個開關塊具有開關和作為施加有 電源電壓或參考電壓的環狀軌道線的部分的電壓線線段。這樣，開關段仍可 以僅通過在電壓線線段和開關之間的位置關系被固定的狀態下移動、插入或 刪除開關塊來沿環狀軌道線自由地移動、新插入或容易地刪除，如上所述的 那樣。
特別地，如圖13所示，布置多個開關塊，使得從電路塊1的四邊的每 一個來看，將電源電壓或參考電壓供應到電源關斷目標電路塊1的布線(具 體為本實施例描述中的實VSS布線5和環狀軌道線3 )的阻抗越低，則開關 塊的數目越多。
圖13中，由粗箭頭標明的邊的阻抗低于由細箭頭標明的邊的阻抗。即， 由于圖1所示的輸入輸出單元40布置在粗箭頭的邊，所以外部參考電壓呈 現接近O[V]的值。另一方面，由于另一個始終運行的電^各塊(例如，加電電 路塊32)設置在細箭頭標明的邊，所以實VDD線的電勢的時間平均高于
o[v]。
在此情況中，當許多開關塊設置在參考電壓固定為o[v]的邊時，在相同 的開關導通時間內，內部電壓線11的放電將更為有效地進行。另一方面， 當許多開關設置在參考電壓高于為o[v]的邊時，需要增大開關塊的數目以獲 得相同的放電效果，從而導致浪費。
本實施例具有使這樣高效的開關塊布置容易進行的效果。 具體地，可以在設計的后半部分確定功耗的時候進行設置，并且與現有 技術的情況相比可以減小使用的開關塊的數目。當開關晶體管的總柵極寬度 通過減小開關塊的數目而減小時，泄漏電流相應地減小，從而獲得功率減小
的效果。另外，由于在輸入輸出單元40側沒有運行的電路塊，所以由放電 導致的電源噪音的效果小，并且可以抑制對其他電路塊的運行速度不利的效效果。
另外，由于施加有電源電壓或參考電壓的環狀線可以設置為疊加在開關 上，所以獲得了面積減小的顯著效果。 <第三實施例>
本實施例涉及具有如圖5或圖6的對稱布置的開關單元的半導體集成電 路，其中對稱布置的開關單元嵌入在用于布置形成邏輯電路等的標準單元的 區中。
換言之，根據本實施例的半導體集成電路的整體構造是在電源關斷目標 電路塊l內實現開關塊2的功能的構造，而不是如前述第一和第二實施例的 開關塊2布置在電源關斷目標電路塊1的外圍的構造。
然而，在以下描述中，與前述實施例類似的布線、單元等的部分由相同 的附圖標記標明，參考圖解這些部分的附圖。
圖14是其中嵌入有如圖5或圖6的開關單元的電路塊的標準單元布置 區的基本布置的示意圖。
在圖14所示的標準單元布置區1B中，標準單元在列方向即圖14的垂 直方向的尺寸固定。這樣，在行方向即圖14的水平方向上較長的七條單元 線形成為具有相同的寬度。
在行方向的各種尺寸的預定標準單元15布置在每條單元線中。
圖14的實例設想參考電壓VSS側的每個標準單元15的電源通路都受 到NMOS晶體管的關斷控制。
因此，每個標準單元]5在列方向的一端具有VDD線，在另一端具有 VSS線，并具有靠近VSS線的VSSV線。因此，在單元布置在單元線中之 后，VDD線、VSS線和VSSV線連接在單元線內，并各自形成為圖14所示 的在行方向上較長的布線(行方向布線)。
在三種行方向的布線中，VDD線和VSS線由在列方向上彼此相鄰的單 元共用。因此，觀察整個圖14，單條VDD線和三條線，即一條VSS線和兩 條VSSV線，在列方向交替重復，其中VSS線插在兩條VSSV線之間。
附帶提及，盡管在前述第一實施例中參考圖3描述了反相器單元13作 為標準單元15的實例，但是圖3所示的圖形設想電源關斷不僅在VSS側還 在VDD側^皮控制。
為了改變該圖形使得該圖形可以設置在圖14中，希望省略圖3所示的VDDV線133P，并連接(整體形成)由第一布線層(1M)形成的三個源極 線135P和形成VDD線134P的襯墊布線134Pm。
希望圖14所示的四個VDD線和四個VSS線通過j氐電阻主干布線連才妄 以消除電勢差。此外，當圖14所示的整個標準單元布置區IB設定為 MTCMOS應用區時，希望將七條VSSV線互連。
作為將每段布線互連的構造，對于VSSV線，例如可以以格子的形狀提 供類似于圖2中內部電壓線11的"虛擬VSS線，，，并且圖14中的VSSV線 可以布置成"虛擬VSS線，，的支線。類似地，圖14中的VDD線可以提供 為以格子形式布置的"實VDD線"的支線，并且圖14中的VSS線可以提 供成以格子形式布置的"實VSS線"的支線。附帶4是及，"虛擬VSS線，，是 僅在電源關斷目標電路塊l內的布線，而"實VDD線"和"實VSS線"通 過塊間的布線電連接到其他電路塊。
這樣，作為整體來看，各條單元線的開關單元布置區在列方向彼此連接，而 在列方向較長的開關單元區16以行方向的固定間隔形成，如圖14中的陰影 線所示。
盡管每個開關單元區16的寬度(行方向的長度)在圖14中是最小值， 但是每個開關單元區16的寬度可以任意設定為正使用的開關單元(諸如圖5 或圖6等所示的開關單元)的寬度的多倍(一倍或更多倍)。
當每條同時控制預定數目的開關單元的多條開關控制線29A、 29B…… 被如上所提供時，開關單元區16被放大以確保所需數目的開關單元的布置 區。在此情況中，例如，開關單元區16的圖像類似于圖4。多條開關控制線
(圖4中的開關控制線29A到29C)使用高于開關單元20N的布線層在列 方向(圖4中的Y方向)布置在開關單元區16內。然后，如圖4，所需數
目的開關單元使用更高層的布線層等(布線層可以在較低的層)連接到每條 開關控制線。
附帶提及，可以共用"虛擬VSS線"、"實VDD線"和"實VSS線" 的列方向布線區以及開關單元區16。在此情況中，例如，"虛擬VSS線"、 "實VDD線"和"實VSS線"可以使用圖4中的更高層的布線層來布置。 根據本實施例，如第一和第二實施例，開關單元區16都是相同的構造， 從而圖形數據不需要通過鏡像反轉等來反轉，并且沒有已經被描述為第一實施例的第一個優點的"開關塊易于設計"的優點。然而，如第一實施例，本 實施例提供了已經被描述為第二個優點和第二個優點的"開關單元易于設 計"以及"易于改變同時控制的開關單元的連接"的優點。
本領域技術人員應當理解，根據設計要求及其他因素可以進行各種修 改、組合、部分組合以及替換，只要在權利要求或其等同特征的范圍內。
本發明包含于2008年1月17日向日本專利局遞交的日本專利申請JP 2008-008197涉及的主題，將其全部內容引用結合于此。
權利要求
1. 一種半導體集成電路，包括電路塊，具有第一電源線、內部電壓線以及連接在所述第一電源線和所述內部電壓線之間的電路單元，對該第一電源線施加電源電壓和參考電壓之一；以及多個開關單元，每個包括電連接到所述內部電壓線的兩條電壓單元線、電連接到第二電源線的兩條電源單元線、電連接到開關控制線的控制單元線、以及電連接在所述內部電壓線和所述第二電源線之間的晶體管，向所述第二電源線施加所述電源電壓和所述參考電壓中的另一個；其中所述開關單元布置在所述電路塊的外圍的所有四個邊上，在所述多個開關單元的每個中，所述控制單元線經過單元中心，并設置在一個方向上，所述兩條電壓單元線布置為平行于所述控制單元線，并在距離所述控制單元線相等的位置處以所述控制單元線插在所述兩條電壓單元線之間而彼此平行，并且所述兩條電源單元線布置為平行于所述控制單元線，并在距離所述控制單元線相等的位置處以所述控制單元線插在所述兩條電源單元線之間而彼此平行。
2. 如權利要求1所述的半導體集成電路，還包括 多個單位晶體管，其中所述多個單位晶體管彼此平行地連接在所述電壓單元線和所述電 源單元線之間，所述多個單位晶體管的各個控制節點通過設置在X方向上的 所述控制單元線;波此連"l妄，并且所述多個單位晶體管形成關于經過所述控制 單元線的圖形中心的所述X方向及正交于所述X方向的Y方向都軸對稱的 圖形。
3. 如權利要求2所述的半導體集成電路，其中關于所述控制單元線對稱布置的第 一晶體管和第二晶體管設置為 所述多個單位晶體管，所述第一晶體管和所述第二晶體管的各自的柵極電極在分割半導體基 板上的所述第 一 晶體管的有源區以及所述半導體基板上的所述第二晶體管的有源區的分割區上延伸，所述控制單元線形成為包括第一布線層，所述第一布線層連接到在所述 分割區上的所述第一晶體管和所述第二晶體管的各自的柵極電極，用于將所述第一晶體管的源極和漏極之一與所述兩條電源單元線之一 彼此連接的布線以及用于將所述第二晶體管的源極和漏極之一與所述兩條 電源單元線中的另外一個彼此連接的布線通過所述第 一布線層形成，并且所述兩條電源單元線以及電連接到所述源極和所述漏極中另外一個的 所述兩條電壓單元線通過比所述第一布線層高一層的第二布線層以及高于 所述第二布線層的布線層中之一形成。
4. 如權利要求1所述的半導體集成電路，其中布置在所述電路塊的外圍的所有四個邊的所述多個開關單元，以使 所述晶體管的柵極長度方向彼此相同的取向而布置。
5. —種半導體集成電路，包括晶體管，且所述半導體集成電路包括 第一布線，連接到上層中的開關控制線；兩條第二布線，布置為平行于所述第一布線并在距離所述第一布線相等的位置處以所述第一布線插在所述兩條第二布線之間而〗皮此平行；兩條第三布線，布置為平行于所述第一布線并在距離所述第一布線相等 的位置處以所述第一布線插在所述兩條第三布線之間而4皮此平行；以及多個單位晶體管，包括形成在與所述第一布線的布線方向正交的方向的 一側和另一側的相等數目的單位晶體管，在所述一側的所述單位晶體管在所 述第二布線和所述第三布線之間彼此平行連接，在所述另一側的所述單位晶 體管在所述第二布線和所述第三布線之間彼此平行連接，并且所述多個單位 晶體管的各個控制節點通過所述第 一布線彼此連接；其中所有的所述第一布線、所述第二布線、所述第三布線以及所述多個 單位晶體管都形成關于在所述布線方向的第一軸和經過所述第一布線的圖 形中心并正交于所述第一軸的第二軸都軸對稱的圖形，且所述第一軸經過所 述第 一布線的所述圖形中心。
6. —種布置并布線設置在電路塊之外的多個開關的方法，在所述電路塊 中，布置有內部電壓線以及施加有電源電壓和參考電壓之一的第一電源線， 并且電路單元連接在所述第一電源線和所述內部電壓線之間，所述方法包括 步驟形成開關單元設置晶體管；布置兩條電壓單元線、兩條電源單元線和 控制單元線中的每一條，其中所述兩條電壓單元線中每條電連接到所述內部 電壓線，所述兩條電源單元線中每條電連接到第二電源線，對所述第二電源 線施加所述電源電壓和所述參考電壓中的另 一個，所述控制單元線電連接到 關于經過單元中心的X軸和Y軸都軸對稱的開關控制線；并將所述兩條電 壓單元線、所述兩條電源單元線和所述控制單元線中的每一條連接到所述晶 體管；形成開關塊以矩陣形式布置形成的所述開關單元并將預定的所述開關 單元連接到多條所述開關控制線的每一條；形成反轉的開關塊在平行于所述X軸和所述Y軸之一的線上將在所 述開關塊上產生的數據鏡像反轉，或者在所述單元中心將所述開關塊上產生 的數據旋轉180度(反轉180度)；在所述電路塊的外圍設置預定數目的形成的所述開關塊并設置預定數 目的形成的所述反轉開關塊；以及在已經設置的所述開關塊和所述反轉開關塊之間連接所述多個開關控 制線和所述第二電源線，并將所述電壓單元線連接到所述電路塊的所述內部 電壓線。
全文摘要
本發明提供了一種半導體集成電路以及開關布置和布線方法。該半導體集成電路包括電路塊，具有施加有電源電壓和參考電壓之一的第一電源線、內部電壓線以及連接在第一電源線和內部電壓線之間的電路單元；以及多個開關單元，每個包括電連接到內部電壓線的兩條電壓單元線、電連接到施加有電源電壓和參考電壓中的另一個的第二電源線的兩條電源單元線、電連接到開關控制線的控制單元線、以及電連接在內部電壓線和第二電源線之間的晶體管。
文檔編號H01L27/02GK101488499SQ200910003680
公開日2009年7月22日 申請日期2009年1月19日 優先權日2008年1月17日
發明者本村哲夫 申請人:索尼株式會社