半導體的微焊盤形成的制作方法

專利名稱：半導體的微焊盤形成的制作方法
技術領域：
本發明總的涉及半導體，更具體地，涉及半導體的外部電連接。
背景技術：
通過在三維(3D)疊層中堆疊兩個或更多的集成電路，將集成電路遞增地彼此連 接。例如，已經使用這種技術通過堆疊兩個存儲器集成電路來倍增存儲器的量。一種替代 形式是將集成電路與半導體晶片堆疊。堆疊的集成電路通過芯片接合進行彼此電接觸。芯 片接合利用一個集成電路上的接合焊盤與另一集成電路上的另一接合焊盤接合。這些接合 焊盤通常稱為“微焊盤”(micropad)。來自兩個不同的管芯或晶片的微焊盤的熱壓接合提 供堆疊的管芯的機械和電內層連接。已知的接合工藝使用第一集成電路的接合焊盤處的銅 微焊盤以及第二集成電路的接合焊盤處的銅和錫。兩個接合焊盤被對準并接合在一起，其 中第一集成電路的接合焊盤的銅接合到第二集成電路的接合焊盤的錫。但是，在包括室溫 的低溫下發生第二集成電路的銅和錫的內擴散，從而形成諸如Cu3Sn和Cu6Sn5的金屬間化 合物。厚的金屬間化合物是脆的，且對與接合焊盤相關聯的可靠性問題有貢獻。例如，由金 屬間化合物構成的剛性接合焊盤易于剪切和應力斷裂。當形成足夠量的金屬間化合物時， 必須添加附加的錫以保證材料保持可接合。附加的錫增加了厚度，這是不期望的。并且，一 直到非常高的溫度，例如600攝氏度，這種金屬間化合物都穩定，從而變得不可接合。如此 高的溫度過大而對于接合材料不可用，因為完整的集成電路的其他部分在經受如此高溫度 時退化或失效。


由附圖以實例的方式示出本發明，而非由附圖限制本發明，在附圖中相似的附圖 標記表示相似的元件。圖中的元件出于簡潔和清楚的目的而示出，并不一定按比例繪制。圖1-9以截面圖的形式示出被形成用于連接至第二半導體的第一半導體的微焊 盤結構的一種形式；圖10-13以截面圖的形式示出被形成用于連接至第二半導體的第一半導體的微 焊盤結構的另一種形式；以及圖14-20以截面圖的形式示出被形成用于連接至第二半導體的第一半導體的微 焊盤結構的又一種形式。本領域技術人員理解圖中的元件出于簡潔和清楚的目的而示出，并不一定按比例 繪制。例如，圖中某些元件的尺寸可以相對于其他元件被放大以幫助提高對本發明的實施 例的理解。
具體實施例方式圖1所示的是根據本發明的一種形式處理的半導體晶片10的一部分的截面圖。示 出半導體器件12，其中半導體器件12是半導體晶片10上的管芯的一部分。在半導體器件
412內是具有晶體管和大量電接觸件的襯底。為了便于例示，在半導體器件12的襯底內以接 觸件14的形式示出單個電接觸件。接觸件14是半導體器件12的外部接觸件，并提供從半 導體器件12的初始暴露表面到在半導體器件12的下層制造的有源電路(未示出)的電接 觸。在半導體器件12上以保留接觸件14的主要部分被暴露的方式圖案化的是鈍化層16。 鈍化層16是電絕緣材料。在一種形式中，鈍化層16是一層絕緣材料。在另一種形式中，鈍 化層16可以用多層絕緣材料實現。應該理解，可以使用諸如氮氧化硅、氮化硅、TEOS膜、等 離子體增強氮化物及其組合的鈍化材料。覆在鈍化層16上面的是共形的阻擋層18。阻擋 層18用于提升粘附力并用作對銅和錫的阻擋物。可以使用各種阻擋材料，包括鈦鎢(TiW)、 氮化鈦(TiN)或鎢(W)。可以采用其它阻擋材料。阻擋層18直接形成于接觸件14上。圖2所示的是半導體晶片10的進一步處理。形成覆在阻擋層18上面的共形的種 子層20。在一種形式中，種子層20是銅。可以使用其它金屬。在本實施例中使用銅，以期 輔助作為在接觸件14上覆蓋銅的擴展中的種子。在形成種子層20之后，形成光致抗蝕劑 22的圖案化層，其中接觸件14上方的區域在圖案中敞開以暴露于隨后的處理。使用傳統的 光致抗蝕劑材料作為光致抗蝕劑22的層。圖3所示的是半導體晶片10的進一步處理，其中半導體晶片10被暴露于銅電鍍 槽26。所使用的電鍍溶液包含銅。在銅種子層20的輔助下，上覆接觸件14和阻擋層18形 成銅柱(copper stud) 24。阻擋層18防止銅從種子層20遷移到接觸件14。將半導體晶片 10暴露到銅電鍍槽26足夠的時間量，并在該處理期間傳遞足夠的電荷，以將銅柱24形成為 上覆接觸件14的期望高度。圖4所示的是半導體晶片10的進一步處理，其中半導體晶片10被從銅電鍍槽26 去除。還通過進行傳統的濕法蝕刻去除光致抗蝕劑22的圖案化層。因此，在處理中的此時， 已經形成上覆接觸件14的銅柱24，并且銅柱24在種子層的上表面上方延伸取決于處理條 件的量，所述處理條件諸如是半導體晶片10在銅電鍍槽26中的時間量和在銅電鍍步驟期 間傳遞的電荷量。圖5所示的是半導體晶片10的進一步處理，其中通過傳統的濕法蝕刻移除種子層 20和阻擋層18的暴露部分。在該濕法蝕刻之后，僅保留銅柱24下的種子層20和阻擋層 18的這些部分。圖6所示的是半導體晶片10的進一步處理，其中將半導體晶片10放置在錫浸鍍 槽(tin immersion plating bath) 28中預定時間量。錫浸鍍槽28用于從銅柱24和種子 層20中去除銅，并用純錫(Sn)置換銅。錫至少置換銅柱24中的百分之九十五(95%)的 銅，由此導致具有重量比小于百分之五(5%)的銅的錫微焊盤。隨著銅離子進入鍍槽28中 的溶液，從銅柱24中去除銅。該反應是化學置換反應，其可以概括地表示為2Cu+Sn2+— 2Cu++Sn材料轉移所需的時間量取決于各種因素，包括時間和溫度。在一種形式中，錫浸鍍 槽28是含錫鹽以及諸如絡合劑和表面活性劑的其他成分的溶液，并被保持在大于等于60 攝氏度一直到85攝氏度的溫度范圍內的溫度下。圖7所示的是半導體晶片10的進一步處理，其中將半導體晶片10從錫浸鍍槽28 去除。結果導致純錫微焊盤30存在，其中純錫微焊盤30具有在1微米(0. OOlmm)到5微 米(0.005mm)范圍內的高度“L”。高度“L”大部分地由在圖3中形成銅柱24時柱24的銅厚度的高度確定。圖8所示的是半導體晶片10的進一步處理，其中連接第二半導體晶片32以形成 三維(3D)結構。第二半導體晶片32具有半導體器件34，半導體器件34具有連接至半導體 器件34內的有源電路(未示出)的接觸件38。與接觸件38直接連接的是類似于半導體器 件12的阻擋層18的阻擋層43。與阻擋層43連接的是銅微焊盤36。在純錫微焊盤30具 有在大致1微米至3微米范圍內的高度的實施方式中，取決于微焊盤30的值，銅微焊盤36 具有在3微米至10微米范圍內的高度。在該范圍內，銅微焊盤36是微焊盤30的高度的至 少兩倍，并且可以是三倍或更多倍高。與接觸件38相鄰的銅微焊盤36的基部由絕緣層41 圍繞。在一種形式中，絕緣層41是諸如氮化物或TEOS的鈍化材料的層。利用壓縮力40將 半導體器件12物理接合到半導體器件34。當在足夠高的溫度下施加壓縮力40以軟化錫微 焊盤30時，形成將接觸件14電連接到接觸件38的接合。在一種形式中，在超過錫的熔點 (其為232攝氏度)的環境溫度下將銅微焊盤36壓向純錫微焊盤30。圖9所示的是半導體晶片10和半導體晶片32的進一步處理。形成銅/錫金屬間 微接合(intermetallic microbond) 42，其中微焊盤30的錫由微焊盤36的銅消耗以形成半 導體器件12與半導體器件34之間的固態接合(solid bond)。銅微焊盤36的一部分保留 銅，而不與微焊盤30的錫交互作用。因此，已經在兩個半導體器件之間提供了改進的半導 體接合焊盤。圖10所示的是形成晶片50的半導體器件52的微焊盤的另一實施例，其中微焊盤 與另一半導體器件的另一微焊盤容易地接合。在所示的形式中，半導體器件52具有外部接 觸件54，接觸件54連接至半導體器件52的襯底內的有源電路(未示出)。覆在半導體器 件52上面的是圖案化的鈍化層56。在另一種形式中，圖案化的鈍化層56可以實現為多層。 在一種形式中，圖案化的鈍化層56是諸如氮氧化硅、氮化硅、TEOS膜、等離子體增強氮化物 及其組合的鈍化材料。覆在圖案化的鈍化層56上面的是圖案化的光致抗蝕劑58的層。圖 案化的光致抗蝕劑58的層具有暴露接觸件54的敞口。在該敞口內且在接觸件54上方形 成選擇性沉積的阻擋層62。阻擋層62與接觸件54直接接觸。可以使用各種選擇性沉積的 阻擋材料，例如鈷鎢硼(CoWB)、鈷鎢磷(CoWP)、鈷鎢磷硼(CoWPB)、鈷鉬硼(CoMoB)、鈷鉬磷 (CoMoP)、鎳鎢磷(NiWP)或其組合。阻擋層62用于阻擋銅和錫與接觸件54接觸。在一種 形式中，將半導體器件52放置在無電鍍槽60中。無電鍍槽60是作為市場可購得的無電鍍 溶液的溶液。圖11所示的是銅柱66的形成，作為將半導體器件52保留在無電鍍槽64中相當 量的時間以將銅沉積在阻擋層62上的結果。沉積銅柱66所需的時間量取決于許多變量， 包括無電銅鍍槽64中使用的銅溶液和溫度。該時間量還由銅柱66的期望高度確定。在一 種形式中，銅柱66形成為隨后確定最終微焊盤結構的高度的高度。因此該高度可以改變。圖12所示的是半導體晶片52的進一步處理，其中將半導體晶片從無電銅鍍槽64 去除。隨后通過濕法蝕刻或干法蝕刻去除圖案化的光致抗蝕劑58。在去除圖案化的光致抗 蝕劑58的情況下，銅柱66從接觸件54上的阻擋層62延伸。然后將半導體器件52放置在 錫浸槽68中。錫浸槽68用于從銅柱66去除銅，并用基本上純錫置換銅，其中錫的純度至 少為95%。優選地，純度約為99%或更高。在一種形式中，利用任何市場可購得的產品形 成錫浸槽 68，該產品諸如為例如 Rohm and Haas ElectronicMaterials 的 TINP0SIT LT_34
6或Enthone的Stannostar GEM PLUS 。在可以在諸如60-85攝氏度的可變范圍內的溫度 下執行錫浸。應該清楚可以使用其它溫度。圖13所示的是完整的微焊盤，其中形成具有高度“L”的錫微焊盤70。該高度典型 地在1-3微米的范圍內，但可以形成其它尺寸。從處理中的此時，半導體器件52可以被儲 存，而錫焊盤70不變成金屬間接合焊盤。當隨后半導體器件52在錫焊盤70處接合到另一 集成電路的另一微焊盤時，錫將在相對低的接合溫度下與銅微焊盤反應以變成固態且可靠 的金屬間接合。圖14所示的是用于接合半導體器件的微焊盤的另一種形式的截面圖。晶片72的 一部分被示為具有形成在襯底內的半導體器件74。半導體器件74具有暴露的凹入外部接 觸件78，外部接觸件78連接至在半導體器件74的其它部分處形成的有源電路(未示出)。 覆在半導體器件74上面的是鈍化材料的絕緣層76，絕緣層76被圖案化以暴露接觸件78。 利用濕法蝕刻工藝使接觸件78的暴露部分凹入。絕緣層76的鈍化材料可以是各種傳統鈍 化材料中的任一種。圖15所示的是半導體器件74的進一步處理的截面圖。形成覆在半導體器件74 上面的共形阻擋層80。阻擋層80是用于阻擋錫和銅進入接觸件78的鉭(Ta)。鉭對于這 些目的的作用非常好。阻擋層80也可以利用鈦(Ti)、氮化鈦(TiN)和氮化鉭(TaN)或其組 合來實施。所有這些材料成功地阻擋了錫進入接觸件78和污染接觸件78。圖16所示的是半導體器件74的進一步處理的截面圖。實施化學機械拋光(CMP) 步驟，其中從覆在絕緣層76上面的這些區域去除阻擋層80。CMP處理導致平面的頂表面。 在半導體器件74的處理中的此時，阻擋層80僅存在于覆在接觸件78上的接觸區中。圖17所示的是半導體器件74的進一步處理的截面圖。形成覆在半導體器件74 上面的共形種子層82。在一種形式中，該種子層是銅，因為期望形成覆在種子層82上面的 銅。應該清楚，可以將其他金屬用于種子層82，如果期望形成覆在種子層82上面的其他金 屬類型。形成覆在種子層82上面的圖案化的光致抗蝕劑84的層，其中形成圍繞接觸區并覆 在接觸件78上面的敞口。然后將半導體器件74放置在電鍍槽86中。可以將傳統的市場 上可購得的溶液用于電鍍槽86。當將半導體器件74放置在電鍍槽86中時，暴露的種子層 82激發銅柱88在光致抗蝕劑84的圖案化的層的敞口中形成。銅柱88形成為預定高度。圖18所示的是半導體器件74的進一步處理的截面圖。從電鍍槽86去除半導體 器件74。通過濕法蝕刻或干法蝕刻去除圖案化的光致抗蝕劑84的層。通過隨后的濕法蝕 刻還去除種子層82，以提供圖18的結果結構，其中銅柱88暴露并覆在接觸區上面以通過阻 擋層80和種子層82與接觸件78進行電接觸。圖19所示的是半導體器件74的進一步處理的截面圖。將半導體器件74浸在錫 浸槽90中。錫浸槽90用于從銅柱88去除銅，并用基本上純錫置換銅，其中錫的純度至少 為95%。優選地，純度約為99%或更高。在一種形式中，利用任何市場可購得的產品形成 錫浸槽 90，該產品諸如為例如 Rohm and Haas Electronic Materials 的 TINPOSIT LT-34 或Enthone的Stannostar GEM PLUS 。在可以在諸如60-85攝氏度的可變范圍內的溫度 下執行錫浸。應該清楚可以使用其它溫度。圖20所示的是半導體器件74的進一步處理的截面圖。在已經由種子層82和銅 柱88的組合形成純錫微焊盤92之后，從圖19的錫浸槽90去除半導體器件74。純錫微焊盤92具有高度“L”，高度“L”足以被接合到例如銅的另一微焊盤(未示出)并被完全消耗 以形成金屬間接合。因此，“L”的值可以取決于被接合至的另一微焊盤的高度而改變。應該 注意，由圖19的錫浸槽90發生的去除和用錫置換銅用于去除由純錫置換的種子層82。純 錫具有至少95%的純度，優選地純度為約99%或更高。阻擋層80繼續被凹入在半導體器 件74的襯底中。至此應該理解已經提供了一種具有提高的擱置壽命(shelf-life)的微焊盤及其 形成方法，因為該微焊盤在成分上是純錫或基本上純錫。作為純錫含量的結果，該微焊盤在 室溫下不易與其他金屬形成金屬間接合。這種金屬間接合的形成將需要微焊盤的高度增 加，由此使得微焊盤剛度更大。這些性質對于堆疊兩個集成電路或兩個半導體晶片都是顯 著不利的。可以使用不同的步驟形成純錫微焊盤。在一種形式中，使用無電浸鍍工藝。在 另一種形式中，使用電鍍槽工藝。在任一種形式中，由于在接合之前不存在銅，因此在半導 體器件儲存期間以及在溫度跳升(ramp-up)期間，基本上去除在微焊盤內形成銅和錫金屬 間化合物的機會。作為結果，錫微焊盤的總的所需高度可以被最小化，因為在與另一半導體 的另一微焊盤進行熱壓接合時會存在足夠的錫。另外，在與另一半導體器件熱壓接合以形 成3D堆疊封裝體之前，半導體可以儲存相當量的時間。產品接合之前的增加的擱置壽命允 許制造商和最終用戶具有關于何時將產品封裝成多個芯片封裝體的附加的靈活性，并允許 附加的定制選項。此處描述的半導體器件的半導體襯底可以是任何半導體材料或材料組合，例如砷 化鎵、硅鍺、絕緣體上硅(SOI)、硅、單晶硅、類似物、以及上述材料的組合。并且，說明書和權 利要求中的術語“前”、“后”、“頂”、“底”、“上”、“下”等(如果有的話)，被用于描述目的，而 不一定用于描述永久的相對位置。應該理解，所使用的術語在適當的環境下是可互換的，從 而使得此處描述的發明的實施例例如能夠在不同于此處例示或描述的取向的其它取向下 操作。盡管此處參照具體實施例描述了本發明，但是可以作出各種修改和改變，而不脫 離如在下面的權利要求中提出的本發明的范圍。例如，雖然利用此處描述的實施例減小了 純錫微焊盤的尺寸，但是這些尺寸可以是各種高度、長度和寬度中的任一個。與純錫微焊盤 連接的半導體器件的接觸件可以實施為各種結構形式中的任一種，包括環形。該接觸件可 以代表電源連接、多位信號總線的一部分或其它信號導體。雖然所示的實施例描述了用于 產生純錫微焊盤的銅柱的形式，但是可以使用用其它金屬形成的柱來代替銅柱。在一種形式中，此處提供了一種方法，其中提供具有外部接觸件的第一半導體器 件。在該外部接觸件上形成銅柱，其中該柱在第一半導體器件的表面上延伸。將銅柱浸在 錫溶液中，在該溶液中錫置換柱的至少95%的銅，導致產生具有小于5%的重量百分比的 銅的錫微焊盤。在一種形式中，在具有外部接觸件上的敞口的半導體器件的頂表面上形成 鈍化層。在另一種形式中，溶液包含錫鹽，并且溶液的溫度在60攝氏度至85攝氏度的范圍 內。在另一種形式中，在形成柱的步驟之前，在外部接觸件上形成阻擋層。在又一中形式中， 在具有外部接觸件上的敞口的半導體器件的頂表面上形成鈍化層。在這種形式中，通過在 形成柱之前在鈍化層和外部接觸件上沉積金屬層來形成阻擋層。對金屬層進行化學機械拋 光，以去除鈍化層上的金屬層并保留敝口中的金屬層。在另一種形式中，通過在沉積金屬層 之前使外部接觸件凹入來實施阻擋層的形成。在本實施例中，通過形成鉭阻擋層來實施阻
8擋層的形成。在另一種形式中，通過在外部接觸件上無電鍍形成阻擋層。在又一形式中，通 過將外部接觸件浸入包含鈷的槽中，利用無電鍍來形成阻擋層。在再一形式中，在具有外部 接觸件上的敞口的半導體器件的頂表面上形成鈍化層。在這種形式中，通過在形成柱之前 在鈍化層和外部接觸件上形成金屬層來形成阻擋層。使用柱作為掩模來蝕刻金屬層以保留 由柱覆蓋的金屬層的一部分作為阻擋層。在另一種形式中，還通過在形成金屬層之后且在 蝕刻金屬層之前形成銅種子層來實施柱的形成。在另一種形式中，通過在超過錫熔點的環 境溫度下將銅微焊盤壓向錫微焊盤，將具有該銅微焊盤的第二半導體器件接合至該半導體 器件。在另一種形式中，通過在具有外部接觸件上的敞口的第一半導體器件的頂表面上形 成光致抗蝕劑層并使用該光致抗蝕劑層作為掩模進行電鍍步驟，形成柱。在另一種形式中，提供了一種方法，其中提供第一半導體器件，第一半導體器件具 有從第一半導體器件的表面上的外部接觸件延伸的銅柱。通過將該銅柱浸入在60攝氏度 到85攝氏度的溫度范圍內的錫鹽溶液的槽中，將該銅柱轉換成具有小于5%的重量百分比 的銅的錫微焊盤。在又一種形式中，提供第一半導體器件還通過在具有外部接觸件上的敞 口的第一半導體器件上形成光致抗蝕劑層而形成銅柱來實施。然后使用該光致抗蝕劑作為 掩模進行電鍍步驟。在又一種形式中，提供具有銅微焊盤的第二半導體器件。在超過錫熔 點的環境溫度下將銅微焊盤壓向錫微焊盤。在另一種形式中，第一半導體器件的銅柱具有 與外部接觸件相鄰的種子層。在又一種形式中，第一半導體器件具有位于種子層與外部接 觸件之間的阻擋層。在另一種形式中，提供在外部接觸件與銅柱之間并與二者直接接觸的 阻擋層。在另一種形式中，提供一種提供半導體器件的方法，該半導體器件具有表面和部 分地被暴露的接觸件。被暴露的接觸件的一部分凹入低于該表面。形成從半導體器件的表 面上的外部接觸件延伸的銅柱。通過將該銅柱浸入在60攝氏度到85攝氏度的范圍內的溫 度下的含錫溶液的槽中，將該銅柱轉換成具有至少99%的重量百分比的錫的錫微焊盤。在 另一種形式中，在接觸件與銅柱之間形成鉭阻擋層以防止銅和錫從上方滲透到接觸件中。因而，說明書和附圖應該被認為是例示性的而不是限制性，并且意圖將所有的這 些修改包括在本發明的范圍內。此處針對具體實施例描述的任何益處、優點或針對問題的 解決方案不意圖被解釋為任何或全部權利要求的關鍵、所需或必要特征或元素。此處使用的術語“耦接”并不意圖被限制成直接耦接或機械耦接。此外，此處使用的術語“一個”被定義為一個或多于一個。此外，權利要求中諸如 “至少一個”和“一個或更多個”的引導詞的使用不應該被解釋為暗示由不定冠詞“一個”引 導的另一權利要求元素將包含如此引導的權利要求元素的任何特定權利要求限制成僅包 含一個所述元素的發明，即使當同一個權利要求包括引導詞“至少一個”或“一個或更多個” 和諸如“一個”的不定冠詞時。對于定冠詞的使用同樣適用。除非另有表述，否則諸如“第一”和“第二”的術語用于在這些術語描述的元素之 間任意地區分。因此，這些術語不一定意圖表示這些元素的時間或其它優先次序。
權利要求
一種方法，包括以下步驟提供具有外部接觸件的第一半導體器件；在所述外部接觸件上形成銅柱，其中所述銅柱在第一半導體器件的表面上延伸；以及將所述銅柱浸在錫溶液中，在該溶液中錫置換所述銅柱的至少95％的銅，導致產生具有小于5％的重量百分比的銅的錫微焊盤。
2.如權利要求1所述的方法，還包括以下步驟在具有所述外部接觸件上的敞口的第 一半導體器件的頂表面上形成鈍化層。
3.如權利要求1所述的方法，其中將所述銅柱浸在錫溶液中的步驟的進一步特征在 于所述溶液包含錫鹽溶液，并且所述溶液的溫度在60攝氏度至85攝氏度的范圍內。
4.如權利要求1所述的方法，還包括以下步驟在形成柱的步驟之前，在所述外部接觸 件上形成阻擋層。
5.如權利要求4所述的方法，還包括以下步驟在具有所述外部接觸件上的敞口的第一半導體器件的頂表面上形成鈍化層； 其中形成所述阻擋層的步驟包括在形成所述柱之前在所述鈍化層和所述外部接觸件上沉積金屬層；以及 對所述金屬層進行化學機械拋光，以去除所述鈍化層上的所述金屬層并保留所述敞口 中的所述金屬層。
6.如權利要求5所述的方法，其中形成所述阻擋層的步驟還包括以下步驟 在沉積所述金屬層的步驟之前使所述外部接觸件凹入，并且其中形成所述阻擋層的步驟的進一步特征在于所述阻擋層包含鉭。
7.如權利要求4所述的方法，其中形成所述阻擋層的步驟包括在所述外部接觸件上進 行無電鍍。
8.如權利要求7所述的方法，其中形成所述阻擋層的步驟的進一步特征在于無電鍍包 括將所述外部接觸件浸入包含鈷的槽中。
9.如權利要求4所述的方法，還包括以下步驟在具有所述外部接觸件上的敞口的第一半導體器件的頂表面上形成鈍化層； 其中，形成所述阻擋層的步驟包括在形成所述柱的步驟之前在所述鈍化層和所述外部接觸件上形成金屬層；以及 使用所述柱作為掩模來蝕刻所述金屬層以保留由所述柱覆蓋的所述金屬層的一部分 作為所述阻擋層。
10.如權利要求9所述的方法，其中形成所述柱的步驟的進一步特征在于在形成所述 金屬層的步驟之后且在蝕刻所述金屬層的步驟之前，形成銅種子層。
11.如權利要求1所述的方法，還包括以下步驟 提供具有銅微焊盤的第二半導體器件；以及在超過錫熔點的環境溫度下將所述銅微焊盤壓向所述錫微焊盤。
12.如權利要求11所述的方法，其中形成所述柱的步驟的進一步特征在于 在具有所述外部接觸件上的敝口的第一半導體器件上形成光致抗蝕劑層；以及 使用所述光致抗蝕劑層作為掩模進行電鍍步驟。
13.一種方法，包括以下步驟提供第一半導體器件，第一半導體器件具有從第一半導體器件的表面上的外部接觸件 延伸的銅柱；以及通過將所述銅柱浸入在60攝氏度到85攝氏度的溫度范圍內的錫鹽溶液的槽中，將所 述銅柱轉換成具有小于5%的重量百分比的銅的錫微焊盤。
14.如權利要求13所述的方法，其中提供第一半導體器件的步驟的進一步特征在于通 過以下步驟形成所述銅柱在具有所述外部接觸件上的敞口的第一半導體器件上形成光致抗蝕劑層；以及 使用所述光致抗蝕劑作為掩模進行電鍍步驟。
15.如權利要求13所述的方法，還包括以下步驟 提供具有銅微焊盤的第二半導體器件；以及在超過錫熔點的環境溫度下將所述銅微焊盤壓向所述錫微焊盤。
16.如權利要求13所述的方法，其中提供第一半導體器件的步驟的進一步特征在于 第一半導體器件的所述銅柱具有與所述外部接觸件相鄰的種子層。
17.如權利要求16所述的方法，其中提供第一半導體器件的步驟的進一步特征在于 第一半導體器件具有位于所述種子層與所述外部接觸件之間的阻擋層。
18.如權利要求16所述的方法，其中提供第一半導體器件的步驟的進一步特征在于 在所述外部接觸件與所述銅柱之間并與二者直接接觸的阻擋層。
19.一種方法，包括以下步驟提供半導體器件，該半導體器件具有表面和部分地被暴露的接觸件，其中被暴露的所 述接觸件的一部分凹入低于所述表面；形成從所述半導體器件的表面上的外部接觸件延伸的銅柱；以及 通過將所述銅柱浸入在60攝氏度到85攝氏度的范圍內的溫度下的含錫溶液的槽中， 將所述銅柱轉換成具有至少99%的重量百分比的錫的錫微焊盤。
20.如權利要求19所述的方法，還包括以下步驟在所述接觸件與所述銅柱之間形成鉭阻擋層以防止銅和錫從上方滲透到所述接觸件中。
全文摘要
一種方法，形成到第一半導體器件(12，52，74)的外部接觸件(14，54，78)的微焊盤(30，70，42)。在外部接觸件上形成銅柱(＝20，24，66，88，82)。柱在第一半導體器件的表面上延伸。將銅柱浸入錫的溶液中。錫(28)置換柱的銅的至少95％，并優選大于99％。結果產生具有小于5％的重量的銅的錫微焊盤。由于微焊盤基本為純錫，因此在不接合第一半導體器件的微焊盤的時間期間不會形成金屬間接合。由于不形成金屬間接合，因此導致較小的微焊盤尺寸。當將第一半導體器件接合到上覆的第二半導體器件時，接合尺寸不顯著增加堆疊芯片的高度。
文檔編號H01L21/60GK101911292SQ200880123823
公開日2010年12月8日 申請日期2008年12月16日 優先權日2008年1月4日
發明者E·阿科斯塔, R·查特杰, S·S·加西亞, V·馬修 申請人:飛思卡爾半導體公司