薄膜晶體管、薄膜晶體管的制作方法以及顯示裝置的制作方法

專利名稱：薄膜晶體管、薄膜晶體管的制作方法以及顯示裝置的制作方法
技術領域：
本發明涉及一種薄膜晶體管(TFT)，更詳細地說涉及一種用于液晶顯示裝置、有機EL顯示裝置等顯示裝置的薄膜晶體管。
背景技術：
以往，作為用于液晶顯示裝置等顯示裝置的有源矩陣基板用的TFT(Thin Film Transistor 薄膜晶體管)，采用在半導體層中使用非晶硅的TFT(非晶硅TFT)、使用低溫晶 化硅的TFT (低溫晶化硅TFT)。低溫晶化硅TFT在半導體層中的電子和空隙的遷移率高，導通電流大，因此具有 能夠在短的開關時間中對液晶顯示裝置等的像素電容進行充電的優點，并且還具有能夠將 驅動器等周邊電路的一部分或者全部制作在有源矩陣基板內的優點。但是，在低溫晶化硅TFT的制造工序中，包括激光晶化工序、熱退火工序、離子摻 雜工序等復雜的工序，因此存在基板每單位面積的制造成本變高的問題。由此，低溫晶化硅 TFT主要用于中型和小型液晶面板。另一方面，在非晶硅TFT中，形成非晶硅膜是比較容易的，因此適用于需要大面積 的裝置的有源矩陣基板。因此，在大多數液晶電視機的有源矩陣基板中使用非晶硅TFT。在 專利文獻1中示出非晶硅TFT的一個例子。近年來，對液晶電視機等的液晶顯示裝置，除了要求大型化之外，還要求畫面高質 量化和低功耗化。因此，對液晶顯示裝置的各個部位進行了改良，但是在非晶硅TFT中，存 在遷移率非常低、低到0. 5cm2/Vs左右、導通電流小的問題。但是，難以提高非晶硅TFT的 遷移率，通過改良非晶硅TFT來提高液晶顯示裝置的性能的空間有限。以提高TFT性能為目標，進行了使用非晶硅、低溫晶化硅以外的材料作為半導體 層的材料的嘗試。在專利文獻2中，作為這種TFT的例子，記載有包含微晶硅(μ c-Si)層 的半導體層的TFT。微晶硅(或者多晶硅)是具有微晶相的硅，微晶硅膜通常使用等離子 CVD法等與非晶硅膜的形成方法相同的方法來制作。該原料氣體通常使用由氫氣稀釋的硅 烷氣體。微晶硅所包括的晶粒的粒徑小到幾nm 幾百nm左右，微晶硅大多是以晶粒與非 晶硅之間的混合狀態形成。另外，在形成低溫晶化硅膜的情況下，首先需要使非晶硅成膜，之后需要進行基于 激光、熱的晶化，但是微晶硅具有如下特征當通過CVD裝置完成成膜時已經包含有基本的 晶粒。因此，在成膜后，還能夠省略實施激光、熱的退火處理來形成晶粒的工序。由此，微晶 硅TFT能夠以少于用于制作低溫晶化硅TFT所需的工序數的工序數來制成，能夠以與非晶 硅TFT相同程度的工序數和成本來制作得到。專利文獻1 日本特許第3322978號公報專利文獻2 日本特開平6-196701號公報

發明內容
發明要解決的問題圖6是表示微晶硅TFT的參考例的截面圖。如圖6所示，該微晶硅TFT 100是具有底柵構造的逆交錯型(Staggered型)TFT， 具備形成在玻璃基板101上的柵極電極102 ；形成在玻璃基板101上以覆蓋柵極電極102 的柵極絕緣層103 ；形成在柵極絕緣層103上的微晶硅層104 ；形成在微晶硅層104上的接 觸層(摻雜層)105和106 ；形成在接觸層105和106上的源極電極107和漏極電極108 ；以 及溝道保護層109。接觸層105和106是由在硅中摻雜有雜質的材料構成的n+型硅層。也將這些層稱 為雜質硅層。根據這種微晶硅TFT 100，由于半導體層包含晶體，因此能夠實現1 3cm2/ Vs的高遷移率，與以往的非晶硅TFT相比，能夠得到大的導通電流。但是，本申請的發明人對微晶硅TFT 100的特性進行研究的結果發現，微晶硅TFT 100存在如下問題。當微晶硅TFT 100處于截止狀態、即處于柵極電極102被施加負電壓、漏極電極 108被施加正電壓的狀態時，在柵極電極102與漏極電極108之間的區域(圖6的A的區 域)中電力線的密度變得極高。在此，微晶硅與非晶硅相比，具有能隙窄(例如相對于非晶 硅的能隙=1. 7eV，微晶硅的能隙=1. leV)的高導電性，因此產生隨著施加在柵極電極102 上的負電壓變小而流過急劇變大的截止電流的、所謂截止電流跳變的問題。圖7表示比較微晶硅TFT 100和非晶硅TFT的導通電流和截止電流的曲線。圖 中，實線111表示漏極電壓設為10V的情況下的微晶硅TFT 100的導通電流和截止電流特 性(也簡稱為電流特性)，虛線112表示漏極電壓設為10V的情況下的非晶硅TFT的電流特 性，實線113表示漏極電壓設為0. IV的情況下的微晶硅TFT 100的電流特性，虛線114表 示漏極電壓設為0. IV的情況下的非晶硅TFT的電流特性。如圖7所示，漏極電壓無論是10V的情況下還是0. IV的情況下，導通電流的值(柵 極電壓為正的區域的電流值)都是微晶硅TFT 100的值更大。但是，如柵極電壓為負的區 域中的線111所示，微晶硅TFT 100具有截止電流的值變得非常高(截止電流的跳變)的 問題。并且，一般地，晶體硅中多數包含缺陷水平，因此在柵極電極102被施加小的負電 壓的狀態下(在柵極電壓接近于0的負值的情況下)，還存在微晶硅TFT 100中的截止電流 變得高于非晶硅TFT的截止電流的問題。這種問題也發生在具有頂柵構造的微晶硅TFT中。圖8是表示具有頂柵構造的微晶硅TFT的參考例的截面圖。該微晶硅TFT 120具 備形成在玻璃基板121上的接觸層125和126 ；形成在玻璃基板121上使其一部分位于接 觸層125和126上的微晶硅層124 ；柵極絕緣層123 ；以及形成在柵極絕緣層123上的柵極 電極122、源極電極127以及漏極電極128。源極電極127和漏極電極128分別通過形成在 柵極絕緣層123中的接觸孔與接觸層125和接觸層126相接。在層疊時，微晶硅向膜厚方向生長，因此通過采用如上所述的頂柵構造的微晶硅 TFT 120，能夠將微晶硅層124中的結晶性高的區域用作溝道，因此與底柵構造的微晶硅 TFT相比，能夠進一步提高遷移率。然而，頂柵構造的微晶硅TFT 120也與底柵構造的微晶
6硅TFT同樣存在截止電流由于上述原因而變高的問題。本發明是鑒于上述問題而完成的，其目的在于提供一種導通電流容易流過、且降 低截止電流的跳變的泄漏電流少的薄膜晶體管，另外以高的制造效率提供這種薄膜晶體管。用于解決問題的方案本發明的薄膜晶體管是具備包含微晶硅的半導體層的薄膜晶體管，具備柵極電 極；微晶硅層，其包含微晶硅，具有與基板面平行的上面和下面以及被上述上面和下面隔 著的端面；包含雜質的第一接觸層和第二接觸層；形成為與上述第一接觸層相接的源極電 極；以及形成為與上述第二接觸層相接的漏極電極，上述第一接觸層和第二接觸層中的至 少一方不與上述微晶硅層的上述上面和下面相接而僅與上述端面相接。在一個實施方式中，在垂直于基板面看的情況下，上述第一接觸層和第二接觸層 中的至少一部分形成在上述微晶硅層上。在一個實施方式中，在垂直于基板面看的情況下，上述源極電極的一部分形成在 上述第一接觸層上，或者上述漏極電極的一部分形成在上述第二接觸層上。在一個實施方式中，上述薄膜晶體管是底柵型的薄膜晶體管，在上述源極電極與 上述柵極電極之間配置有上述第一接觸層和柵極絕緣層，在上述漏極電極與上述柵極電極 之間配置有上述第二接觸層和柵極絕緣層。在一個實施方式中，在垂直于基板面看的情況下，上述微晶硅層的一部分形成在 上述第一接觸層或者上述第二接觸層的上部。在一個實施方式中，上述薄膜晶體管是頂柵型的薄膜晶體管，上述微晶硅層的上 述一部分隔著絕緣層形成在上述第一接觸層或者上述第二接觸層的上部。在一個實施方式中，上述微晶硅層包括與基板面垂直地生長的柱狀晶體。在一個實施方式中，上述柱狀晶體的與基板面平行的剖切面中的直徑在5nm以上 30nm以下。在一個實施方式中，上述微晶硅層的晶化率在70%以上。在一個實施方式中，上述微晶硅層包括空隙。在一個實施方式中，上述微晶硅層的紅外線吸收光譜中的峰值存在于波數為 2050cm"1以上2150cm"1以下的范圍內。在一個實施方式中，上述第一接觸層和第二接觸層分別包括包含雜質的非晶硅層 和包含雜質的微晶硅層。本發明的顯示裝置是具備上述薄膜晶體管的顯示裝置。本發明的薄膜晶體管的制造方法是具備包含微晶硅的半導體層的薄膜晶體管的 制造方法，包括形成柵極電極的步驟；形成包含微晶硅的微晶硅層的步驟；形成包含雜質 的第一接觸層和第二接觸層的步驟；以及形成源極電極和漏極電極使其分別與上述第一接 觸層和第二接觸層相接的步驟，上述微晶硅層具有與基板面平行的上面和下面以及被上述 上面和下面隔著的端面，上述第一接觸層和第二接觸層中的至少一方和上述微晶硅層，形 成為不與上述微晶硅層的上述上面和下面相接而僅與上述端面相接。在一個實施方式中，形成上述第一接觸層和第二接觸層的步驟，包括層疊包含雜 質的硅的工序；以及通過對已層疊的包含上述雜質的硅進行整形來形成上述第一接觸層和第二接觸層的步驟。在一個實施方式中，上述薄膜晶體管是底柵型的薄膜晶體管，形成上述柵極電極 的步驟和形成上述微晶硅層的步驟，在形成上述第一接觸層和第二接觸層的步驟之前實 施，上述第一接觸層和第二接觸層、上述源極電極以及上述漏極電極是通過使用一個圖案 的整形而形成的。在一個實施方式中，上述薄膜晶體管是頂柵型的薄膜晶體管，形成上述微晶硅層 的步驟、形成上述柵極電極的步驟以及形成上述源極電極和漏極電極的步驟，在形成上述 第一接觸層和第二接觸層的步驟之后實施，形成上述第一接觸層和第二接觸層的步驟包 括形成包含雜質的硅膜的步驟；在上述硅膜上形成絕緣膜的步驟；以及用一個圖案對上 述硅膜和上述絕緣膜進行整形的步驟。在一個實施方式中，在層疊包含上述雜質的硅之前，使用包括磷化氫(PH3)的氣體 來向上述微晶硅層摻雜雜質。在一個實施方式中，層疊包含上述雜質的硅之后，以250°C以上320°C以下的溫度 對已層疊的包含上述雜質的硅施加熱處理。在一個實施方式中，形成微晶硅層的步驟包括通過高密度的等離子CVD法形成 微晶硅膜的步驟；以及對上述微晶硅膜進行整形來形成上述微晶硅層的步驟。在一個實施方式中，在形成上述微晶硅膜的步驟中，上述微晶硅層是在 0. 133Pa(帕斯卡)以上13. 3Pa以下的氣壓下成膜的。在一個實施方式中，上述微晶硅膜是在對上述硅氮化膜實施氫等離子處理之后成 膜在硅氮化膜上的。此外，在本申請的發明中還包括具有本發明的薄膜晶體管的電路基板，另外具有 通過本發明的制造方法制造出的薄膜晶體管的電路基板也包括在本申請的發明中。并且， 具有這種電路基板的液晶顯示裝置、有機EL(電致發光)顯示裝置等顯示裝置以及攝像裝 置也包括在本申請的發明中。發明效果在本發明的薄膜晶體管中，半導體層包含微晶硅，因此導通電流特性良好，并且接 觸層和微晶硅層僅在微晶硅層的端面中接合，因此抑制了截止電流的跳變，泄漏電流減少。另外，在制造本發明的薄膜晶體管的情況下，如專利文獻1所述，不是在形成接觸 層之后通過雜質導入工序進行離子注入，因此能夠以高的制造效率、低成本來提供適用于 大面積的顯示裝置等的薄膜晶體管。另外，本發明的薄膜晶體管中，微晶硅層包括與基板面垂直地生長的柱狀晶體，因 此活性層中的遷移率高，能夠得到大的導通電流。并且，通過將柱狀晶體的與基板面平行的 面內直徑設在5nm以上30nm以下，能夠降低截止電流的最低值、降低泄露電流。另外，通過將微晶硅層的晶化率設在70%以上，能夠在活性層中實現高的遷移率。 并且，由于微晶硅層包括空隙，即使在接觸層與微晶硅層的接合面小的薄膜晶體管中，也能 夠得到良好的電接合狀態。根據本發明，能夠以高的制造效率提供導通電流和截止電流特性優良的適用于大 屏幕顯示裝置的薄膜晶體管。


圖1是示意性地表示本發明的實施方式1的薄膜晶體管的結構的截面圖。圖2是比較實施方式1的薄膜晶體管與圖6所示的微晶硅TFT的電流特性的曲線。圖3的(a) (f)是表示實施方式1的薄膜晶體管的制造方法的截面圖。圖4是示意性地表示本發明的實施方式2的薄膜晶體管的結構的截面圖。圖5的(a) (e)是表示實施方式2的薄膜晶體管的制造方法的截面圖。圖6是表示底柵型微晶硅TFT的一個例子的截面圖。圖7是比較微晶硅TFT和非晶硅TFT的電流特性的曲線。圖8是表示頂柵型微晶硅TFT的一個例子的截面圖。附圖標記說明10,50 薄膜晶體管；11,51 玻璃基板；12,52 柵極電極；13,53 柵極絕緣層；14、 54 微晶硅層；14a 上面；14b 下面；14c 端面；14，微晶硅膜；15、16、55、56 接觸層；17、 57 源極電極；18、58 漏極電極；19 溝道保護層；19’ 硅氮化膜；20 :n+硅膜；21 鉬膜； 25,65 氮化硅層；26,66 平坦化層；27,67 透明電極；61,62 硅氧化層；100,120 微晶硅 TFT ；101,121 玻璃基板；102,122 柵極電極；103,123 柵極絕緣層；104,124 微晶硅層； 105、106、125、126 接觸層；107,127 源極電極；108,128 漏極電極；109 溝道保護層。
具體實施例方式下面，參照

本發明的實施方式的薄膜晶體管。(實施方式1)圖1是示意性地表示本發明的第一實施方式的薄膜晶體管10的結構的截面圖。如 圖1所示，薄膜晶體管10是具有底柵構造的逆交錯型TFT，其具備形成在玻璃基板11上 的柵極電極12 ；形成在玻璃基板11上以覆蓋柵極電極12的柵極絕緣層13 ；作為形成在柵 極絕緣層13上的活性層的微晶硅層14 ；形成在微晶硅層14上的接觸層15 (第一接觸層) 和16 (第二接觸層)；分別形成在接觸層15和接觸層16上的源極電極17和漏極電極18 ； 以及溝道保護層19。微晶硅層14具有實際上與基板面(玻璃基板11的面或者薄膜晶體管10的基板 面)平行的上面14a和下面14b以及被上面14a和下面14b隔著的端面(側面)14c，接觸 層15和接觸層16形成為不與微晶硅層14的上面14a和下面14b相接而僅與端面14c相接。接觸層15和接觸層16由摻雜有雜質的n+型硅(n+_Si)構成。在垂直于基板面看 的情況下，接觸層15和接觸層16各自的一部分隔著溝道保護層19而形成在微晶硅層14 上。另外，在垂直于基板面看的情況下，源極電極17的一部分隔著溝道保護層19和接觸層 15而形成在微晶硅層14上，漏極電極18的一部分隔著溝道保護層19和接觸層16而形成 在微晶硅層14上。微晶硅層14由與非晶硅和基板面垂直地生長的柱狀晶體構成。優選柱狀晶體的 與基板面平行的剖切面中的直徑在5nm以上30nm以下。在微晶硅層14中，其結晶率在70% 以上，包含空隙。另外，微晶硅層14由紅外線吸收光譜中的峰值在波數為2100cm—1附近或 者在波數為2050CHT1以上2150CHT1以下的范圍內的物質構成。
薄膜晶體管10具有接觸層15和接觸層16僅在微晶硅層14的端面14c中與微 晶硅層14進行接合的所謂共面構造。通常，在具有共面構造的薄膜晶體管中，如專利文獻 1所述，在形成接觸層后通過雜質導入工序進行離子注入來形成接觸層。因此，在專利文獻 1的薄膜晶體管中，在垂直于基板面看的情況下，接觸層的無論哪個部分都不會位于半導體 層上，另外，無論是源極電極還是漏極電極的一部分都不會位于接觸層上。但是，雜質導入工序的流量小，其處理需要較長時間，另外處理裝置的大型化也困 難，因此不適用于要求大面積、低價格的顯示裝置等的薄膜晶體管中。另一方面，在制造本實施方式的薄膜晶體管10的情況下，接觸層15和接觸層16 能夠通過使包含雜質的硅膜直接成膜來得到，因此不需要另行實施雜質導入工序。因此，在 垂直于基板面看的情況下，接觸層15和接觸層16的一部分能夠形成在微晶硅14層上，源 極電極17和漏極電極18的一部分能夠隔著溝道保護層和接觸層而形成在微晶硅層14上。這樣，不需要雜質導入工序，因此實施方式1的薄膜晶體管10的制造效率高，適用 于例如大型液晶顯示裝置等具有大面積的裝置用的薄膜晶體管。在源極電極17和漏極電極18之間流過的電流主要是經由并流過微晶硅層14，因 此薄膜晶體管10中的遷移率顯現比非晶硅TFT的遷移率更高的值。另外，在圖6所示的微 晶硅TFT 100中，存在如上所述的產生截止電流的跳變、流過大的泄漏電流的問題，但是根 據薄膜晶體管10，抑制了截止電流的跳變，抑制了泄漏電流。圖2表示比較實施方式1的薄膜晶體管10和圖6所示的微晶硅TFT 100的漏極 電壓為10V的情況下的電流特性的曲線。圖中，實線21表示薄膜晶體管10的電流特性，虛 線22表示微晶硅TFT 100的電流特性。如圖2所示，與微晶硅100相比，在薄膜晶體管10 中截止區域(在此，柵極電壓Vg為-15V以下的區域)中的截止電流的值大大下降。其原 因如下。當薄膜晶體管10處于截止狀態，即處于柵極電極12被施加負電壓、漏極電極18 被施加正電壓的狀態時，在柵極電極12與漏極電極18之間的區域中形成高密度的電力線。 然而，在圖6的微晶硅TFT100中，位于該區域的微晶硅層104與接觸層106之間的重疊面積 大(在圖6的截面圖中兩層的接觸部分的長度為500nm 5000nm)，當柵極電壓下降到-15V 以下時會流過大的截止電流(產生截止電流的跳變)。與此相對，在實施方式1的薄膜晶體管10中，微晶硅層14與接觸層16之間的重 疊面積小(在圖1的截面圖中兩層的接觸部分的長度為lOOnm左右)，能夠將截止電流抑制 得比較小。此外，通過本申請發明人的實驗確認與圖6的微晶硅TFT 100相比，在薄膜晶 體管10中，截止電流被降低一個數量級以上。另外，通過采用共面型，電子更平穩地從源極電極17經過溝道向漏極電極18流 過，因此還能夠實現流過大的導通電流的優點。并且，在圖6的微晶硅TFT 100中，源極電極107和漏極電極108層疊在微晶硅層 104的上部，因此微晶硅層104容易受到施加在漏極電極108上的電壓的影響，短溝道效應 和在漏極電極108上施加高電壓的情況下的截止耐壓變低了，但是由于薄膜晶體管10采用 了共面型，因此能夠提高短溝道效應和截止耐壓。另外，在將晶體硅用于活性層的薄膜晶體管中，作為晶體硅，一般使用由激光晶化 的晶體硅、由固相晶化法(SPC法)晶化的晶體硅，但是這種晶體硅的電阻值低，因此截止電流將變高。與此相對，微晶硅具有晶體硅和非晶硅的中間性質，與上述晶體硅相比，電 阻值高，另外通過進行基于氫氣的缺陷終端處理能夠提高缺陷終端效果，因此不用如 LDD (Lightly Doped Drain 輕摻雜漏區)那樣設置附加的電阻區域，就能夠將截止電流降 低到非晶硅的水平。另外，在薄膜晶體管10中，接觸層15和接觸層16各自與微晶硅層14僅在微晶硅 層14的端面14c中接合，因此與圖6和圖8所示的微晶硅TFT 100和120相比，兩層的接 合面積小，因此抑制了光電流的產生。實施方式1的微晶硅層14包括與基板面垂直地生長的柱狀晶體。當柱狀晶體的 與基板面平行的剖切面中的直徑超過30nm時，微晶硅層14的電阻值變小，因此截止電流的 最低值變大。由此，優選該柱狀晶體的直徑在5nm以上30nm以下。另外，當微晶硅層14的晶化率小于70%時，結晶性過低，遷移率惡化。由此，在本 實施方式的薄膜晶體管10中，微晶硅層14的晶化率設在70%以上。在實施方式1的薄膜晶體管10中，接觸層15和接觸層16各自與微晶硅層14之 間的接合面小，其高度與微晶硅層14的厚度相同。在這種接合面小的情況下，認為兩層的 電接合狀態變差，但是實施方式1的微晶硅層14是在柱狀晶體以外的部分包括多個微小空 隙的多孔質，因此在摻雜時雜質的擴散充分且迅速，能夠實現制造效率高且良好的電接合 狀態。此外，通過在直徑在5nm以上30nm以下的柱狀晶體相互之間包含微小的空隙，能夠 得到更好的電接合狀態。在微晶硅層14中，其紅外線吸收光譜中的峰值在波數為2100CHT1附近存在。優選 該峰值在2050cm—1以上2150cm—1以下的范圍內存在。微晶硅層14包括多個空隙，是指在微晶硅層14中包括多個作為二維構造 的Si-H2鍵和(Si-H2)n鏈，因此空隙的密度反映在微晶硅層14(或者其結構材料)的 紅外線吸收光譜的峰值的位置上。該峰值的位置能夠通過FT-IR(Fourier Transform InfraRedSpectrophotometer 傅里葉變換紅外光譜法)來測定。如上所述，峰值在波數為ZlOOcnT1附近存在，是表示空隙的密度最佳、能夠得到良 好的電接合狀態。此外，作為測定空隙的密度的方法，還提出使用橢圓偏振光譜法(偏光分 析法)的方法。接觸層15和接觸層16分別由摻雜了雜質的微晶硅(n+yc-Si)或者非晶硅 (n+a-Si)構成，但是它們也可以是包含雜質的非晶硅和包含雜質的微晶硅的雙層構造。特 別地，通過由約厚度是20nm的高電阻的n+y c-Si層和在其上層疊的厚度約為40nm的低 電阻的n+a-Si層構成該兩層，能夠降低截止電流并且提高導通電流值。此外，優選在這種 情況下，n+a-Si的方塊電阻是5X107 5X108Q/cm2，n+u c-Si的方塊電阻是5X104 lX106Q/cm2 左右。通過上述原因，根據實施方式1的薄膜晶體管10，能夠得到高的導通電流值并且 減少截止電流。這種良好的電流特性無法從在活性層中使用非晶硅、晶體硅的薄膜晶體管 中得到。此外，在實施方式中，接觸層15和接觸層16雙方都僅與端面14c接觸，但是接觸 層15和接觸層16的一方僅與端面14c接觸的方式也包括在本發明的薄膜晶體管中。另外，在垂直于基板面看的情況下，接觸層15和接觸層16各自的一部分形成在微晶硅層14上， 但是接觸層15和接觸層16 —方的一部分形成在微晶硅層14上的方式也包括在本發明的 薄膜晶體管中。并且，在垂直于基板面看的情況下，源極電極17和漏極電極18 —方的一部 分隔著溝道保護層和接觸層而形成在微晶硅層14上的方式也包括在本發明的薄膜晶體管 中。另外，包括上述薄膜晶體管的各種裝置和將上述薄膜晶體管作為開關元件進行顯 示的液晶顯示裝置、有機EL顯示裝置等顯示裝置也包括在本發明中。接著使用圖3說明實施方式1的薄膜晶體管10的制造方法。圖3是表示薄膜晶體管10的制造方法的截面圖。首先，如圖3的(a)所示，通過濺 射法在玻璃基板11上使TaN(氮化鉭)層、Ta(鉭)層以及TaN層成膜，通過光刻法對這三 層進行圖案形成來形成柵極電極12。蝕刻使用干蝕刻，在蝕刻氣體中含有氧氣從而在使光 刻膠后退的同時進行蝕刻，由此柵極電極12的側面變成相對基板面約45° (斜度約45° ) 的斜面。構成柵極電極12的金屬不限于上述金屬，例如也可以使用鋁(A1)、銦錫氧化物 (IT0)、鎢(W)、銅(Cu)、鉻(Cr)、鉭(Ta)、鉬(Mo)、鈦(Ti)等單體金屬或者在它們中含有 氮、氧或者其它金屬的材料來形成單層，另外還可以采用將這些材料進行多個組合的層疊 構造。在柵極金屬膜的成膜方法中，除了濺射法之外還能夠使用蒸鍍法。另外，柵極金屬 膜的蝕刻方法也沒有特別地限于上述的方法，還能夠使用組合了氯氣(Cl2)氣體和三氯化 硼(BCI3)氣體、四氟化碳(CF4)氣體等的干蝕刻法等。接著，如圖3的(b)所示，通過等離子CVD法，以膜厚400nm形成硅氮化膜(SiNx 膜)作為柵極絕緣層13，在其上形成微晶硅膜14’和硅氮化膜(蝕刻停止層)19’。這些膜 由多腔型裝置在真空中連續地形成。兩個硅氮化膜是使用多腔型裝置所包含的具有平行平 板型(電容結合型)的電極構造的成膜腔通過等離子CVD法(化學氣相生長)法來形成的， 微晶硅膜是使用高密度等離子CVD法(ICP方式的CVD法、表面波方式的CVD法或者ECR方 式的CVD法)形成的。在使用電容耦合型等離子CVD法的情況下，在成膜初期形成的膜厚約為40nm以下 的區域將被非晶硅所占，但是通過使用高密度等離子CVD法，能夠在微晶硅膜14中從成膜 初期開始形成柱狀的微晶硅膜。由此，能夠形成具有高遷移率的溝道層。兩個硅氮化膜也可以以與一般的非晶硅TFT的制造工序中使用的成膜條件相同 的成膜條件來形成。微晶硅膜14’是在氣壓1. 333Pa( = lOmTorr)、基板溫度為300°C的腔 內環境中，使用硅烷(SiH4)與氫氣(H2)的比率為1 20的混合氣體來成膜。優選微晶硅膜14，在氣壓 0. 1333Pa( = lmTorr)以上 13. 33Pa(lOOmTorr)以下的 氣壓下成膜。通過以該范圍的壓力進行成膜，能夠從成膜初期形成微晶硅。當腔內氣壓高 于13.33Pa時，硅烷(SiH4)的氣相反應激烈，產生顆粒，形成非晶硅，因此不是優選的。另 外，當腔內氣壓低于0. 1333Pa時，真空度過高，等離子體損害變大，晶化被阻礙，僅形成非 晶硅，因此不是優選的。另外，在微晶硅膜14，成膜之前，在氣壓1. 333Pa( = lOmTorr)下對其下的硅氮化 膜進行30秒的氫等離子處理。微晶硅膜14’的膜厚為50nm，硅氮化膜19’的膜厚為150nm。通過這樣地進行氫等離子處理，能夠從成膜初期開始穩定地形成微晶硅膜14’。接著，如圖3的(c)所示，通過由柵極線進行背面曝光的自對準方式的光刻法進行 圖案形成，形成作為蝕刻停止層的溝道保護層19。之后，微晶硅膜14’也通過同一抗蝕圖 案進行蝕刻來形成微晶硅層14。在此，微晶硅層14的上面和下面分別與溝道保護層19和 柵極絕緣膜13相接，僅露出其端面14c。硅氮化膜19’的蝕刻使用四氟化碳(CF4)和氧氣 (02)的混合氣體，微晶硅膜14’的蝕刻使用氯(Cl2)氣體。接著，如圖3的(d)所示，通過等離子CVD法形成作為含有以磷為雜質的雜質層的 n+硅膜20。此時，n+硅膜20成膜為不與微晶硅層14的上面和下面相接而僅與其端面14c 相接。此外，在該工序中，不是在形成硅膜之后摻雜雜質而是在成膜前摻雜雜質，來層疊 摻雜了雜質的n+硅膜20。在剛開始n+硅膜20的層疊之前，通過使用包括磷化氫(PH3)的 氣體的等離子處理，對微晶硅層14進行雜質的摻雜。另外，在形成n+硅膜20之后，立刻以 250°C以上320°C以下的溫度對n+硅膜20施加熱處理。通過進行使用包括磷化氫(PH3)的氣體的等離子處理，雜質層在微晶硅層14的端 面14c附近擴散，因此微晶硅層14與n+硅膜20之間的接合良好，能夠得到高的導通電流。 另外，通過進行上述熱處理，能夠使兩層的接合處于更為良好的狀態。當以高于320°C的溫 度進行熱處理時，微晶硅中的氫脫離，因此膜中缺陷增加，產生半導體特性的劣化。另外，在 250°C以下進行的情況下，無法得到如上所述的良好的接合狀態。n+硅膜20可以使用微晶硅，也可以使用非晶硅。通過使n+硅膜20采用在高電阻 的非晶n+硅膜(厚度為20nm)上層疊了低電阻的微晶n+硅膜(厚度為40nm)的層疊構造， 漏極端中的電流密度得到緩和，能夠實現截止電流的降低和導通電流的增加。優選在這種 情況下，非晶n+硅膜的方塊電阻在5 X 107 Q /cm2以上5 X 108 Q /cm2以下，微晶n+硅膜的方 塊電阻在5X104Q/cm2以上lX106Q/cm2以下。之后，在n+硅膜20上通過濺射形成鉬(Mo)膜21。鉬膜21的膜厚設為200nm。接著，如圖3的(e)所示，通過光刻法進行鉬膜21的圖案形成，形成源極電極17 和漏極電極18。此時，通過采用濕蝕刻作為蝕刻，能夠僅對鉬膜21選擇性地進行蝕刻。作 為蝕刻劑，使用SLA蝕刻劑(磷酸+醋酸)。此外，構成源極電極17和漏極電極18的金屬不限于鉬，例如也可以使用鋁(A1)、 銦錫氧化物(IT0)、鎢(W)、銅(Cu)、鉻(Cr)、鉭(Ta)、鈦(Ti)等單體金屬或者在它們中含有 氮、氧或者其它金屬的材料來形成單層，另外還可以采用將這些材料進行多個組合而成的
層疊構造。接著，直接使用在鉬膜21的蝕刻中所使用的光刻膠，對n+硅膜20進行干蝕刻，形 成相互分離的接觸層15和接觸層16。這樣能夠通過相同的抗蝕圖案來蝕刻鉬膜21和n+ 硅膜20，因此不追加圖案形成工序就能夠以一個工序高效地進行接觸層15和接觸層16、源 極電極17以及漏極電極18的形成。在該蝕刻工序中，存在作為蝕刻停止層的溝道保護層19，因此通過干蝕刻，微晶硅 層14不會受到損害，不必擔心導通電流特性惡化。另外，能夠較薄地形成微晶硅層14，由此 能夠降低截止電流。由此，通過采用如上所述的鉬膜21和n+硅膜20的蝕刻工序，能夠高 效地制造導通電流特性和截止電流特性都良好的薄膜晶體管。
接著，如圖3的(f)所示，通過等離子CVD法形成作為鈍化膜的氮化硅層25，以覆 蓋源極電極17、漏極電極18以及溝道保護層19，并且在其上形成平坦化層(JAS膜)26。之 后，在平坦化層26和氮化硅層25中形成接觸孔，通過濺射使IT0 (銦錫氧化物)膜成膜，以 通過該接觸孔與漏極電極18相接。最后，對IT0膜進行整形來形成透明電極27，完成顯示 裝置等的各像素所包括的開關元件。(實施方式2)接著，說明本發明的第二實施方式的薄膜晶體管50。圖4是示意性地表示薄膜晶體管50的截面圖。如圖4所示，薄膜晶體管50是具 有頂柵構造的交錯型TFT，其具備形成在玻璃基板51上的接觸層(第一接觸層)55和接 觸層(第二接觸層)56;分別形成在接觸層55和56上的硅氧化層(絕緣層)61和62;作為 在玻璃基板51上形成為覆蓋硅氧化層61和62的一部分的活性層的微晶硅層54 ；形成在 微晶硅層54上的柵極絕緣層53 ；以及形成在柵極絕緣層53上的柵極電極52、源極電極57 以及漏極電極58。微晶硅層54具有實際上與基板面平行的上面54a和下面54b以及被上面54a和 下面54b隔著的端面(側面)54c,接觸層55和接觸層56形成為不與微晶硅層54的上面 54a和下面54b相接而僅與端面54c相接。接觸層55和56由摻雜有雜質的n+型硅(n+_Si)構成。在垂直于基板面看的情況 下，微晶硅層54的一部分形成在硅氧化層61和62上。由此，微晶硅層54的一部分隔著硅 氧化層61和62而形成在接觸層55和56的上部。微晶硅層54由與實施方式1的微晶硅層14相同的材料構成，包括與非晶硅和基 板面垂直地生長的柱狀晶體。薄膜晶體管50具有接觸層55和56僅在微晶硅層54的端面 54c中與微晶硅層54接合的共面構造。因而，根據薄膜晶體管50也能夠得到與實施方式1 中說明的薄膜晶體管相同的效果。另外，在制造薄膜晶體管50的情況下，接觸層55和56能夠通過使包含雜質的硅 膜直接成膜來得到，因此不需要另行實施雜質導入工序。由此，實施方式2的薄膜晶體管50 制作效率高，適用于例如大型液晶顯示裝置等具有大面積的裝置用的薄膜晶體管。另外，接 觸層55和56、與硅氧化膜61和62是使用一個掩模而整形的，由此也能夠提高制造效率。在源極電極57和漏極電極58之間流過的電流主要是經由并流過微晶硅層54，因 此薄膜晶體管50中的遷移率顯現出比非晶硅TFT的遷移率更高的值。另外，在圖8所示的 微晶硅TFT 120中，與圖6的微晶硅TFT 100相同，存在產生截止電流的跳變、流過大的泄 漏電流的問題，但是根據薄膜晶體管50，基于在實施方式1中使用圖2進行說明的原因相同 的原因，抑制了截止電流的跳變，抑制了泄漏電流。另外，微晶硅層54、接觸層55以及接觸層56各自的材質和這些層的接合狀態，與 實施方式1的微晶硅14、接觸層15以及接觸層16相同，因此能夠從這些層結構得到與實施 方式1中所說明的結構相同的效果。由此，通過實施方式2，也能夠得到高的導通電流值、并 且減少截止電流。下面，使用圖5說明實施方式2的薄膜晶體管50的制造方法。圖5是表示薄膜晶體管50的制造方法的截面圖。首先，使用圖5的(a)說明由接 觸層55和56以及硅氧化層61和62構成的層疊構造的形成工序。
首先，在玻璃基板51上通過等離子CVD法使作為包含磷為雜質的雜質層的η+硅 膜成膜。此外，在該工序中，不是在形成硅膜之后摻雜雜質，而是在成膜的同時摻雜雜質，從 而層疊出摻雜了雜質的η+硅膜。 該η+硅膜也可以使用微晶硅，也可以使用非晶硅。通過使η+硅膜采用在高電阻的 非晶η+硅膜(厚度為20nm)上層疊了低電阻的微晶η+硅膜(厚度為40nm)的層疊構造，漏 極端中的電流密度得到緩和，能夠實現截止電流的降低和導通電流的增加。優選在這種情 況下，非晶n+硅膜的方塊電阻在5 X IO7 Ω /cm2以上5 X IO8 Ω /cm2以下，微晶η.硅膜的方塊 電阻在5 X IO4 Ω/cm2以上IX IO6 Ω/cm2以下。接著，在η+硅膜上通過等離子CVD法形成硅氧化膜。接著在該狀態下，以約670°C 對層疊物進行約20分鐘的熱處理。由此，能夠將η.硅膜的電阻降低到500 Ω /cm2左右。之后，對兩個膜進行圖案形成，形成圖5的(a)所示的接觸層55和56以及硅氧化 層(絕緣層)61和62的層疊構造。此時，蝕刻使用干蝕刻法，但是通過在蝕刻氣體中加入 氧氣，能夠在使光刻膠后退的同時進行蝕刻，從而使層疊構造的截面為相對基板成45°的 錐狀。接著，在上述層疊構造上形成微晶硅膜。微晶硅膜通過高密度等離子CVD(ICP 方式的CVD法、表面波方式的CVD法或者ECR方式的CVD法)形成。微晶硅膜是在氣壓 1. 333Pa( = lOmTorr)、基板溫度為300°C的腔內環境中，使用硅烷(SiH4)和氫氣(H2)的比 率為1 20的混合氣體來成膜的。另外，在微晶硅膜成膜之前，在氣壓0.667Pa( = 5mTOrr)下對其下的層進行30秒 的氫等離子處理。微晶硅膜的膜厚為60nm，通過這樣地進行氫等離子處理，能夠從成膜初期 開始穩定地形成微晶硅膜。之后，通過光刻法對微晶硅膜進行圖案形成，如圖5的(b)所示，形成作為活性層 的微晶硅層54。此時，接觸層55和56形成為不與微晶硅層54的上面、下面相接而僅與其 端面54c相接。另外，在垂直于基板面看的情況下，微晶硅層54的一部分隔著硅氧化層61 和62而形成在接觸層55和56的上部。微晶硅膜的蝕刻使用干蝕刻法，由此能夠將微晶硅膜整形為細微的形狀。蝕刻氣 體使用氯氣(Cl2)氣體以容易防止向硅氧化層61和62的侵蝕。蝕刻通過終點檢測器來監 視，進行到達硅氧化層61和62為止的蝕刻。接著，如圖5的(c)所示，在微晶硅層54上形成柵極絕緣層53。柵極絕緣層53的 厚度為250nm。柵極絕緣層53的材料使用了氧化硅，但是也可以使用氮化硅。接著，如圖5的(d)所示，根據光刻法進行圖案形成，在柵極絕緣層53中形成接觸 孔。之后，通過濺射，層疊出Ti (鈦)膜、Al (鋁)膜、Ti膜三層。各自的膜厚為50nm、IOOnm 以及50nm。之后，同時對這三層進行圖案形成，從而形成柵極電極52、源極電極57以及漏 極電極58。接著，如圖5的(e)所示，通過等離子CVD法形成作為鈍化層的氮化硅層65使得 覆蓋柵極電極52、源極電極57漏極電極58，并且在其上形成平坦化層(JAS膜)66。之后， 在平坦化層66和氮化硅層65中形成接觸孔，通過濺射使ITO膜成膜使得通過該接觸孔與 漏極電極58相接。最后，對ITO膜進行整形來形成透明電極67，完成顯示裝置等的各像素 所包括的開關元件。
工業上的實用件本發明很好地用于具備具有薄膜晶體管的有源矩陣基板的液晶顯示裝置、有機電 致發光(EL)顯示裝置、無機電致發光顯示裝置等顯示裝置、平板型X線圖像傳感器裝置等 的攝像裝置以及貼緊型圖像輸入裝置、指紋讀取裝置等的圖像輸入裝置中。
權利要求
一種薄膜晶體管，具備包含微晶硅的半導體層，其特征在于具備柵極電極；微晶硅層，其包含微晶硅，具有與基板面平行的上面和下面以及被上述上面和下面隔著的端面；第一接觸層和第二接觸層，其包含雜質；源極電極，其形成為與上述第一接觸層相接；以及漏極電極，其形成為與上述第二接觸層相接，上述第一接觸層和第二接觸層中的至少一方不與上述微晶硅層的上述上面和下面相接而僅與上述端面相接。
2.根據權利要求1所述的薄膜晶體管，其特征在于在垂直于基板面看的情況下，上述第一接觸層和第二接觸層中的至少一部分形成在上 述微晶硅層上。
3.根據權利要求1或者2所述的薄膜晶體管，其特征在于在垂直于基板面看的情況下，上述源極電極的一部分形成在上述第一接觸層上，或者 上述漏極電極的一部分形成在上述第二接觸層上。
4.根據權利要求1 3中的任意一項所述的薄膜晶體管，其特征在于上述薄膜晶體管是底柵型的薄膜晶體管，在上述源極電極和上述柵極電極之間配置有 上述第一接觸層和柵極絕緣層，在上述漏極電極和上述柵極電極之間配置有上述第二接觸 層和柵極絕緣層。
5.根據權利要求1所述的薄膜晶體管，其特征在于在垂直于基板面看的情況下，上述微晶硅層的一部分形成在上述第一接觸層或者上述 第二接觸層的上部。
6.根據權利要求5所述的薄膜晶體管，其特征在于上述薄膜晶體管是頂柵型的薄膜晶體管，上述微晶硅層的上述一部分隔著絕緣層形成 在上述第一接觸層或者上述第二接觸層的上部。
7.根據權利要求1 6中的任意一項所述的薄膜晶體管，其特征在于 上述微晶硅層包括與基板面垂直地生長的柱狀晶體。
8.根據權利要求7所述的薄膜晶體管，其特征在于上述柱狀晶體的與基板面平行的剖切面中的直徑在5nm以上30nm以下。
9.根據權利要求1 8中的任意一項所述的薄膜晶體管，其特征在于 上述微晶硅層的晶化率在70%以上。
10.根據權利要求1 9中的任意一項所述的薄膜晶體管，其特征在于 上述微晶硅層包括孔隙。
11.根據權利要求1 10中的任意一項所述的薄膜晶體管，其特征在于上述微晶硅層的紅外線吸收光譜中的峰值存在于波數為2050CHT1以上2150CHT1以下的 范圍內。
12.根據權利要求1 11中的任意一項所述的薄膜晶體管，其特征在于上述第一接觸層和第二接觸層分別包括包含雜質的非晶硅層和包含雜質的微晶硅層。
13.—種顯示裝置，具備權利要求1 12中的任意一項所述的薄膜晶體管。
14.一種薄膜晶體管的制造方法，所述薄膜晶體管具備包含微晶硅的半導體層，所述薄 膜晶體管的制造方法的特征在于包括如下步驟 形成柵極電極的步驟； 形成包含微晶硅的微晶硅層的步驟； 形成包含雜質的第一接觸層和第二接觸層的步驟；以及 形成源極電極和漏極電極使其分別與上述第一接觸層和第二接觸層相接的步驟， 上述微晶硅層具有與基板面平行的上面和下面以及被上述上面和下面夾著的端面， 上述第一接觸層和第二接觸層中的至少一方和上述微晶硅層形成為不與上述微晶硅 層的上述上面和下面相接而僅與上述端面相接。
15.根據權利要求14所述的薄膜晶體管的制造方法，其特征在于形成上述第一接觸層和第二接觸層的步驟包括如下層疊包含雜質的硅的步驟；以及 通過對已層疊的包含上述雜質的硅進行整形來形成上述第一接觸層和第二接觸層的步驟。
16.根據權利要求14或者15所述的薄膜晶體管的制造方法，其特征在于 上述薄膜晶體管是底柵型的薄膜晶體管，形成上述柵極電極的步驟和形成上述微晶硅層的步驟，在形成上述第一接觸層和第二 接觸層的步驟之前實施，上述第一接觸層和第二接觸層、上述源極電極以及上述漏極電極是通過使用一個圖案 的整形而形成的。
17.根據權利要求14或者15所述的薄膜晶體管的制造方法，其特征在于 上述薄膜晶體管是頂柵型的薄膜晶體管，形成上述微晶硅層的步驟、形成上述柵極電極的步驟以及形成上述源極電極和漏極電 極的步驟，在形成上述第一接觸層和第二接觸層的步驟之后實施，形成上述第一接觸層和第二接觸層的步驟包括如下步驟形成包含雜質的硅膜的步 驟；在上述硅膜上形成絕緣膜的步驟；以及用一個圖案對上述硅膜和上述絕緣膜進行整形 的步驟。
18.根據權利要求15所述的薄膜晶體管的制造方法，其特征在于在層疊包含上述雜質的硅之前，使用包括磷化氫(PH3)的氣體向上述微晶硅層摻雜雜質。
19.根據權利要求15或者18所述的薄膜晶體管的制造方法，其特征在于在層疊包含上述雜質的硅之后，以250°C以上320°C以下的溫度對已層疊的包含上述 雜質的硅施加熱處理。
20.根據權利要求14 19中的任意一項所述的薄膜晶體管的制造方法，其特征在于 形成微晶硅層的步驟包括如下步驟通過高密度等離子CVD法形成微晶硅膜的步驟；以及對上述微晶硅膜進行整形來形成上述微晶硅層的步驟。
21.根據權利要求20所述的薄膜晶體管的制造方法，其特征在于在形成上述微晶硅膜的步驟中，上述微晶硅層是在0. 133Pa(帕斯卡)以上13. 3Pa以 下的氣壓下成膜的。
22.根據權利要求20或者21所述的薄膜晶體管的制造方法，其特征在于 上述微晶硅膜是在對硅氮化膜實施氫等離子處理之后成膜在上述硅氮化膜上的。
全文摘要
以高的制造效率提供導通電流大、且抑制了截止電流的薄膜晶體管。本發明的薄膜晶體管具備柵極電極；微晶硅層，其包含微晶硅，具有與基板面平行的上面和下面以及被上面和下面隔著的端面；第一接觸層和第二接觸層，其包含雜質，形成為分別與微晶硅層相接；源極電極，其形成為與第一接觸層相接；以及漏極電極，其形成為與第二接觸層相接，第一接觸層和第二接觸層中的至少一方不與微晶硅層的上面和下面相接而僅與端面相接。
文檔編號H01L21/336GK101861642SQ200880116108
公開日2010年10月13日 申請日期2008年11月10日 優先權日2007年11月15日
發明者守口正生, 希達亞特·奇斯達瓊奴, 齊藤裕一 申請人:夏普株式會社