專利名稱:非易失性存儲裝置及其制造方法
技術領域:
本發明涉及一種使用通過施加電脈沖來可逆地改變電阻值的材料對數據進行存儲的非易失性存儲裝置及其制造方法。
背景技術:
近年來,隨著電子設備的數字技術的發展,為了保存音樂、圖像、信息等數據,積極 地進行大容量且非易失性的半導體存儲裝置的開發。例如,使用強電介質作為電容元件的 非易失性存儲裝置已經應用于很多領域。進而,對于使用這種強電介質電容器的非易失性 存儲裝置,使用磁阻效應(Magneto Resistive effect)型的存儲元件例如TMR元件的非易 失性半導體存儲裝置、或使用通過施加電脈沖改變電阻值并持續保持該狀態的電阻變化型 存儲元件(電阻變化元件)的非易失性半導體存儲裝置(以下,稱其為ReRAM),以易于與通 常的半導體工藝匹配、并且能夠微細化的優點而廣受注目。在實現該非易失性存儲裝置時,作為一種實現高集成化的構造,存在交叉點型構 造(例如,專利文獻1)。該交叉點型構造的非易失性存儲裝置構成為,將多個具有電阻變化 元件的存儲元件呈陣列狀地配置,在多個第一配線、和與該第一配線正交且并排的多個第 二配線的各交叉區域的導通孔(via hole)內,配置上述的電阻變化元件。此時,為了從陣 列狀的多個存儲元件中有選擇地激活(active)規定的存儲元件,將具有非線性的電流 電 壓特性的元件(非線性元件或電流控制元件)與上述電阻變化元件串聯地配置。在該專利 文獻1中,作為非線性元件,使用MIM 二極管,能夠雙向地進行控制。此外,還已知有以下結構,即,通過形成為使存儲器存儲元件(電阻變化元件)與 控制元件(電流控制元件)在水平方向上相鄰地配置,而不是如上述專利文獻1那樣的垂 直方向上配置,能夠使存儲器存儲元件的截面積變得小于控制元件的截面積,這樣,存儲器 存儲元件能夠以比控制元件低的能級改變狀態(例如,專利文獻2)。利用這樣的結構,能夠 實現經濟且大容量的存儲器構造。專利文獻1 美國專利第6753561號說明書專利文獻2 日本特開2004-6777號公報然而,如專利文獻1所公開的那樣,在作為電流控制元件使用MIM 二極管的情況 下,為了以低電壓使其動作,一般需要使用數nm左右的絕緣膜。因此,在對電阻變化元件進 行改寫所需的電流密度較大的情況下,存在絕緣被破壞(絕緣膜的絕緣性喪失,作為電流 控制元件的功能喪失)的可能性。此外,就現有的將電阻變化元件和電流控制元件串聯地 配置在導通孔內的構造而言,當今后微細化進一步發展時,電流控制元件流向電阻變化元 件的電流進一步變小,變得難以對電阻變化元件進行改寫。此外,如專利文獻2所公開的那樣,通過采用電流控制元件的截面積比電阻變化 元件的截面積大的構造,電阻變化元件能夠以比電流控制元件低的能級來改變狀態,但是 其構造復雜,未公開與不到IOOnm的工藝規則(process rule)為主體的微細化工藝具有親 和性的存儲元件的構造。
因此,為了解決上述的問題,需要這樣一種非易失性存儲元件,該非易失性存儲元 件具有對現在和將來的微細化工藝具有親和性且適于量產工藝的結構,而且適當地配置有 能夠穩定地向微細的電阻變化元件提供所需的充分的電流的電流控制元件。
發明內容
本發明是為了解決上述的問題而完成的,其目的在于提供一種非易失性存儲裝置 及其制造方法,該非易失性存儲裝置在被微細化的交叉點型構造中,與量產工藝具有親和 性、并且最優地連接有向電阻變化元件供給所需的充分大的改寫電流的電流控制元件。為了實現上述目的,本發明的非易失性存儲裝置的特征在于,包括基板;在上述 基板上以沿第一方向延伸的方式、相互平行地形成的多個第一配線;形成于上述基板和上 述第一配線上的層間絕緣層;貫通上述第一配線上的上述第一層間絕緣層的導通孔;形成 于上述導通孔的上部開口的下側、且與上述第一配線電連接的電阻變化層;第一電極層,其 形成為與上述電阻變化層電連接、覆蓋上述導通孔的上部開口的整個面、并且在該開口的 全周超出該開口(即從該開口的全周向外擴展);和多個第二配線,該第二配線覆蓋上述第 一電極層的上表面和側面,且以從上述層間絕緣層的厚度方向看時沿與上述第一方向交叉 的第二方向延伸的方式相互平行地形成,上述第二配線分別包括以覆蓋上述第一電極層 的上表面和側面的方式形成的電流控制層;和以覆蓋上述電流控制層的上表面和上述電流 控制層的側面中的覆蓋上述第一電極層的側面的側面的方式形成的第二電極層。在該結構中,由第一電極層和第二電極層夾持電流控制層來構成電流控制元件。 電流控制元件的有效面積為第一電極層與電流控制層接觸的部分的面積(第一電極層的 上表面的面積、與第一電極層的側面中被電流控制層覆蓋的部分的面積之和)。電流控制元 件的有效面積比導通孔的上部開口的面積大。如果電流控制元件中的電流密度相等,則能 夠使流過電流變化元件的電流更大。因此,為了將數據寫入電阻變化元件(使電阻狀態變 化),能夠流過充分的電流。為了實現上述目的,本發明的非易失性存儲裝置的特征在于,包括基板;形成于 上述基板上的條狀的第一配線;形成于上述第一配線上的層間絕緣層;以與上述第一配線 立體交叉的方式形成的條狀的第二配線;形成于上述第一配線與上述第二配線的交叉部的 塞式部(plug:也稱塞式部件或插塞部件);和電流控制層被第一電極層和第二電極層夾 著、并且形成于上述塞式部上的電流控制元件,上述塞式部具備電阻變化元件,上述第一電 極層以覆蓋上述塞式部的方式配置,在上述第一電極層上,依次疊層有上述電流控制層、上 述第二電極層、配線層,上述條狀的第二配線由具有上述電流控制層、上述第二電極層、上 述配線層的疊層結構構成,上述電流控制層以覆蓋上述第一電極層的上表面和至少一部分 的側面的方式形成。此外,本發明的非易失性存儲裝置的特征在于,包括基板;形成于上述基板上 的條狀的第一配線;形成于上述第一配線上的層間絕緣層;以與上述第一配線立體交叉 的方式形成的條狀的第二配線;形成于上述第一配線與上述第二配線的交叉部的塞式部 (plug);和電流控制層被第一電極層和第二電極層夾著、并且形成于上述塞式部上的電流 控制元件,上述塞式部具備電阻變化元件,上述第一電極層以覆蓋上述塞式部的方式配置, 在上述第一電極層上,依次疊層有上述電流控制層、上述第二電極層、配線層,上述條狀的第二配線由具有上述電流控制層、上述第二電極層、上述配線層的疊層結構構成,上述第一電極層的寬度與上述第二配線的寬度相同。通過采用這樣的結構,電流控制元件的有效面積比塞式部的面積大,因此形成于 塞式部的電阻變化元件即使使用現有的電流控制元件,也能夠流過更多的電流,能夠流過 對電阻變化元件進行改寫所需的充分的電流。而且,以使用現有的CMOS工藝等的半導體工藝進行制作,在電阻變化元件和電流 控制元件的制作中,也可以不使用各自所固有的、特殊的半導體工藝。因此,能夠與微細化 發展的半導體工藝親和性良好地制作。進而,通過采用上述的結構,作為電流控制元件,即使采用 作為MIM (Metal-Insulator-Metal 金屬-絕緣體-金屬)二 極管、 MSM(Metal-Semiconductor-Metal 金屬-半導體-金屬)二極管、或肖特基二極管的結構, 也能夠施加電阻變化元件所需的充分的電流,因此能夠制作與半導體工藝親和性良好的非 易失性存儲裝置。此外,也可以采用上部電極與第一電極層為共用的共用電極的結構。通過采用該結構,能夠使制造工序簡化,能夠降低成本。此外,本發明的非易失性存儲裝置的制造方法的特征在于,包括在基板上形成條 狀的第一配線的工序;在上述基板和上述第一配線上形成層間絕緣層的工序;形成與上述 第一配線立體交叉的條狀的第二配線的工序;在上述第一配線和上述第二配線的交叉部形 成具備電阻變化元件的塞式部(Plug)的工序;和在上述塞式部上形成電流控制層被第一 電極層和第二電極層夾著的電流控制元件的工序,形成上述第一電極層的工序具有在上 述塞式部上沉積上述第一電極層的工序;和蝕刻成覆蓋上述塞式部且與上述塞式部的表面 相比具有更大的面積的形狀的工序,形成上述第二配線的工序具有在上述第一電極層上 依次沉積上述電流控制層、上述第二電極層和配線層的工序;和將上述電流控制層、上述第 二電極層和上述配線層蝕刻成與上述第一電極層相比具有更大的寬度的上述第二配線的 形狀的工序。通過采用該方法,能夠不增加特別的工序地容易地制作一種非易失性存儲裝置, 該非易失性存儲裝置至少使電流控制元件的有效面積比塞式部面積大,即使使用現有的電 流控制元件,也能夠流過更多的電流,能夠流過對電阻變化元件進行改寫所需的充分的電流。此外,本發明的非易失性存儲裝置的制造方法的特征在于,包括在基板上形成條 狀的第一配線的工序;在上述基板和上述第一配線上形成層間絕緣層的工序;形成與上述 第一配線立體交叉的條狀的第二配線的工序;在上述第一配線和上述第二配線的交叉部形 成具備電阻變化元件的塞式部(Plug)的工序;和在上述塞式部上形成電流控制層被第一 電極層和第二電極層夾著的電流控制元件的工序,形成上述第一電極層的工序具有在上 述塞式部上沉積上述第一電極層的工序;和蝕刻成覆蓋上述塞式部并具有比上述塞式部的 表面更大的寬度、并且沿與上述第一配線相同的方向延伸的條狀的配線形狀的工序,形成 上述第二配線的工序具有在上述第一電極層上依次沉積上述電流控制層、上述第二電極 層和配線層的工序;和對上述第一電極層、上述電流控制層、上述第二電極層和上述配線層 一并進行蝕刻,使得成為上述條狀的第二配線的形狀的工序。這里,形成上述第一電極層的工序,也可以為如下方式,即,具有在上述塞式部上和上述層間絕緣層的至少一部分之上 沉積上述第一電極層的工序;和將上述第一電極層蝕刻成與上述第一配線相同的形狀的工 序。此外,蝕刻成與上述第一配線相同的形狀的工序,也可以使用上述第一配線的掩膜圖案 來進行。通過采用這樣的方法,能夠使用與在CMOS工藝等中使用的配線工序同等的微細 化的半導體工藝進行制作,能夠使用與微細化發展的半導體工藝親和性良好、并且與不到 lOOnm的工藝規則為主體的微細化工藝具有親和性的量產工藝來制作本發明的非易失性存 儲裝置。此外,在該方法中,由第一電極層和第二電極層夾持電流控制層來構成電流控制 元件。電流控制元件的有效面積為第一電極層與電流控制層接觸的部分的面積(第一電 極層的上表面的面積與第一電極層的側面中被電流控制層覆蓋的部分的面積之和)。電流 控制元件的有效面積比塞式部的上端面的面積大,因此如果電流控制元件中的電流密度相 等,則能夠使流過電流變化元件的電流變大。因此,為了將數據寫入電阻變化元件(使電阻 狀態變化),能夠流過充分的電流。本發明的上述目的、其他目的、特征和優點,經參照附圖在以下的優選實施方式的 詳細說明中被闡明。發明效果根據本發明的非易失性存儲裝置,即使進行微細化也能夠獲得電阻變化元件的寫 入所需的充分的電流,能夠使用與不到lOOnm的工藝規則為主體的微細化工藝具有親和性 的量產工藝,能夠實現非易失性存儲裝置的大容量化。
圖1 (a)為示意性地表示本發明第一實施方式的非易失性存儲裝置的主要部位的 結構的立體圖,圖1(b)為示意性地表示本發明第一實施方式的非易失性存儲裝置的主要 部位的結構的平面圖,圖1(c)為在該圖(a)、(b)中從箭頭方向觀察沿著A-A—截斷而成的 截面所得到的截面圖,圖1(d)為在該圖(a)、(b)中從箭頭方向觀察沿著B-B—截斷而成的 截面所得到的截面圖。圖2(a_l)為表示本發明第一實施方式的非易失性存儲裝置的制造方法的工序的 平面圖,圖2(a_2)為在該圖(a_l)中從箭頭方向觀察沿著II_ir截斷而成的截面所得到 的截面圖,圖2(b_l)為表示本發明第一實施方式的非易失性存儲裝置的制造方法的工序 的平面圖,圖2(b-2)為在該圖(b-i)中從箭頭方向觀察沿著n-ir截斷而成的截面所得 到的截面圖,圖2(c-l)為表示本發明第一實施方式的非易失性存儲裝置的制造方法的工 序的平面圖,圖2(c-2)為在該圖(c-i)中從箭頭方向觀察沿著n-ir截斷而成的截面所 得到的截面圖,圖2(d-l)為表示本發明第一實施方式的非易失性存儲裝置的制造方法的 工序的平面圖,圖2(d-2)為在該圖(d-i)中從箭頭方向觀察沿著n-ir截斷而成的截面 所得到的截面圖。圖3(a)為示意性地表示本發明第二實施方式的非易失性存儲裝置的主要部位的 結構的立體圖,圖3(b)為示意性地表示本發明第二實施方式的非易失性存儲裝置的主要 部位的結構的平面圖,圖3(c)為在該圖(a)、(b)中從箭頭方向觀察沿著A-A—截斷而成的截面所得到的截面圖,圖3(d)為在該圖(a)、(b)中從箭頭方向觀察沿著B-B—截斷而成的截面所得到的截面圖。圖4(a_l)為表示本發明第二實施方式的非易失性存儲裝置的制造方法的工序的 平面圖,圖4(a_2)為在該圖(a-Ι)中從箭頭方向觀察沿著ΙΙΙ_ΙΙΓ截斷而成的截面所得 到的截面圖,圖4(a_3)為在該圖(a-Ι)中從箭頭方向觀察沿著IV-IV—截斷而成的截面所 得到的截面圖,圖4(b-l)為表示本發明第二實施方式的非易失性存儲裝置的制造方法的 工序的平面圖,圖4(b-2)為在該圖(b-Ι)中從箭頭方向觀察沿著ΙΙΙ-ΙΙΓ截斷而成的截 面所得到的截面圖,圖4(b-3)為在該圖(b-Ι)中從箭頭方向觀察沿著IV-IV—截斷而成的 截面所得到的截面圖。圖5(a)為示意性地表示本發明第三實施方式的非易失性存儲裝置的主要部位的 結構的立體圖,圖5(b)為示意性地表示本發明第三實施方式的非易失性存儲裝置的主要 部位的結構的平面圖,圖5(c)為在該圖(a)、(b)中從箭頭方向觀察沿著A-A—截斷而成的 截面所得到的截面圖,圖5(d)為在該圖(a)、(b)中從箭頭方向觀察沿著B-B—截斷而成的 截面所得到的截面圖。圖6(a_l)為表示本發明第三實施方式的非易失性存儲裝置的制造方法的工序的 平面圖,圖6(a_2)為在該圖(a-Ι)中從箭頭方向觀察沿著截斷而成的截面所得到的 截面圖,圖6(a_3)為在該圖(a-Ι)中從箭頭方向觀察沿著VI-Vr截斷而成的截面所得到 的截面圖,圖6(b_l)為表示本發明第三實施方式的非易失性存儲裝置的制造方法的工序 的平面圖,圖6 (b-2)為在該圖(b-Ι)中從箭頭方向觀察沿著V-V—截斷而成的截面所得到 的截面圖,圖6(b-3)為在該圖(b-Ι)中從箭頭方向觀察沿著VI-Vr截斷而成的截面所得 到的截面圖。圖7(a)為表示本發明的非易失性存儲裝置的電阻變化元件和電流控制元件的一 個例子的截面圖,圖7(b)為表示本發明的非易失性存儲裝置的電阻變化元件和電流控制 元件的其他例子的截面圖,圖7(c)為表示本發明的非易失性存儲裝置的電阻變化元件和 電流控制元件的其他例子的截面圖。符號說明10,20,30非易失性存儲裝置11,21,31第一配線12,22,32導通孔13,23,33電流控制元件13a, 23a, 33a 第一電極層13b,23b,33b 電流控制層13c, 23c, 33c 第二電極層14,24第二配線14a,24a,34a 第二配線的配線層15,25,35電阻變化元件(塞式部)16,26,36層間絕緣層17,27基板35a下部電極
35b35c101102103
電阻變化層 上部電極 導通孔的直徑 第一電極層的一邊的長度 第一電極層的厚度
具體實施例方式以下,參照附圖對本發明的優選實施方式進行說明。另外,存在如下情況對相同的部件賦予相同的符號,并省略其說明。此外,晶體 管、存儲部等的形狀為示意性的,其個數為易于圖示的個數。另外,本發明中的電阻變化元 件是通過施加電脈沖來改變電阻值并持續保持其狀態的電阻變化型的存儲元件,電流控制 元件是隨著使施加于元件上的電壓增加而流過元件的電流非線性地增加的元件。(第一實施方式)圖1為示意性地表示本發明第一實施方式的非易失性存儲裝置10的主要部位的 結構的圖,(a)為立體圖,(b)為平面圖,(c)為表示從箭頭方向觀察沿著A-A—截斷而成的 截面所得到的截面圖,(d)為表示從箭頭方向觀察沿著B-B—截斷而成的截面所得到的截面 圖。如圖1所示,本發明的非易失性存儲裝置10,包括基板17 ;形成于基板17上的條 狀的第一配線11 ;形成于第一配線11上的層間絕緣層16 ;以與第一配線11立體交叉的方 式形成的條狀的第二配線14 ;形成于第一配線11與第二配線14的交叉部的導通孔12 ;至 少配置于導通孔12的塞式部(塞式部為連接第一配線11和第二配線14的部位,其具備電 阻變化元件15);和由第一電極層13a和第二電極層13c夾著電流控制層13b的、形成于導 通孔12上的電流控制元件13。第一電極層13a以覆蓋導通孔12的方式配置,電流控制層 13b以覆蓋第一電極層13a的方式配置,第二電極層13c配置于電流控制層13b之上。此 外,第二配線14的配線層14a配置于第二電極層13c之上,第二配線14具有由電流控制層 13b、第二電極層13c和第二配線的配線層14a構成的結構。更詳細而言,本實施方式的非易失性存儲裝置10包括基板17 ;在基板17之上構 成與基板17的主面平行的第一平面(即位于第一平面內)、并且各自以在第一方向上延伸 的方式相互平行地形成的多個第一配線11 ;層間絕緣層16,其形成為,位于基板17和多個 第一配線11之上(以覆蓋它們的方式),且上表面與基板17的主面平行;和多個第二配線 14,該第二配線14在層間絕緣層16之上構成與第一平面平行的第二平面(即位于第二平 面內)、并且各自以在從層間絕緣層16的厚度方向看時沿與第一方向交叉(圖1的例子中 為正交)的第二方向延伸的方式相互平行地形成。第一配線11與第二配線14相互立體交 叉,與各個立體交叉點對應地設置有導通孔12。第一配線11和第二配線的配線層14a的材料例如能夠使用Al、Cu。第一電極層 13a和第二電極層13c例如能夠使用TaN、TiN、W。電阻變化元件15可以是例如由Ta等過渡金屬氧化物構成的電阻變化層。在該情 況下,通過由第一配線11和第一電極層13a夾持該電阻變化層,構成電阻變化元件。電阻變 化層與第一配線11和第一電極層13a電連接。關于電阻變化元件15的具體的結構例,在后面使用圖7來描述。電阻變化元件15為電阻值因施加電脈沖而改變的ReRAM元件。電 阻變化元件15具有低電阻狀態和高電阻狀態2個狀態,優選使得從低電阻狀態向高電阻 狀態變化時的電脈沖(高電阻化脈沖)的電壓的極性、與使得從高電阻狀態向低電阻狀態 變化時的電脈沖(低電阻化脈沖)的電壓的極性不同。即,電阻變化元件15優選為所謂的 雙極型電阻變化元件。第一電極層13a構成為,覆蓋設置于層間絕緣層16的圓筒形狀的空隙即導通孔12的上部開口的整個面、并且從厚度方向看時在該開口的全周(即整周或四周)向外側擴展 (伸出)。即,第一電極層13a的下表面的面積比導通孔12的上部開口的面積大。此外,第 一電極層13a具有與所對應的各個導通孔12對應地相互分離、以規定的間隔配列的島狀的 形狀。電阻變化元件15 (電阻變化元件所具備的電阻變化層)形成在導通孔12的內部(位 于導通孔12的上部開口的下側、且位于導通孔12的下部開口的上側)形成。根據該結構, 電阻變化元件15的構成電阻變化區域的面積(電阻變化層與電極接觸的面積電極面積) 與導通孔12的開口部面積同等、或小于導通孔12的開口部面積。第一電極層13a的大小例如為160 μ mX 160 μ m的正方形、厚度為20nm。導通孔 12的上部開口例如其直徑為80nm。第一配線11和第二配線14的寬度例如為200 μ m。電流控制層13b完全地覆蓋第一電極層13a的上表面(上表面的全部)和側面 (側面的全部)。電流控制層13b的材料例如能夠使用SiNx0電流控制層13b可以是半導 體,也可以是絕緣體。在為半導體的情況下,電流控制元件13成為MSM 二極管。在為絕緣 體的情況下,電流控制元件13成為MIM 二極管。電流控制層13b的厚度例如為IOnm左右。第二電極層13c完全地覆蓋電流控制層的上表面(上表面的全部)和側面(側面 的全部)。第二電極層13c的厚度例如為30nm左右。在電流控制元件13,僅第一電極層13a與電流控制元件的各個對應地分離。電流 控制層13b和第二電極層13c形成為,沿著第二配線14的延伸方向在多個電流控制元件處 連續。然而,如果取出電流控制層13b和第二電極層13c中的、與形成為島狀的第一電極層 13a對應的部分(覆蓋第一電極層13a的部分),則能夠將各個均當作1個電流控制元件。第二配線的配線層14a不是必需的,也可以將第二電極層13c用作第二配線的配 線層。這樣,在上下以物理的方式接觸的電極、配線根據材料的價格、電傳導性等,可以為相 同的部件(可以將一個金屬層既作為電極使用,也作為配線使用),也可以為不同的部件。 對于使電阻變化元件15的電極與其他部件為相同的部件的結構、以及為不同部件的結構, 使用圖7在后面描述。在圖1所示的非易失性存儲裝置10中,令第一配線11和第二配線14中的一方為 字線、另一方為位線,進行動作。接著,對本實施方式的非易失性存儲裝置10的具體結構及其制造方法,參照圖2 更具體地進行說明。圖2為用于對本實施方式的非易失性存儲裝置10的制造方法進行說 明的主要工序的平面圖和截面圖。另外,圖2(a-l)、(b-1)、(c-1)、(d-1)表示非易失性存 儲裝置10的主要部位的平面圖,圖2(a-2)、(b-2)、(c-2)、(d_2)表示沿著第一配線11從 箭頭方向觀察沿著ΙΙ-ΙΓ截斷而成的截面所得到的截面圖。此外,在實際的非易失性存儲 裝置10中,形成有多個第一配線11和第二配線14,還設置有多個在該第一配線11與第二 配線14交叉的交叉區域形成的導通孔12,但是在圖2中以分別形成2條第一配線11和第二配線14的結構進行說明。進而,為了便于圖示,將它們的形狀進行部分放大來表示。首先,如圖2(a_l)、(a-2)所示的那樣,在至少在表面具有絕緣層的基板17的表面 形成第一配線11 (其中,形成是指蝕刻成規定的圖案形狀的狀態,但是在以下的說明中,也 有將沉積的狀態作為形成進行說明的情況)。在形成第一配線11之后,在形成有第一配線 11的基板17的上表面形成層間絕緣層16,然后,如圖2(b_l)、(b-2)所示的那樣,在第一配 線11與第二配線14交叉的交叉區域形成導通孔12。該導通孔的形成,例如在對形成導通 孔12的部分以外的層間絕緣層16的上表面進行掩膜形成之后,能夠通過蝕刻容易地實現。 接著,在層間絕緣層16和由于上述導通孔的形成而露出的第一配線11之上沉積電阻變化 層,在導通孔12內形成電阻變化元件15。接著,在形成上述電阻變化元件15 (塞式部)之后,使第一電極層13a沉積在導通 孔12和層間絕緣層16上,如圖2(c-l)、(c-2)所示的那樣,以覆蓋導通孔12的方式將第一 電極層13a形成為比導通孔12更大的圖案形狀。該第一電極層13a的圖案形成例如能夠 比使用掩膜的圖案形成(patterning)更容易地形成。在如圖2(c_2)所示的那樣形成第一 電極層13a之后,依次沉積電流控制層13b、第二電極層13c、第二配線的配線層14a,如圖 2(d-l)、(d-2)所示的那樣,通過將電流控制層13b、第二電極層13c、第二配線的配線層14a 蝕刻成規定的圖案,形成第二配線14。此時,電流控制層13b以完全覆蓋第一電極層13a的上表面(上表面的全部)和側 面(側面的全部)的方式形成。第二電極層13c以完全覆蓋電流控制層的上表面(上表面 的全部)和電流控制層13b的側面中的將第一電極層13a的側面覆蓋的側面的方式形成。通過以上的處理(工藝)能夠制作本實施方式的非易失性存儲裝置,圖7表示構 成本實施方式的非易失性存儲裝置的電阻變化元件和電流控制元件的形狀的具體例。圖7(a)、(b)、(c)為電阻變化元件35和電流控制元件33的具體結構的截面圖。圖7(a)為在導通孔32內形成有構成電阻變化元件35的下部電極35a、電阻變 化層35b和上部電極35c的結構。在該結構中,成為電阻變化區域的面積(以下,簡稱 為第一面積)為電阻變化層35b與下部電極35a接觸的平面面積、或電阻變化層35b與 上部電極35c接觸的平面面積。這里,例如令導通孔32的直徑101為80nm、具有正方 形的形狀的第一電極層33a的一邊的長度102為160nm時,第一電極層33a與電流控制 層33b接觸的面積(以下,簡稱為第二面積,但是這里僅為兩者相接的上表面界面)為 0. 0256iim2,上述第一面積為0. 0050iim2。從而,第一面積與第二面積的面積比為約5. 1 倍,因此例如在電阻變化元件35的寫入電流密度需要3mA/y m2的情況下,即使將在1mA/ U m2被電流破壞的MIM 二極管用作電流控制元件33,也能夠充分地施加所需的電阻變化元 件35的寫入電流。作為電流控制元件,即使采用MIMWetal-Insulator-Metal) 二極管、 MSM(Metal-Semiconductor-Metal) 二極管、或肖特基二極管,也能夠向電阻變化元件施加 所需的充分的電流。作為下部電極35a和上部電極35c的材料,例如能夠使用Pt、TaN、Ir。進而,如果也考慮側面的面積,當令第一電極層33a的厚度為20nm時,第二面積為 0. 0384 y m2。第一面積與第二面積的比(第二面積/第一面積)為約7. 6倍。因此,可知 即使是電流密度的上限相同的電流控制元件,也能夠對配置于塞式部的電阻變化元件施加 更大的電流。
另外,在電流控制元件中不產生電流破壞(不喪失作為整流元件的功能)的電流 密度的上限,由電極、絕緣體/半導體等的材料和絕緣體層/半導體層的厚度等的結構等決
定。 根據以上的說明可知,本實施方式的非易失性存儲裝置,即使進行微細化,也能夠 獲得電阻變化元件的寫入所需的充分的電流,并且能夠使用與不到IOOnm的工藝規則為主 體的微細化工藝具有親和性的量產工藝。另外,電阻變化元件除了圖7(a)的結構之外,也可以采用其它結構,即,將圖7(b) 所示的那樣的電阻變化元件35的下部電極35a兼用作第一配線31。即使在此情況下,也能 夠獲得與在上述的圖7(a)中說明的效果相同的效果。在上述的說明中,在沉積層間絕緣層之后形成導通孔,并在其內部形成了電阻變 化層(甚至具有電阻變化層的塞式部)。但是,也可以將電阻變化層沉積在電極層之上,對 其進行蝕刻而將電阻變化元件分離,然后沉積層間絕緣層。最終,在層間絕緣層的間隙形成 電阻變化元件的電阻變化層即可。即,導通孔是指位于層間絕緣層的筒狀的缺口部,填充于 該導通孔的電阻變化元件乃至電阻變化層與層間絕緣層的形成順序對于導通孔而言不重 要。此時,通過以使得電阻變化層不從該間隙的上下開口部露出(伸出)的方式形成電阻 變化層,由此,能夠使電阻變化區域的面積在該間隙的開口部的面積以下。此外,如圖7 (c)所示的那樣,即使令電阻變化元件35的下部電極35a與第一配線 31兼用、上部電極35c兼用作第一電極層33a,也能夠獲得與上述的圖7(a)相同的效果。 進而,就圖7(c)的結構而言,由于使下部電極35a與第二配線(電極)為共用電極、并使上 部電極35c與第一電極層33a為共用電極,因此能夠簡化制造工序,能夠使制造成本變得便且。如以上所述,根據本實施方式的非易失性存儲裝置及其制造方法,能夠使構成電 流控制元件13和33的第一電極層13a、33a與電流控制層13b、33b的接觸面積、比成為電 阻變化元件15和35的電阻變化區域的面積(電阻變化層35b與下部電極35a接觸的平面 面積、或電阻變化層35b與上部電極35c接觸的平面面積)大,因此即使進行微細化,也能 夠獲得電阻變化元件的寫入所需的充分的電流,并且能夠使用與不到IOOnm的工藝規則為 主體的微細化工藝具有親和性的量產工藝。(第二實施方式)圖3為示意性地表示本發明第二實施方式的非易失性存儲裝置20的主要部位的 結構的圖,(a)為立體圖,(b)為平面圖,(c)表示從箭頭方向觀察沿著A-A—截斷而成的截 面所得到的截面圖,(d)表示從箭頭方向觀察沿著B-B—截斷而成的截面所得到的截面圖。如圖3所示的那樣,本發明的非易失性存儲裝置20包括基板27 ;形成于基板27 上的條狀的第一配線21 ;形成于第一配線21上的層間絕緣層26 ;以與第一配線21立體交 叉的方式形成的條狀的第二配線24 ;形成于第一配線21與第二配線24的交叉部的導通孔 22 ;至少配置于導通孔22的電阻變化元件25的電阻變化區域;和由第一電極層23a與第二 電極層23c夾著電流控制層23b而成的、形成于導通孔22上的電流控制元件23。第一電極 層23a以覆蓋導通孔22的方式配置,電流控制層23b配置于第一電極層23a之上,第二電 極層23c配置于電流控制層23b之上。此外,第二配線24的配線層24a配置于第二電極層 23c之上,第二配線24由電流控制層23b、第二電極層23c和第二配線的配線層24a構成,具有第一電極層23a的寬度與第二配線24的寬度相同的結構。第一電極層23a的大小例如為140iimX160iim的矩形、厚度為20nm。第一配線 21和第二配線24的寬度例如為160 ym。能夠使其他部件的大小與第一實施方式相同。如圖3 (c)、圖3 (d)所示的那樣,電流控制層23b覆蓋第一電極層23a的上表面、和 第一電極層23a的側面(令第二配線24延伸的方向為前后方向時的前后的側面)。第二 電極層23c覆蓋電流控制層23b的上表面、和電流控制層23b的側面中的覆蓋第一電極層 23a的側面的部分(令第二配線24延伸的方向為前后方向時的前后的側面)。S卩,在第一 電極層23a的側面之上,僅在其中一部分(令第二配線24延伸的方向為前后方向時的前后 的側面),依次疊層電流控制層23b和第二電極層23c。令第二配線24延伸的方向為前后 方向時,第一電極層23a、電流控制層23b和第二電極層23c的左右端面從厚度方向看時相 互一致。此外,在圖3所示的非易失性存儲裝置20中,令第一配線21和第二配線24中的 一方為字線、另一方為位線,進行動作。接著,對于本實施方式的非易失性存儲裝置20的具體的結構及其制造方法,參照 圖4更具體地進行說明。在本實施方式中,直到形成導通孔22、在導通孔22形成電阻變化 元件25為止,與第一實施方式基本上相同,因此以下以不同之處為主進行說明。圖4是用于說明本實施方式的非易失性存儲裝置20的制造方法的主要工序的 平面圖和截面圖。圖4(a_l)、(b-1)表示非易失性存儲裝置20的主要部位的平面圖,圖 4(a-2)、(b-2)表示從箭頭方向觀察沿著第一配線21沿著III-Iir截斷而成的截面所得 到的截面圖,圖4(a-3)、(b-3)表示從箭頭方向觀察沿著第二配線24沿著IV-IV—截斷而成 的截面所得到的截面圖。此外,在實際的非易失性存儲裝置20中,形成有多個第一配線21 和第二配線24,還設置有多個形成于該第一配線21和第二配線24交叉的交叉區域的導通 孔22,但是在圖4中以分別形成第一配線21和第二配線24各2個的結構進行說明。進而, 為了便于圖示,將它們的形狀進行部分放大來表示。直到在導通孔22形成電阻變化元件25為止,均與第一實施方式相同,在形成電阻 變化元件25之后,如圖4 (a-1)、(a-2)、(a_3)所示的那樣,將第一電極層23a沉積在導通孔 22上和層間絕緣層26的整個面上,形成如下結構的第一電極層23a 該第一電極層23a被 蝕刻成具有比導通孔的寬度大、比第一配線21的寬度小的寬度,并且與第一配線21沿相同 的方向延伸的條狀的配線形狀圖案。在形成第一電極層23a之后,將電流控制層23b、第二 電極層23c和第二配線的配線層24a依次沉積于第一電極層23a和層間絕緣層26的上表 面,并且如圖4 (b-1)、(b-2)、(b-3)所示的那樣,將第一電極層23a的未被蝕刻的部分、以及 電流控制層23b、第二電極層23c和第二配線的配線層24a—并蝕刻成規定的圖案,從而形 成第二配線24。通過依次沉積且一并進行蝕刻,電流控制層23b以覆蓋第一電極層23a的上表面 和第一電極層23a的側面(將第二配線24延伸的方向設定為前后方向時的前后的側面)的 方式形成。第二電極層23c以覆蓋電流控制層23b的上表面、和電流控制層23b的側面中 覆蓋第一電極層23a的側面的部分(將第二配線24延伸的方向設定為前后方向時的前后 的側面)的方式形成。即,在第一電極層23a的側面上,僅在其一部分(將第二配線24延 伸的方向設定為前后方向時的前后的側面),依次疊層電流控制層23b和第二電極層23c。在將第二配線24延伸的方向設定為前后方向時,第一電極層23a、電流控制層23b和第二電極層23c的左右端面從厚度方向看時相互一致。所制作的非易失性存儲裝置的電阻變化元件和電流控制元件的形狀基本上與第 一實施方式相同,但是例如在形成第一電極層23a時,使用具有140nm的寬度、且與第一配 線21在相同的方向上延伸的條狀的配線形狀圖案來形成,使用具有ieOnm的寬度的配線圖 案來形成第二配線24a。此時,圖7(a)、(b)、(c)所示的第一電極層33a,在從箭頭方向觀察 沿著圖4(b-l)中的ΙΙΙ-ΙΙΓ截斷而成的截面時寬度為160nm,在從箭頭方向觀察沿著圖 4(b-l)中的IV-IV—截斷而成的截面時寬度為140nm。從而,第一電極層33a與電流控制層 33b接觸的面積(以下,稱為第二面積)為0. 0224 μ m2。導通孔32的直徑101為80nm,因 此成為電阻變化區域的面積(以下,簡稱為第一面積)為電阻變化層35b與下部電極35a 接觸的平面面積、或電阻變化層35b與上部電極35c接觸的平面面積,因此,為0. 0050 μ m2。 從而,第一面積與第二面積的面積比為約4. 4倍,因此例如在電阻變化元件35的寫入電流 密度需要3mA/ μ m2的情況下,即使將在ImA/ μ m2導致電流破壞的MIM 二極管作為電流控制 元件33使用,也能夠充分地施加所需的電阻變化元件35的寫入電流。進而,如果還考慮側面的面積,當令第一電極層33a的厚度103為20nm時,第二面 積為0.0288 μ m2。第一面積與第二面積的比(第二面積/第一面積)為約5. 7倍。因此可 知即使是電流密度的上限相同的電流控制元件,也能夠對配置于塞式部的電阻變化元件 施加更大的電流。根據以上的說明可知,本實施方式的非易失性存儲裝置,最初形成第一電極層的 圖案并非點狀的圖案、而是線狀的圖案,一般而言,由于線狀的圖案更容易進行微細化(微 細化蝕刻較容易),因此與第一實施方式相比,適于更進一步的微細化。從而,根據本實施方 式的結構,即使進行微細化,也能夠獲得電阻變化元件的寫入所需的充分的電流,并且能夠 使用與不到IOOnm的工藝規則為主體的微細化工藝具有親和性的量產工藝。此外,即使令圖7 (c)所示的電阻變化元件35的下部電極35a與第一配線31共用、 上部電極35c與第一電極層33a為共用電極,也由于上述的第一面積和第二面積與各個上 述的面積相同,因此能夠獲得與上述相同的效果。進而,因為使電極為共用電極,因此能夠 簡化制造工序,能夠使制造成本變得便宜。如上所述,在實施方式2的非易失性存儲裝置及其制造方法中,能夠使電流控制 元件23和33的第一面積比電阻變化元件25和35的電阻變化區域(第二面積)大,即使 進行微細化,也能夠獲得電阻變化元件的寫入所需的充分的電流。進而,能夠使用與不到 IOOnm的工藝規則為主體的微細化工藝具有親和性的量產工藝。(第三實施方式)圖5為示意性地表示本發明第三實施方式的非易失性存儲裝置30的主要部位的 結構的圖,(a)為立體圖,(b)為平面圖,(c)表示從箭頭方向觀察沿著A-A—切斷而成的截 面所得到的截面圖,(d)表示從箭頭方向觀察沿著B-B—切斷而成的截面所得到的截面圖。如圖5(d)所示的那樣,在本實施方式的非易失性存儲裝置30,第一電極層23a具 有與第一配線層相同的寬度。對于非易失性存儲裝置30的其他的結構,與第二實施方式的 非易失性存儲裝置20的情況相同,賦予相同的符號并省略說明。第一電極層23a的大小例如為160 μ mX 160 μ m的矩形、厚度為20nm。第一配線21和第二配線24的寬度例如為160 ym。能夠使其他部件的大小與第一實施方式相同。具有上述形狀的非易失性存儲裝置30的制造方法,除了以下方面,其他與上述的 非易失性存儲裝置20的制造方法相同。圖6是用于說明本實施方式的非易失性存儲裝置30的制造方法的主要工序的 平面圖和截面圖。圖6(a_l)、(b-1)表示非易失性存儲裝置30的主要部位的平面圖,圖 6(a-2)、(b-2)表示從箭頭方向觀察沿著第一配線21沿著V-V—截斷而成的截面所得到的 截面圖,圖6(a-3)、(b-3)表示從箭頭方向觀察沿著第二配線24沿著VI-Vr截斷(切斷) 而成的截面所得到的截面圖。與第二實施方式的非易失性存儲裝置20的制造方法的不同 之處在于,在圖6(a_l)、(a-2)、(a_3)所示的工序中,將第一電極層23a沉積在導通孔22 上和層間絕緣層26上之后,使用第一配線21的掩膜圖案蝕刻成為與第一配線21相同形 狀的配線形狀圖案。在此情況下,當第一配線21的配線寬度為160nm、第二配線24的配線 寬度為160nm時,第一電極層23a與電流控制層23b接觸的面積(以下,稱為第二面積)為 0.0256iim2。此外,在圖7中,導通孔32的直徑101為80nm,因此成為電阻變化區域的面 積(第一面積)為電阻變化層35b與下部電極35a接觸的平面面積、或電阻變化層35b與 上部電極35c接觸的平面面積,該第一面積為0. 0050 u m2。從而,即使在本實施方式的結構 中,也與在第一實施方式和第二實施方式中所述的結構相同,例如在電阻變化元件35的寫 入電流密度需要3mA/y m2的情況下,即使將在1mA/y m2導致電流破壞的MIM 二極管作為電 流控制元件33使用,也能夠充分地施加所需的電阻變化元件35的寫入電流。進而,通過使 第一配線21的掩膜圖案與第一電極層23a的掩膜圖案共用化,能夠使制造成本降低。如果也考慮側面的面積,當令第一電極層13a的厚度為20nm時,第二面積為 0.0320iim2。第一面積與第二面積的比(第二面積/第一面積)為約6. 4倍。因此可知 即使是電流密度的上限相同的電流控制元件,也能夠對配置于塞式部的電阻變化元件施加 更大的電流。如上所述,在實施方式3的非易失性存儲裝置及其制造方法中,能夠與第二實施 方式同樣地使電流控制元件23和33的第一面積比電阻變化元件25和35的電阻變化區域 (第二面積)大,即使進行微細化,也能夠獲得電阻變化元件的寫入所需的充分的電流。進 而,能夠使用與不到lOOnm的工藝規則為主體的微細化工藝具有親和性的量產工藝。根據上述說明,對本領域的技術人員而言,能夠了解到本發明的眾多的改良以及 其他的實施方式。從而,上述說明僅應當被解釋為例示,以教示本領域技術人員實行本發明 的最優實施方式為目的而被提供。能夠不脫離本發明趣旨地實質性變更其構造和/或功能 的詳細內容。產業上的可利用性本發明的非易失性存儲裝置是使用通過施加電壓或電流而可逆地改變電阻值的 材料的裝置,通過使電流控制元件的大小比電阻變化元件大,能夠實現能夠穩定地進行動 作和高密度的大容量的非易失性存儲裝置,因此在個人計算機、便攜式電話等使用非易失 性存儲裝置的各種電子設備領域是有用的。
權利要求
一種非易失性存儲裝置,其特征在于,包括基板;在所述基板上以沿第一方向延伸的方式相互平行地形成的多個第一配線;形成于所述基板和所述第一配線上的層間絕緣層;貫通所述第一配線上的所述第一層間絕緣層的導通孔;形成于所述導通孔的上部開口的下側、且與所述第一配線電連接的電阻變化層;第一電極層,其形成為與所述電阻變化層電連接、覆蓋所述導通孔的上部開口的整個面、并且在該開口的全周向外擴展;和覆蓋所述第一電極層的上表面和側面,且以從所述層間絕緣層的厚度方向看時沿與所述第一方向交叉的第二方向延伸的方式相互平行地形成的多個第二配線,所述第二配線各自包括以覆蓋所述第一電極層的上表面和側面的方式形成的電流控制層;和以覆蓋所述電流控制層的上表面和所述電流控制層的側面中的覆蓋所述第一電極層的側面的側面的方式形成的第二電極層。
2.一種非易失性存儲裝置,其特征在于,包括 基板;形成于所述基板上的條狀的第一配線; 形成于所述第一配線上的層間絕緣層; 以與所述第一配線立體交叉的方式形成的條狀的第二配線; 形成于所述第一配線與所述第二配線的交叉部的塞式部;和由第一電極層和第二電極層夾著電流控制層、并且形成于所述塞式部上的電流控制元件,所述塞式部具備電阻變化元件,所述第一電極層以覆蓋所述塞式部的方式配置,在所述第一電極層上,依次疊層有所述電流控制層、所述第二電極層和配線層, 所述條狀的第二配線由具有所述電流控制層、所述第二電極層和所述配線層的疊層結 構構成,所述電流控制層以覆蓋所述第一電極層的上表面和至少一部分的側面的方式形成。
3.一種非易失性存儲裝置,其特征在于,包括 基板;形成于所述基板上的條狀的第一配線; 形成于所述第一配線上的層間絕緣層; 以與所述第一配線立體交叉的方式形成的條狀的第二配線; 形成于所述第一配線與所述第二配線的交叉部的塞式部;和由第一電極層和第二電極層夾著電流控制層、并且形成于所述塞式部上的電流控制元件,所述塞式部具備電阻變化元件,所述第一電極層以覆蓋所述塞式部的方式配置,在所述第一電極層上,依次疊層有所述電流控制層、所述第二電極層和配線層,所述條狀的第二配線由具有所述電流控制層、所述第二電極層和所述配線層的疊層結 構構成,所述第一電極層的寬度與所述第二配線的寬度相同。
4.如權利要求2或3所述的非易失性存儲裝置,其特征在于 所述電阻變化元件包括被下部電極和上部電極夾著的電阻變化層,所述第一電極層與所述電流控制層接觸的面積,比所述電阻變化層與所述下部電極接 觸的面積、或所述電阻變化層與上部電極接觸的面積大。
5.如權利要求2或3所述的非易失性存儲裝置,其特征在于 所述上部電極與所述第一電極層為共用電極。
6.一種非易失性存儲裝置的制造方法,其特征在于,包括 在基板上形成條狀的第一配線的工序;在所述基板和所述第一配線上形成層間絕緣層的工序; 形成與所述第一配線立體交叉的條狀的第二配線的工序;在所述第一配線和所述第二配線的交叉部形成具備電阻變化元件的塞式部的工序;和 在所述塞式部上形成電流控制層被第一電極層和第二電極層夾著的電流控制元件的工序,形成所述第一電極層的工序具有在所述塞式部上沉積所述第一電極層的工序;和蝕 刻成覆蓋所述塞式部且與所述塞式部的表面相比具有更大的面積的形狀的工序,形成所述第二配線的工序具有在所述第一電極層上依次沉積所述電流控制層、所述 第二電極層和配線層的工序;和將所述電流控制層、所述第二電極層和所述配線層蝕刻成 與所述第一電極層相比具有更大的寬度的所述第二配線的形狀的工序。
7.一種非易失性存儲裝置的制造方法,其特征在于,包括 在基板上形成條狀的第一配線的工序;在所述基板和所述第一配線上形成層間絕緣層的工序; 形成與所述第一配線立體交叉的條狀的第二配線的工序;在所述第一配線和所述第二配線的交叉部形成具備電阻變化元件的塞式部的工序;和 在所述塞式部上形成電流控制層被第一電極層和第二電極層夾著的電流控制元件的工序,形成所述第一電極層的工序具有在所述塞式部上沉積所述第一電極層的工序;和蝕 刻成覆蓋所述塞式部并具有比所述塞式部的表面更大的寬度、并且與所述第一配線沿相同 的方向延伸的條狀的配線形狀的工序,形成所述第二配線的工序具有在所述第一電極層上依次沉積所述電流控制層、所述 第二電極層和配線層的工序;和對所述第一電極層、所述電流控制層、所述第二電極層和所 述配線層一并進行蝕刻,使得成為所述條狀的第二配線的形狀的工序。
8.如權利要求7所述的非易失性存儲裝置的制造方法,其特征在于形成所述第一電極層的工序具有在所述塞式部上和所述層間絕緣層的至少一部分之 上沉積所述第一電極層的工序;和將所述第一電極層蝕刻成與所述第一配線相同的形狀的 工序。
9.如權利要求8所述的非易失性存儲裝置的制造方法,其特征在于蝕刻成與所述第一配線相同的形狀的工序,使用所述第一配線的掩膜圖案來進行。
全文摘要
本發明涉及一種非易失性存儲裝置及其制造方法。非易失性存儲裝置包括形成于第一配線(11)與第二配線(14)的交叉部的導通孔(12)、和電流控制層(13b)被第一電極層(13a)和第二電極層(13c)夾著的電流控制元件(13),在導通孔(12)內形成有電阻變化元件(15),第一電極層(13a)以覆蓋導通孔(12)的方式配置,電流控制層(13b)以覆蓋第一電極層(13a)的方式配置,第二電極層(13c)配置于電流控制層(13b)之上,第二配線的配線層(14a)配置于第二電極層(13c)之上,第二配線(14)具有由電流控制層(13b)、第二電極層(13c)和第二配線的配線層(14a)構成的結構。
文檔編號H01L27/10GK101861649SQ20088011605
公開日2010年10月13日 申請日期2008年11月14日 優先權日2007年11月15日
發明者三河巧, 宮永良子, 川島良男, 高木剛 申請人:松下電器產業株式會社