專利名稱：以凹陷漏極及源極區(qū)降低晶體管結(jié)電容值的制作方法
技術領域：
本發(fā)明的揭示大致有關集成電路的制造，且詳言之，是有關具有降低結(jié)電容值的 高濃度摻雜結(jié)之諸如絕緣層上覆硅(SOI)組構中之金屬氧化物半導體(MOS)晶體管結(jié)構的 極精密場效應晶體管的制造。
背景技術：
在個別電路組件的特征尺寸(feature size)持續(xù)微縮努力的驅(qū)策下，以數(shù)種方式 使集成電路的制造工藝持續(xù)有所改良。目前及在可預期的未來，由于硅襯底的容易取得，且 由于過去數(shù)十年所開發(fā)出的已為大家接受的工藝技術，而使大部分的集成電路系基于且將 基于硅裝置。開發(fā)具有增加包裝密度(packing density)及增強性能的集成電路時之關 鍵性議題即是諸如MOS晶體管組件的晶體管組件之微縮，以便提供用于制造現(xiàn)代中央處理 單元(CPU)及內(nèi)存裝置時所需之大量的晶體管組件。制造具有降低尺寸的場效應晶體管 時的一重要態(tài)樣是用來控制使晶體管的源極及漏極區(qū)隔離的導電溝道的形成之柵極電極 的長度之縮短。晶體管組件之源極及漏極區(qū)是包含與周圍的結(jié)晶主動區(qū)(諸如襯底或井區(qū) (well region))中之摻雜劑的導電性類型相反的導電性類型的摻雜劑之導電半導體區(qū)。
雖然柵極長度的縮短是得到較小且較快速的晶體管組件所必要的，然而，為了在 降低柵極極長度的情況下維持適當?shù)木w管性能，又額外地牽涉到了多個議題。在這一 方面的一項挑戰(zhàn)性工作是至少在溝道區(qū)的鄰近區(qū)域中提供淺結(jié)區(qū)(亦即，源極及漏極延伸 區(qū))，源極及漏極延伸區(qū)仍然呈現(xiàn)高導電系數(shù)(conductivity),以便在將電荷載子自溝道 傳導到漏極及源極區(qū)的各別接觸區(qū)時將電阻系數(shù)(resistivity)最小化。通常系通過執(zhí)行 離子注入序列，以便得到具有在橫向及深度上變化的摻雜劑分布之高摻雜劑濃度，而滿足 對具有高導電系數(shù)的淺結(jié)之要求。然而，將高劑量的摻雜劑加入結(jié)晶襯底區(qū)時，將對晶體結(jié) 構造成嚴重破壞，且因而通常需要一個或多個退火周期，用于活化摻雜劑，亦即，將摻雜劑 置于晶位(crystal site)，并改正嚴重的結(jié)晶破壞。然而，在電氣上有效的摻雜劑濃度受限 于用來在電氣上活化摻雜劑的退火周期的能力。該能力又受限于硅晶體中的摻雜劑的固態(tài) 溶解度(solidsolubility)以及與工藝要求兼容的退火工藝之溫度及持續(xù)時間。此外，除 了摻雜劑活化及結(jié)晶破壞的改正之外，在退火期間也可能發(fā)生摻雜劑擴散，因而可能導致 摻雜劑分布的"模糊(blurring)"。有限度的模糊對界定諸如延伸區(qū)與柵極電極間之重疊 的關鍵性晶體管特性可能是有利的。在漏極及源極區(qū)的其它區(qū)域(亦即，在較深的部分) 中，該擴散可能造成對應的PN結(jié)區(qū)的摻雜劑濃度降低，因而減少了這些區(qū)域鄰近處的導電 系數(shù)。 因此，在一方面，考慮到高度的摻雜劑活化、離子注入造成的晶格損傷之再結(jié)晶、 以及延伸區(qū)的淺區(qū)域中的所需擴散時，高退火溫度可能是較佳的，但是在另一方面，退火 工藝的持續(xù)時間應是短的，以便限制摻雜劑在較深的漏極及源極區(qū)之擴散程度，因而可減 少各別PN結(jié)上的摻雜劑梯度(gradient)，且亦因平均摻雜劑濃度的降低而降低了整體的 導電系數(shù)。此外，在退火工藝期間的極高溫可能對柵極絕緣層有不利的影響，因而降低了
4柵極絕緣層的可靠性。亦即，高退火溫度可能降低柵極絕緣層的品質(zhì)，且因而可能影響到 柵極絕緣層的介電特性，因而可產(chǎn)生增加的漏電流(leakage current)、降低的崩潰電壓 (breakdown voltage)等的效應。因此，對于極先進的晶體管而言，所需摻雜劑分布的定位、 形狀、及維持對界定裝置的最終性能是重要的特性，這是因為漏極與源極區(qū)間之導電路徑 之整體串聯(lián)電阻值可代表用來決定晶體管性能的主要部分。 最近，已開發(fā)出可在襯底的表面部分上達到極高溫度的先進退火技術，因而將足 夠的能量轉(zhuǎn)移到用來活化摻雜劑并將晶格損傷再結(jié)晶的原子，然而，其中處理的持續(xù)時間 短到足以實質(zhì)上防止摻雜劑物質(zhì)及載體材料中所含的其它雜質(zhì)之顯著擴散。通常系根據(jù) 被組構成具有適當?shù)牟ㄩL之光的輻射源而執(zhí)行各別之先進退火技術，其中該波長可被襯底 及在該襯底上形成的任何組成部分的上方部分有效率地吸收，且其中可將該輻射的有效持 續(xù)時間控制在諸如幾毫秒或更短的持續(xù)時間的所需之短時間間隔。例如，可使用可提供將 造成材料的近表面加熱的具有界定波長范圍的光之各別的閃光燈曝光源，因而提供了使在 載體材料的近表面處所提供的材料中之各別原子進行短范圍移動之條件。在其它的情形 中，可使用諸如形式為雷射短脈波或雷射持續(xù)光束的雷射輻射，其中可根據(jù)適當之掃描機 制而將該雷射輻射掃描在襯底表面上，以便在該襯底上的每一點得到所需的短時間加熱。 因此，相較于經(jīng)常可將整個載體材料加熱到所需溫度之傳統(tǒng)的快速熱退火(rapid thermal a皿eal ;簡稱RTA)工藝，所述基于輻射的先進退火技術造成在極短的時間間隔內(nèi)供應高能 量之不平衡狀況，因而在極薄的表面層上提供了所需之極高溫，且同時該襯底的其余材料 可實質(zhì)上保持不受退火工藝期間的能量沉積之影響。因此，在先進的制造體系中，傳統(tǒng)的 RTA工藝經(jīng)常可能被先進的基于輻射的退火工藝取代，以便在漏極及源極區(qū)中得到高度的 摻雜劑活化及再結(jié)晶，同時不會不當?shù)赜绊懙綋诫s劑擴散，因而對各別PN結(jié)上的陡峭之摻 雜劑梯度可能是有利的。然而，除非投入相當多的努力，否則將根據(jù)控制良好的摻雜劑擴散 的有效溝道長度之調(diào)整步驟整合到傳統(tǒng)的流程中可能是困難的，因而造成額外的工藝復雜 性。另一方面，當要維持有效率的工藝流時，根據(jù)已為大家接受的傳統(tǒng)退火技術的有效溝道 長度之界定可能需要增加的間隔件寬度，且因而造成了晶體管的增加之橫向尺寸。
與漏極及源極區(qū)以及PN結(jié)的橫向及垂直摻雜劑分布有關之另外的問題可以PN 結(jié)的整體電容值之方式呈現(xiàn)，該問題系大體上與半導體裝置的其余主動區(qū)的PN結(jié)所形成 之有效界面有關。為了進一步增強SOI晶體管之性能，可以可得到向下延伸到埋入絕緣層 的高摻雜劑濃度之方式設計垂直摻雜劑分布，而顯著地減少PN結(jié)的寄生電容(parasitic capacitance)。在此種方式下，只有橫向的界面(亦即，漏極及源極區(qū)的PN結(jié))會影響到 整體結(jié)電容值，此外，向下延伸到埋入絕緣層之高摻雜劑濃度提供了所需之PN結(jié)特性，且 亦降低了漏極及源極區(qū)中之整體串聯(lián)電阻值。然而，以向下延伸到埋入絕緣層的高摻雜劑 濃度提供深漏極及源極區(qū)時，可能需要精密的離子注入技術，因而造成整體工藝的復雜性。 在其它的情況中，可調(diào)整各別退火工藝的工藝參數(shù)，使退火工藝期間的摻雜劑擴散可產(chǎn)生 所需的垂直摻雜劑分布，而實現(xiàn)埋入絕緣層上的適度高之摻雜劑濃度。然而，所述各別的退 火參數(shù)可能與對降低晶體管長度的要求不兼容，這是因為也可能發(fā)生諸如延伸區(qū)中的橫向 擴散，且造成被修改的溝道長度，因而可能需要增加的間隔件寬度，以便適應各別退火工藝 期間的增加的擴散活動。因此，在增加精密半導體裝置的包裝密度時，具有誘發(fā)高擴散活動 且因而產(chǎn)生高熱預算(thermal budget)的延長工藝時間的高溫退火工藝可能是較不受歡迎的方法。 此外，最近已開發(fā)出可顯著地增強諸如P溝道晶體管性能的晶體管性能之技術， 此種技術提供了可在基于硅的主動晶體管區(qū)的漏極及極區(qū)中形成之諸如硅/鍺化合物的 應變半導體材料?？商峁┨幱趹儬顟B(tài)的亦可被稱為硅/鍺合金之應變硅/鍺化合物，其 中系因天然硅及天然硅/鍺合金的晶格間隔失配(mismatch of lattice spacing)而造成 該應變狀態(tài)。亦即，可根據(jù)硅晶格間隔而形成硅/鍺材料，因而產(chǎn)生應變硅/鍺晶格，然后 該應變硅/鍺晶格可與鄰近的半導體材料相互作用，而施加應力，且因而造成某些應變。在 漏極及源極區(qū)中提供應變硅/鍺合金時，通過該應變材料所產(chǎn)生的各別應力可對晶體管的 溝道區(qū)起作用，因而在該溝道區(qū)中產(chǎn)生各別的壓縮應變(compressivestrain)，而該壓縮應 變可增強該溝道區(qū)中之電荷載子的遷移率(mobility)。在基于SOI架構的高微縮晶體管裝 置中，可在溝道區(qū)的鄰近處提供沿著半導體層的深度方向的大部分而延伸的高應變半導體 合金，而得到與性能有關的顯著效益。因此，SOI裝置中之有效率的應變誘發(fā)機構結(jié)合降低 的寄生結(jié)電容值可造成整體性能增益，此外，如前文所述，為了提供晶體管裝置的橫向尺寸 降低之可能性，各別退火工藝的額外大幅降低之熱預算是較佳的。因此，考慮到前文所述之 狀況，最好是有可用于提高晶體管特性同時不會不當?shù)赜绊懙焦に噺碗s性及(或)對各別 工藝技術的微縮能力有所妥協(xié)之先進技術。 本發(fā)明的揭示是有關可避免或至少降低前文所述的一個或多個問題的影響的各 種方法及裝置。
發(fā)明內(nèi)容
下文中呈現(xiàn)了本發(fā)明的簡化概要，以提供對本發(fā)明的某些態(tài)樣的基本了解。此概 要并不是本發(fā)明的徹底的概述。其目的并不是識別本發(fā)明的關鍵性或緊要的組件，也不是 描述本發(fā)明的范圍。其唯一目的只是以簡化的形式呈現(xiàn)某些概念，作為將于后文中討論的 更詳細的描述的前言。 —般而言，本發(fā)明揭示的主題是有關目標為通過在形成各別的深漏極及源極區(qū)之 前先降低SOI裝置的各別主動半導體層的厚度而增強SOI裝置中的晶體管性能并降低整 體晶體管尺寸的方法及半導體裝置。可在適當?shù)闹圃祀A段執(zhí)行材料去除的各別工藝，以便 提供在先前的制造階段中設置應變半導體合金的可能性，其中于自漏極及源極區(qū)中去除材 料時，可在溝道區(qū)的鄰近處沿著深度方向保持該應變半導體合金的起始厚度。因此，由于在 注入深漏極及源極區(qū)之前先降低了漏極及源極區(qū)的厚度，因而能夠加入高濃度的摻雜劑物 質(zhì)，以便根據(jù)有效率的注入?yún)?shù)而向下延伸到埋入絕緣層，因而在考慮到所需的橫向摻雜 劑分布的情形下，提供了設計用來活化摻雜劑并將漏極及源極區(qū)再結(jié)晶的各別退火工藝的 可能性，而無須為了得到降低的結(jié)電容值而將摻雜劑向下擴散到該埋入絕緣層。因此，整體 橫向晶體管尺寸可比使用用于誘發(fā)高擴散活動的退火參數(shù)的策略時降低，同時仍然可以應 變半導體合金的形式將有效率的應變誘發(fā)機構加入漏極及源極區(qū)中。 本發(fā)明揭示的例示方法包括下列步驟通過將晶體管的柵極電極結(jié)構用來作為注 入掩模，以執(zhí)行第一離子注入工藝，而在該晶體管的半導體區(qū)中形成漏極及源極延伸區(qū)。該 方法還包括下列步驟在該柵極電極結(jié)構的側(cè)壁形成間隔件結(jié)構，并通過執(zhí)行蝕刻工藝，而 凹陷該半導體區(qū)。此外，該方法包括下列步驟將該間隔件結(jié)構用來作為注入掩模，而執(zhí)行第二離子注入工藝，用以形成漏極及源極區(qū)，其中該漏極及源極區(qū)延伸到位于該半導體區(qū) 之下的埋入絕緣層。此外，該方法包括下列步驟執(zhí)行退火工藝，用以活化該漏極及源極區(qū) 的摻雜劑。 本發(fā)明揭示的另一例示方法包括下列步驟在第一晶體管的第一半導體區(qū)中形成 第一應變半導體合金，其中該第一應變半導體合金至少部分地位于漏極及源極區(qū)中，且在 該第一晶體管的溝道區(qū)中誘發(fā)了第一類型的應變。該例示方法還包括下列步驟在該第一 晶體管的每一漏極及源極區(qū)的一部分中形成凹處。此外，該方法包括下列步驟將摻雜劑物 質(zhì)注入至所述漏極及源極區(qū)中，以便形成深漏極及源極區(qū)，所述深漏極及源極區(qū)延伸到在 其上形成該第一半導體區(qū)的埋入絕緣層。 本發(fā)明揭示的例示半導體裝置包括第一晶體管，該第一晶體管設有延伸到埋入絕 緣層之凹陷漏極及源極區(qū)。該半導體裝置還包括在所述漏極及源極區(qū)中部分地設置的應變 半導體合金，其中該應變半導體合金在該第一晶體管的溝道區(qū)中誘發(fā)應變。
通過參照前文中之描述并結(jié)合各附圖，將可了解本發(fā)明之揭示，在所述附圖中，相 同的組件符號將識別類似的組件，其中 圖la至If是在形成向下延伸到SOI組構的埋入絕緣層的深漏極及源極區(qū)的各制 造階段中之晶體管裝置之橫斷面圖，其中系根據(jù)實施例而在執(zhí)行用來界定該深漏極及源極 區(qū)之離子注入之前先凹陷各別的部分； 圖lg以示意圖標出圖la-lf所顯示之晶體管的變化，其中可根據(jù)另外的實施例而 使用誘發(fā)降低許多的擴散活動之退火工藝； 圖lh以示意圖標出在早期制造階段之晶體管裝置，其中可根據(jù)另外的實施例而 在形成該凹陷深漏極及源極區(qū)之前，先執(zhí)行額外的退火工藝，以便界定橫向摻雜劑分布及 延伸區(qū)之有效溝道長度； 圖li是根據(jù)另外的實施例而在用來加入另外的物質(zhì)以便增強晶體管的進一步工 藝及(或)性能的制造階段之該晶體管之橫斷面示意圖，其中該晶體管具有延伸到該埋入 絕緣層之凹陷深漏極及源極區(qū)；以及 圖2是包括兩個不同類型的晶體管的半導體裝置之橫斷面示意圖，其中所述兩個 不同類型的晶體管可在應變半導體合金(如圖所顯示)的類型有所不同，或可在凹陷漏極 及源極組構上有所不同。 雖然易于對本發(fā)明揭示的主題作出各種修改及替代形式，但是所述圖式中系以舉 例方式示出本發(fā)明的一些特定實施例，且已在本說明書中詳細描述了這些特定實施例。然 而，我們應當了解本說明書對這些特定實施例的描述之用意并非將本發(fā)明限制在所揭示 的所述特定形式，相反地，本發(fā)明將涵蓋通過最后的權利要求書所界定的本發(fā)明的精神及 范圍內(nèi)之所有修改、等效物、及替代。
具體實施例方式
下文中將描述本發(fā)明的各實施例。為了顧及描述的清晰，在本說明書中將不描述 實際實施例的所有特征。當然，我們應當了解，在任何此種實際實施例的開發(fā)過程中，必須
7作出許多與實施例相關的決定，以便達到開發(fā)者的特定目標，這些特定的目標包括諸如符 合與系統(tǒng)相關的及與商業(yè)相關的限制條件，而所述限制將隨著各實施例而有所不同。此外， 我們應當了解，雖然此種開發(fā)的工作可能是復雜且耗時的，但是此種開發(fā)工作仍然是對此 項技術具有一般知識者在受益于本發(fā)明的揭示后所從事的日常工作。 現(xiàn)在將參照附圖而描述本發(fā)明。只為了解說之用，而在所述圖式中以示意圖之方 式示出各種結(jié)構、系統(tǒng)、及裝置，以便不會以熟習此項技術者習知的細節(jié)模糊了本發(fā)明之揭 示。然而，包含所述附圖，以便描述并解說本發(fā)明揭示之范例。應將在本說明書所用的字及 詞匯了解及詮釋為具有與熟習相關技術者對這些字及詞匯所了解的一致之意義。不會因持 續(xù)地在本說明書中使用一術語或詞匯，即意味著該術語或詞匯有特殊的定義(亦即與熟習 此項技術者所了解的一般及慣常的意義不同之定義)。如果想要使一術語或詞匯有特殊的 意義(亦即與熟習此項技術者所了解的意義不同之意義)，則會將在本說明書中以一種直 接且毫不含糊地提供該術語或詞匯的特殊定義之下定義之方式明確地述及該特殊的定義。
本發(fā)明所揭示的主題系大致有關制造技術以及其中包含基于絕緣層上覆硅 (silicon-on-insulator ;簡稱SOI)組構且具有諸如100奈米或小許多的關鍵尺寸 (critical dimension)的先進晶體管組件之各別半導體裝置，其中實質(zhì)上可由漏極與源極 接點之間建構的導電路徑之整體電阻值以及各別本體區(qū)的電容值決定晶體管性能。為了增 強整體晶體管性能，本發(fā)明所揭示的各態(tài)樣提供了下列的可能性在晶體管的漏極及源極 區(qū)中有效率地加入應變半導體材料，以便增強溝道區(qū)中的電荷載子遷移率，同時仍然能夠 以延伸到埋入絕緣層的高摻雜劑濃度形成深漏極及源極區(qū)，以便降低結(jié)電容值，且仍然實 質(zhì)上維持應變半導體合金的應變誘發(fā)機構。此外，如前文所述，可使用提供了降低的熱預算 之適當?shù)耐嘶鸺夹g，因而能夠縮短晶體管長度。 可根據(jù)額外的蝕刻工藝而得到該深漏極及源極區(qū)中之所需的高摻雜劑濃度，其中 可根據(jù)適當之間隔件結(jié)構，而在各別之離子注入工藝之前先執(zhí)行該額外的蝕刻工藝，以便 提供與應變半導體合金間之所需的橫向偏移，因而保持了該半導體合金沿著其在深度方向 的整個延伸之大部分，以便不會不當?shù)赜绊懺摪雽w合金之應變誘發(fā)機構。因此，根據(jù)本發(fā) 明揭示的原理，可在向下延伸到該埋入絕緣層的該深漏極及源極區(qū)中提供高摻雜劑濃度， 且不論該深漏極及源極區(qū)中之垂直摻雜劑分布狀況為何，都可參照增強的晶體管性能而設 計有效溝道長度，亦即，設計柵極電極與漏極及(或)源極延伸區(qū)間之重疊程度。此外，可 根據(jù)凹陷半導體材料執(zhí)行用來界定該深漏極及源極區(qū)之離子注入工藝，以便根據(jù)該離子注 入工藝而調(diào)整這些區(qū)之垂直延伸，其中可參照無須顯著垂直擴散的整體橫向摻雜劑分布而 執(zhí)行后續(xù)的摻雜劑活化，因而可將實質(zhì)上沒有擴散或沒有降低程度的擴散之精密退火技術 用來有效率地用來得到所需的高摻雜劑活化程度。 在某些實施例中，該退火工藝可包含數(shù)個步驟，且可在其中包含特別設計的工藝 參數(shù)之不同的制造階段執(zhí)行所述步驟，以便視需要而調(diào)整所述延伸區(qū)中之所需橫向擴散， 且后續(xù)的短期退火工藝可在實質(zhì)上不顯著影響到所述特別設計的退火步驟所得到的橫向 摻雜劑分布之情形下，提供所需的摻雜劑活化程度。例如，在注入了用來形成該漏極及源極 延伸區(qū)的各別摻雜劑物質(zhì)之后，可執(zhí)行適當之退火工藝，以便視需要而精細地調(diào)整該橫向 摻雜劑分布，然后可根據(jù)適當設計之間隔件結(jié)構而完成將其余的漏極及源極區(qū)凹陷，且將 摻雜劑物質(zhì)注入該深漏極及源極區(qū)，因而提供了用來維持若有需要而提供的足夠之應變半導體合金所需橫向偏移。然后，可在實質(zhì)上不改變先前建立的橫向摻雜劑分布之情形下，根 據(jù)基于輻射的先進退火工藝而完成有效率的摻雜劑活化。 因此，可顯著地降低可被用來形成SOI晶體管中之PN結(jié)的有效表面積，這是因為 該埋入絕緣層可沿著深度方向圍住該漏極及源極區(qū)，因而造成SOI晶體管本體的整體電容 值之降低。與有效率的應變半導體合金結(jié)合時，該降低之寄生電容值因而可提供增加之晶 體管性能，其中又可因為能夠選擇用來界定該橫向摻雜劑分布的降低之間隔件寬度而降低 了沿著晶體管長度方向之整體橫向尺寸。 我們應當了解本發(fā)明揭示的原理在其中包含具有大約50奈米或更小的柵極長 度的晶體管組件的半導體裝置之環(huán)境下是相當有利的，這是因為在PN結(jié)需要有明顯的摻 雜劑分布，且在考慮到晶體管的整體串聯(lián)電阻值的降低之情形下，摻雜劑活化的程度以及 溝道區(qū)中之電荷載子遷移率也是重要的態(tài)樣。仍然可將本發(fā)明揭示的技術有效率地應用 于較不具關鍵性之半導體裝置，因而可因降低的熱預算(降低的熱預算將導致垂直及橫向 尺寸的較少擴散，因而轉(zhuǎn)化為降低的參數(shù)變動)而提供降低的良率損失及增強的裝置一致 性。因此，除非在本說明或最后的權利要求書中明確地述及了特定裝置尺寸的限制，否則不 應將本發(fā)明之揭示視為受限于特定的裝置尺寸。 圖la是在一實施例中代表場效應晶體管的半導體裝置100之橫斷面圖。半導體 裝置100可包括襯底101，襯底101之上形成了諸如基于硅的半導體層的半導體層102，該 基于硅的半導體層被理解為一種包括硅且可能加上諸如鍺及碳等的其它物質(zhì)之半導體材 料。在所顯示之該制造階段中，半導體層102可包含在主動半導體區(qū)lll(亦即，半導體層 102的一部分)中形成之凹處(recess) 112A，而在該主動半導體區(qū)111中，將根據(jù)摻雜劑分 布而建立界定的導電系數(shù)?？梢愿綦x結(jié)構108界定主動半導體區(qū)lll，其中可由諸如二氧化 硅、氮化硅等的適當之介電材料構成隔離結(jié)構108，且可以諸如溝槽隔離之形式提供隔離結(jié) 構108，因而界定了將要在其中形成溝道區(qū)109及各別漏極及源極區(qū)(圖中未顯示)之主 動半導體區(qū)111。半導體裝置100可還包括在襯底101與半導體層102之間所設之埋入絕 緣層103，因而界定了 SOI組構，其中可由諸如二氧化硅、氮化硅等的適當之介電材料構成 埋入絕緣層103。在其它的情形中，半導體裝置IOO可代表"基體(bulk)"組構，在該基體 組構中，半導體層102可具有顯著大于在其中形成的任何電路組件的垂直深度之厚度，因 而可為大量的電路組件提供共同的半導體本體。在其它的情形中，當需要高性能的晶體管 組件以及具有基體組構的效益之晶體管時，半導體裝置IOO可包含與基體結(jié)構(圖中未顯 示)結(jié)合的圖la所顯示之SOI組構。 在這一方面上，我們應當了解與半導體裝置IOO或本發(fā)明中描述的任何其它半 導體裝置的特征位置有關之任何陳述將被視為相對位置信息，其中襯底101、或埋入絕緣層 103、或這些組成部分形成的界限清楚之各別表面或界面可代表基準(reference)。亦即，諸 如"在...上面(above)"、"在...之(over)"、及"在...上(on)"等的術語可表示與諸如 埋入絕緣層103及(或)襯底101的表面或?qū)佑嘘P之位置，用以指示所考慮的特征具有比 位于在所考慮的該特征之下的特征離開該襯底或埋入絕緣層103較大之距離。在此種方式 下，系在埋入絕緣層103之上形成諸如半導體層102。同樣地，橫向方向可代表實質(zhì)上平行 于埋入絕緣層103或與襯底101之間形成的任何界面而延伸之方向。因此，可將橫向方向 理解為代表晶體管長度方向的圖la所示之水平方向、以及代表晶體管寬度方向的與圖la
9的繪圖平面實質(zhì)上垂直之方向。 半導體裝置100可還包括在半導體層102之上形成且被柵極絕緣層104隔離之柵 極電極結(jié)構105。柵極電極結(jié)構105可包括電極部分105A，該電極部分105A可代表柵極電 極結(jié)構105之導電部分，且可具有大約50奈米或更小之長度。可在電極部分105A之側(cè)壁上 設有可由諸如二氧化硅、氮化硅等任何適當之材料構成的偏移間隔件107。我們應當了解 可以諸如多晶硅等的任何適當?shù)牟牧现问教峁〇艠O電極結(jié)構105之電極部分105A，而在 其它實施例中，術語"柵極電極結(jié)構"亦可代表在稍后的制造階段中可被任何適當?shù)牟牧先?代之功能區(qū)塊占位結(jié)構(placeholder)或犧牲結(jié)構(sacrificial structure)。此外，在所 顯示之實施例中，柵極電極結(jié)構105可包括由諸如氮化硅、二氧化硅等任何適當之材料構 成的覆蓋層106。 可根據(jù)下文所述之工藝而形成圖la所顯示之半導體裝置100。在提供了襯底101 以及其上形成的埋入絕緣層103及半導體層102之后，可根據(jù)其中包含諸如微影、蝕刻技 術、沉積及平坦化工藝的已為大家接受之技術而形成隔離結(jié)構108。然后，可根據(jù)已為大家 接受之注入技術在被隔離結(jié)構108所界定的半導體區(qū)111中產(chǎn)生適當之摻雜劑濃度。然 后，可以已為大家接受之技術形成柵極電極結(jié)構105及柵極絕緣層104，其中諸如可包含表 面處理等的精密的氧化及(或)沉積技術提供柵極絕緣層104之材料，然后沉積電極部分 105A的適當之材料。然后，可執(zhí)行精密的微影及蝕刻工藝，以便得到電極部分105A及柵極 絕緣層104。例如，在產(chǎn)生電極部分105A的圖案期間，亦可提供可代表先前被沉積的材料層 的一部分之覆蓋層106。然后，可根據(jù)已為大家接受之沉積及非等向性蝕刻(anisotropic etch)技術形成偏移間隔件107，而"包封(encapsulate)"可能其中包含覆蓋層106之電 極部分105A。覆蓋層106及偏移間隔件107在被設計成自半導體層102去除材料的后續(xù) 蝕刻工藝112期間可提供足夠的蝕刻抗性，因而形成了各別之凹處112A，且可以適當之半 導體合金重新填滿所述凹處112A，將于后文中說明其中情形?？捎善崎g隔件107之寬度 及(或)蝕刻工藝112之工藝參數(shù)界定凹處112A之尺寸及形狀，且該蝕刻工藝112可被設 計成實質(zhì)上非等向性的蝕刻工藝、等向性蝕刻(isotropic etching)工藝、或上述工藝之任 何組合?？蓪继?12A的深度選擇成使埋入絕緣層103之上可維持某些數(shù)量的半導體層 102材料，且仍然可以應變半導體合金重新填滿沿著半導體層102的深度方向之大部分，以 便沿著半導體層102的大部分深度而在溝道區(qū)109上施加特定的應力。
我們應當了解在其它裝置區(qū)域中，當考慮到對各別之晶體管不適合時，可不形成 各別之凹處112A。在此種情形中，可在產(chǎn)生偏移間隔件107之圖案時，提供各別之蝕刻掩模 (mask)，以便維持這些裝置區(qū)域中之各別的間隔件材料。 圖lb以示意圖標出在進一步的先進制造階段中之半導體裝置100。如圖所顯示， 已以諸如硅/鍺、硅/碳、及硅/鍺/錫等的應變半導體材料113重新填滿凹處112A。可根 據(jù)諸如選擇性磊晶生長技術而形成應變半導體合金113，在該選擇性磊晶生長技術中，可使 大部分的材料沉積實質(zhì)上受限于半導體層102的露出區(qū)域，因而可避免將材料顯著地沉積 在柵極電極結(jié)構105及隔離結(jié)構108上。在各別之磊晶生長期間，當合金113的天然晶體 結(jié)構與半導體層102的樣板材料(template material)之晶體結(jié)構類似時，應變半導體材 料113可實質(zhì)上呈現(xiàn)在晶體結(jié)構上。因此，合金113亦可實質(zhì)上采用各別之晶格間隔，且因 而可在應變狀態(tài)下生長，其中實質(zhì)上系由合 113的各組成元素之成分及濃度決定應變之類型及大小。例如，在實質(zhì)上基于硅的無應變材料上生長的硅/鍺合金可產(chǎn)生顯著的壓縮 應變，因而如前文所述，也在溝道區(qū)109中誘發(fā)了各別之壓縮應變。例如，當裝置100代表 P溝道晶體管時，20-30原子百分率(atomic percent)或更高之鍺濃度可顯著地增強溝道 區(qū)109內(nèi)之電洞遷移率。 在其它實施例中，半導體合金113可代表諸如硅/碳的任何其它適當之材料，該材 料具有比硅之天然晶格常數(shù)(lattice constant)小的天然晶格常數(shù)，因而導致拉伸應變合 金(tensile-strained alloy)的生長。如前文所述，可根據(jù)已為大家接受之沉積技術使用 凹處112A而形成具有壓縮應變或拉伸應變之半導體合金113，而在其它實施例中，可根據(jù) 諸如注入等的其它工藝技術形成半導體合金113。例如，可省略蝕刻工藝112，或可在裝置 100的被選擇之區(qū)域及不包含凹處112A之那些區(qū)域中執(zhí)行蝕刻工藝112，且可根據(jù)用來加 入諸如鍺、錫、及碳等的材料之適當設計的離子注入序列而形成應變半導體合金113。例如， 可使用前非晶化注入(preceding amorphization implantation)以注入鍺及(或)錫，并 將層102中之材料再結(jié)晶，因而產(chǎn)生應變半導體材料113，而形成壓縮應變半導體合金。在 其它的情形中，可諸如先執(zhí)行非晶化注入，而將碳注入半導體層102，且在使損傷區(qū)域再結(jié) 晶之后，可形成具有拉伸應變之半導體合金113。在其它實施例中，可將根據(jù)凹處112A而以 適當?shù)某练e技術形成應變半導體合金113之步驟結(jié)合在其它裝置區(qū)域中執(zhí)行的注入工藝， 此種方式在生產(chǎn)條件下無法有效率地使用適當之選擇性沉積技術時可能是有利的。例如， 可根據(jù)選擇性磊晶生長技術在凹處112A中形成壓縮應變半導體合金，且根據(jù)基于碳的注 入技術而在其它的裝置區(qū)域中形成拉伸應變半導體合金。 然后，可以任何適當?shù)奈g刻工藝去除可能與覆蓋層106的一部分結(jié)合之偏移間隔 件107，或在其它的情形中，當間隔件107的寬度對后續(xù)之離子注入工藝114被視為是適 當?shù)膶挾葧r，可將間隔件107用來作為一注入掩模，用以界定漏極及源極延伸區(qū)115E之 特定偏移。在注入工藝114之前或之后，可執(zhí)行其它的注入工藝，用以形成諸如所謂的環(huán) 型區(qū)(halo region)(未圖標)，以便得到在由漏極及源極延伸區(qū)115E及溝道區(qū)109界定 的PN結(jié)上之所需的陡峭摻雜劑梯度。例如，各別之環(huán)型注入可包含傾斜注入工藝(tilted implantation process)，用以將具有與延伸區(qū)115E的摻雜劑的導電性類型相反之導電性 類型之摻雜劑加入電極部分105A的邊緣之下。 圖lc以示意圖標出在進一步的先進制造階段中之半導體裝置100。如圖所顯示， 可在柵極電極結(jié)構105的側(cè)壁上形成間隔件結(jié)構116，該間隔件結(jié)構116可仍然包含諸如 間隔件107的各別偏移間隔件，而在其它的情形中，各別之偏移間隔件可已被去除。此夕卜， 覆蓋層106或其一部分仍然可覆蓋電極部分105A之上表面。間隔件結(jié)構116可具有寬度 116W，可選擇該寬度116W，以便實質(zhì)上界定將要被形成的深漏極及源極區(qū)之橫向摻雜劑分 布。因為無須為了可使該深漏極及源極區(qū)向下延伸到埋入絕緣層103而進行沿著垂直方 向的顯著擴散，所以間隔件寬度116W因而可無須配合各別之橫向擴散，因而能夠降低裝置 100之橫向尺寸?？筛鶕?jù)已為大家接受之技術而形成間隔件結(jié)構116，所述技術可包括諸如 氮化硅、二氧化硅等的任何適當材料之沉積、以及接續(xù)的適當之蝕刻技術。
圖ld以示意圖標出在用來自應變半導體合金113去除半導體層102材料且因而 形成凹處117A的蝕刻工藝117期間之半導體裝置100?？筛鶕?jù)已為大家接受之蝕刻配方 (etch recipe)而執(zhí)行蝕刻工藝117，其中可根據(jù)裝置要求而選擇等向性程度。亦即，可選擇諸如蝕刻化學劑以及在使用干式蝕刻工藝的情形下之電漿參數(shù)等的各別工藝參數(shù)，以便 在工藝117期間得到各別之方向性。例如，可將極度非等向性蝕刻技術用來選擇性地去除 層102之材料，因而使所形成的凹處117A與溝道區(qū)109間之偏移實質(zhì)上被間隔件寬度116W 決定。在其它的情形中，可選擇工藝117的實質(zhì)上等向性之特性，因而得到虛線117B所示 之某些程度之底蝕(under-etching)。例如，使用非等向性蝕刻配方時，可提供與諸如隔離 結(jié)構108及間隔件結(jié)構116的其它材料有關之高選擇性?？筛鶕?jù)蝕刻時間而控制蝕刻工藝 117，其中可根據(jù)估計或測量的蝕刻速率而調(diào)整凹處117A之所需深度。
在其它實施例中，可諸如在形成延伸區(qū)115E之前或之后執(zhí)行各別之注入工藝，以 便在所需之深度上加入適當之指針(indicator)物質(zhì)，然后可在蝕刻工藝117期間釋出所 述指針物質(zhì)，因而提供了用來控制蝕刻工藝117的有效率之信號。例如，可注入用來提供光 學終點偵測系統(tǒng)中之容易被偵測到的終點偵測信號之任何適當?shù)奈镔|(zhì)(諸如通常被用于 基于電漿的蝕刻工藝之蝕刻終點偵測物質(zhì))，其中當可選擇各別之"奇特(exotic)"候選物 質(zhì)時，適度低的濃度即已足夠。因此，可充分地抑制可能造成凹處117A的深度隨著不同的 襯底而有所變化的蝕刻速率之變化。在其它實施例中，可在形成應變半導體合金113之工 藝期間加入各別之蝕刻指針物質(zhì)。例如，在該選擇性磊晶生長工藝期間，可將各別之指針物 質(zhì)加入沉積環(huán)境中，因而界定了在具有指針材料的位置與沒有指針材料的位置之間的適度 陡峭之邊界。因為通?？稍谠黾拥臏蚀_性下控制沉積工藝，且沉積工藝可能比各別之蝕刻 工藝有小幅度的工藝變動，所以在此種情形中，可實現(xiàn)凹處117A的大致降低的因不同的襯 底而造成之變化。 圖le以示意圖標出在進一步的先進制造階段中之半導體裝置100，其中執(zhí)行另外 的注入工藝118，以便界定至少向下延伸到埋入絕緣層103且具有適當高的摻雜劑濃度之 深漏極及源極區(qū)115D，其中可由于去除了合金113的半導體材料之大部分而完成上述步 驟。因此，注入工藝118可在深漏極及源極區(qū)115D的整個深度中造成適度高的摻雜劑濃 度，而提供了避免具有不同的注入能量的復雜注入序列(這些不同的注入能量對于在對應 的半導體材料之不同深度上提供各種濃度最大值可能是必要的)之可能性。在某些實施例 中，注入工藝118可包括傾斜注入118A，以便增加漏極及源極延伸區(qū)115E之摻雜劑濃度，也 亦在間隔件結(jié)構116之下提供較高的濃度，因而降低各別之串聯(lián)電阻值。在某些實施例中， 如圖所顯示，當在電極部分105A中需要各別之摻雜劑濃度時，可在注入工藝118之前先去 除覆蓋層106。為達到此一目的，可將覆蓋層106之厚度降低到在蝕刻工藝117期間被用來 作為有效率的蝕刻掩模所需的適當之值，且然后可以間隔件結(jié)構116不會受到顯著影響的 任何適當之高選擇性蝕刻工藝去除具有降低厚度之覆蓋層106。在其它的情形中，如前文中 參照圖ld所述的，對應程度之底蝕可適應在用來去除覆蓋層106的對應工藝期間的間隔件 寬度116W之降低。 因此，在可能包括傾斜注入序列118A的注入工藝118之后，形成了由延伸區(qū)115E
以及具有向下延伸到埋入絕緣層103的高摻雜劑濃度的深漏極及源極區(qū)115D構成之漏極
及源極區(qū)115，同時在間隔件結(jié)構116之下的漏極及源極區(qū)115內(nèi)，維持了具有原始厚度之
應變半導體合金113，因而在溝道區(qū)109中提供了有效率之應變誘發(fā)機構。 圖lf以示意圖標出在被設計成活化漏極及源極區(qū)115的摻雜劑并使這些區(qū)域中
因注入造成的損傷再結(jié)晶的退火工藝119期間之半導體裝置100。在一實施例中，退火工藝119可包括被設計成產(chǎn)生如箭頭119A所示的指定橫向擴散以便調(diào)整溝道區(qū)109中之所需有 效溝道長度之退火步驟。例如，退火工藝119可包括使用溫度范圍大約為攝氏600-1000度 且結(jié)合造成所需熱預算的經(jīng)適當選擇的工藝時間之根據(jù)已為大家接受之退火技術而執(zhí)行 的退火步驟，因而形成所需之橫向摻雜劑分布。由于通過提供凹處117A而得到的深漏極及 源極區(qū)115D中之高摻雜劑濃度(圖le)，可以不需要垂直擴散，因而可考慮到該橫向摻雜劑 分布的適當調(diào)整而專門選擇各別的工藝參數(shù)。在用來界定該有效溝道長度的該各別退火步 驟之前或之后，可根據(jù)短暴露時間(例如，如前文所述，一秒或諸如數(shù)毫秒或更短的短許多 之暴露時間)而執(zhí)行精密的基于輻射之退火工藝。因此，在此種情形中，可實質(zhì)上抑制顯著 的擴散，因而維持了先前已經(jīng)建立的摻雜劑分布、或?qū)⒁谟脕碚{(diào)整有效溝道長度之后續(xù) 的"低溫"退火工藝中建立的摻雜劑分布，其中大約攝氏1100-1300度或更高溫的短時間退 火工藝之適度的高溫提供了有效率的摻雜劑活化。因此，可提供具有高摻雜劑濃度、低電容 值、及所需橫向摻雜劑分布之漏極及源極區(qū)115。 圖lg以示意圖標出在被設計為短時間的基于輻射的退火工藝(因而實質(zhì)上維持 了被注入的摻雜劑分布)的退火工藝119期間之裝置100。因此，在此種情形中，可根據(jù)該注 入工藝并結(jié)合涉及漏極及源極區(qū)115的摻雜劑分布的諸如偏移間隔件107 (圖lb)及間隔 件結(jié)構116的所述間隔件之各別間隔件寬度，而調(diào)整被延伸區(qū)115E及深漏極及源極區(qū)115D 界定的PN結(jié)之各別位置及特性。因此，可形成具有顯著降低的橫向尺寸之裝置100，這是因 為可因該短時間先進式基于雷射或閃光燈的退火工藝119之特性而避免顯著的橫向擴散， 因而可提供具有"最小"寬度的偏移間隔件107及間隔件結(jié)構116。 圖lh以示意圖標出根據(jù)可在形成延伸區(qū)115E之后且在形成深漏極及源極區(qū)115D 之前執(zhí)行的退火步驟119B之另外的實施例之半導體裝置100。例如，如圖lh所顯示，當使 用基于雷射或閃光燈之退火工藝時，可在形成間隔件結(jié)構116之前先執(zhí)行退火工藝119B， 以便提供高工藝一致性，這是因為可避免間隔件結(jié)構116與對應的輻射間之相互作用。在 其它的情形中，可使用傳統(tǒng)的快速熱退火(RTA)體系，然而，其中各別的工藝參數(shù)被特別設 計，以便調(diào)整擴散行為，以便適當?shù)亟缍ㄓ行系篱L度。在此種情形下，諸如摻雜劑活化程 度等的其它準則可能與適當工藝參數(shù)之選擇無關，這是因為可在退火工藝119(圖lg)期間 完成摻雜劑活化，其中亦可實質(zhì)上維持延伸區(qū)115E的預先建立之形狀。
圖li以示意圖標出根據(jù)另外的實施例之半導體裝置100。如圖所顯示，可使半導 體裝置100接受用來將另外的物質(zhì)加入半導體層102的材料之處理120，其中可將該另外 的物質(zhì)定位在較遠處，使該物質(zhì)不會延伸到埋入絕緣層103。在一實施例中，處理120可包 括離子注入工藝，用以增加半導體合金113中之非硅成分之濃度，且(或)增加半導體合金 113朝向埋入絕緣層103之延伸。由于剩余的深漏極及源極區(qū)115D之降低厚度，所以可在 高準確度下執(zhí)行處理120之后的該對應之注入工藝，以便將各別的合金成分定位在接近埋 入絕緣層103之處，同時仍然維持黏著到埋入絕緣層103的充分之樣板材料，以便在用來使 漏極及源極區(qū)115的損傷部分再結(jié)晶的后續(xù)退火工藝119之后得到應變半導體合金。例如， 如果半導體合金113包括通?？删哂写蠹s1-5原子百分率的碳濃度之硅/碳，則亦可根據(jù) 注入工藝而得到類似之濃度。同樣地，在硅/鍺合金中，可在增加之準確度下以離子注入工 藝有效率地加入錫，因而將顯著地影響到整體應變，這是因錫原子具有比鍺高許多的共價 半徑(covalent radius)。
13
在其它實施例中，在增添到或取代先前描述的注入工藝之方式下，處理120可包括在接近漏極及源極區(qū)115的露出表面之處，加入適當之物質(zhì)120A，以便增強對裝置100之進一步的處理。例如，如果需要進一步降低基于金屬硅化物的漏極及源極區(qū)115之串聯(lián)電阻值，則可在接近表面處產(chǎn)生較高的摻雜劑濃度或較高的鍺濃度，以便影響后續(xù)之金屬硅化工藝。在此種情形中，額外增加的濃度之該各別物質(zhì)可被用來作為硅化物阻擋材料，因而可顯著地減緩形成金屬硅化物時的反應速度，此種方式對避免朝向PN結(jié)的金屬硅化物生長是有利的，因而可縮短區(qū)域115N上的PN結(jié)，其中該PN結(jié)與金屬硅化物間之距離可以是最小的。此外，可得到電極部分105A中之硅化物形成與漏極及源極區(qū)115間之顯著的去耦合(decouple)，這是因為覆蓋層106可有效率地阻擋各別的物質(zhì)120A，因而導致電極部分105A中之無阻礙的金屬硅化物產(chǎn)生。在其它實施例中，處理120可包括加入用來增強或穩(wěn)定各別的金屬硅化工藝之適當?shù)奈镔|(zhì)，這是因為某些金屬硅化體系可能遭遇與諸如其中包含高濃度的鍺的硅/鍺的基于硅的半導體合金有關之降低效率或穩(wěn)定性。在此種情形中，可諸如注入高劑量的硅，以便顯著地降低其它合金成分之濃度。 在形成了漏極及源極區(qū)115之后，可根據(jù)已為大家接受之技術而繼續(xù)進一步的工藝，其中在某些例子中，可諸如前文中參照圖li所述之方式形成金屬硅化物，然后沉積層間介電材料，其中在一些實施例中，可將高內(nèi)應力(intrinsic stress)提供給該各別材料之至少一部分，以便進一步增加溝道區(qū)109中之各別應變。由于凹陷的組構，甚至可比傳統(tǒng)的實質(zhì)上平面之漏極及源極組構更為增強自上方介電材料進入溝道區(qū)109之各別應力轉(zhuǎn)移機構。 圖2以示意圖標出包括第一晶體管200A及第二晶體管200B之半導體裝置200，其中晶體管200A、200B中之至少一晶體管可具有前文中參照裝置100所述之組構。亦即，裝置200可包括襯底201，襯底201包含埋入絕緣層203，可在埋入絕緣層203之上形成半導體層202，其中這些組成部分可具有與前文中參照裝置100所述的各別組成部分相同之特性。此外，晶體管200A、200B可在諸如導電性類型、漏極及源極區(qū)之組構(亦即，凹陷的或非凹陷的)、以及各別溝道區(qū)中誘發(fā)的應變之類型等的至少一特性上有所不同。在所顯示之實施例中，晶體管200A、200B可分別代表P溝道晶體管及N溝道晶體管，其中在該情形中，晶體管200A、200B可分別具有被加入其中之應變半導體合金213A、213B，用以誘發(fā)各別的應變。此外，晶體管200A、200B均可具有前文中參照裝置100所述的凹陷漏極及源極組構，其中我們應當了解在其它的情形中，可將實質(zhì)上平面的組構提供給晶體管200A、200B中之一晶體管。 因此，如圖所顯示，晶體管200A、200B可包括在柵極絕緣層204上形成之電極部分205A，該柵極絕緣層204將電極部分205A與溝道區(qū)209隔離。此外，可提供間隔件結(jié)構216，該間隔件結(jié)構216可實質(zhì)上決定漏極及源極區(qū)215的各別凹處之寬度，而漏極及源極區(qū)215可包括延伸區(qū)215E及深漏極及源極區(qū)215D。在所顯示之范例中，第一晶體管200A之漏極及源極區(qū)215可包括高濃度的P型摻雜劑材料，而晶體管200B之漏極及源極區(qū)215可包括高濃度的N型摻雜劑材料。此外，應變半導體合金213A可提供第一晶體管200A的溝道區(qū)209中之各別壓縮應變221A，而應變半導體合金213B可提供第二晶體管200B中之拉伸應變221B。 可根據(jù)前文中參照裝置100所述的工藝技術而形成半導體裝置200。例如，如前文所述，可根據(jù)諸如其中包含各別的磊晶生長技術、及注入技術等的技術、以及所述技術的可能組合的適當之工藝序列而產(chǎn)生各別的應變半導體合金213A、213B。然后，可以前文所述之方式繼續(xù)進一步的工藝，亦即，可根據(jù)已為大家接受之掩模體系而形成各別的延伸區(qū)215E，然后可以諸如工藝117等的一共同的蝕刻工藝形成所述凹處，以便得到如圖所示之凹陷漏極及源極結(jié)構。然后，可根據(jù)前文所述的工藝技術而形成深漏極及源極區(qū)215D。因此，可針對不同類型的晶體管而有效率地提供基于漏極及源極區(qū)中之應變半導體合金的凹陷漏極及源極組構，其中可維持與現(xiàn)有工藝技術間之高度兼容性。 因此，本發(fā)明揭示的主題提供了特征為凹陷漏極及源極組構之方法及半導體裝置，可通過該組構而在可向下延伸到埋入絕緣層之深漏極及源極區(qū)中得到高摻雜劑濃度，用于降低SOI晶體管中之有效結(jié)電容值。因為可在根據(jù)用來將偏移提供給應變半導體合金的間隔件結(jié)構而加入該應變半導體合金之后完成該凹陷處理，所以可沿著原始提供的應變半導體合金的厚度而維持該應變半導體合金之應變誘發(fā)效應。此外，本發(fā)明揭示的技術提供了在沒有不當?shù)臄U散之情形下各別地調(diào)整有效溝道長度之可能性，或者可實質(zhì)上維持根據(jù)先進式基于輻射的退火技術而注入之各別注入分布，因而能夠進一步降低橫向晶體管尺寸。 前文所揭示的特定實施例只是供舉例之用，這是因為熟悉此項技藝者在參閱本發(fā)明的揭示之后，將可易于以不同但等效之方式修改及實施本發(fā)明。例如，可按照不同的順序執(zhí)行前文所述之工藝步驟。此外，除了在最后的權利要求書中所述者之外，本發(fā)明將不受本說明書中顯示出的結(jié)構或設計細節(jié)之限制。因而顯然可改變或修改前文揭示的特定實施例，且將所有此類的變化視為在本發(fā)明的范圍及精神內(nèi)。因此，本發(fā)明所尋求的保護系述及在最后的權利要求書中。
權利要求
一種方法，包括下列步驟通過將晶體管的柵極電極結(jié)構用來作為注入掩模，以執(zhí)行第一離子注入工藝，而在該晶體管的半導體區(qū)中形成漏極及源極延伸區(qū)；在該柵極電極結(jié)構的側(cè)壁形成間隔件結(jié)構；在形成該間隔件結(jié)構之后，執(zhí)行蝕刻工藝，因而在該半導體區(qū)中界定多個凹處；將該間隔件結(jié)構用來作為注入掩模，而在所述凹處中執(zhí)行第二離子注入工藝，用以形成漏極及源極區(qū)，所述漏極及源極區(qū)延伸到位于該半導體區(qū)之下的埋入絕緣層；以及執(zhí)行退火工藝，用以活化所述漏極及源極區(qū)的摻雜劑。
2. 如權利要求1所述的方法，還包括下列步驟在所述半導體區(qū)中形成應變半導體材 料，以在該晶體管的溝道區(qū)中誘發(fā)應變，其中，形成該應變半導體材料的步驟包括在該半 導體區(qū)中形成壓縮應變半導體材料和拉伸應變半導體材料的至少其中一者。
3. 如權利要求1所述的方法，其中，該退火工藝包括基于輻射的退火步驟，其具有大約 為一秒或更短的有效輻射時間。
4. 如權利要求1所述的方法，其中，該退火工藝包括被設計成調(diào)整該晶體管的橫向有 效溝道長度的退火步驟。
5. 如權利要求l所述的方法，還包括在執(zhí)行該第二離子注入工藝之前，執(zhí)行被設計成 將所述延伸區(qū)退火的延伸退火工藝，以及在該柵極電極結(jié)構的電極部分的上表面之上，形 成覆蓋層，且在凹陷該半導體區(qū)時，將該覆蓋層用來作為蝕刻掩模。
6. —種方法，包括下列步驟在第一晶體管的第一半導體區(qū)中形成第一應變半導體合金，該第一應變半導體合金至 少部分地位于漏極及源極區(qū)中，且在該第一晶體管的溝道區(qū)中誘發(fā)第一類型的應變；在該第一晶體管的所述漏極及源極區(qū)的每一漏極及源極區(qū)的一部分中，形成凹處；以及將摻雜劑物質(zhì)注入至所述漏極及源極區(qū)中的所述凹處，以形成深漏極及源極區(qū)，所述 深漏極及源極區(qū)延伸到在其上形成該第一半導體區(qū)的埋入絕緣層。
7. 如權利要求6所述的方法，還包括在第二晶體管的第二半導體區(qū)中形成第二應變 半導體合金，該第二應變半導體合金至少部分地位于漏極及源極區(qū)中，且在該第二晶體管 的溝道區(qū)中誘發(fā)第二類型的應變，而該第一類型的應變是與該第二類型的應變?yōu)橄喾搭?型，以及在該第二晶體管的所述漏極及源極區(qū)的每一漏極及源極區(qū)的一部分中形成凹處， 并將摻雜劑物質(zhì)注入至該第二晶體管的所述漏極及源極區(qū)，以形成深漏極及源極區(qū)，該第 二晶體管的所述深漏極及源極區(qū)延伸到該埋入絕緣層。
8. 如權利要求6所述的方法，還包括在該第一晶體管中形成所述凹處之前，在該第一 晶體管中形成漏極及源極延伸區(qū)，以及將該第一晶體管退火，其中，將該第一晶體管退火的 步驟包括將該第一晶體管的所述漏極及源極延伸區(qū)退火，以調(diào)整該第一晶體管的有效溝 道長度。
9. 一種半導體器件，包括具有凹陷的漏極及源極區(qū)的第一晶體管，所述漏極及源極區(qū)延伸到埋入絕緣層；以及 在所述漏極及源極區(qū)中部分地設置的應變半導體合金，該應變半導體合金在該第一晶 體管的溝道區(qū)中誘發(fā)應變。
10.如權利要求9所述的半導體器件，其中，該應變半導體合金具有壓縮應變和拉伸應 變的至少其中一者，而且還包括第二晶體管，所述第二晶體管具有與該第一晶體管的導電 性類型不同的導電性類型。
全文摘要
通過根據(jù)間隔件結(jié)構而凹陷漏極及源極區(qū)的一些部分，用來形成深漏極及源極區(qū)之后續(xù)注入工藝可造成向下延伸到SOI晶體管的埋入絕緣層之適度高摻雜劑濃度。此外，該間隔件結(jié)構使顯著量的應變半導體合金維持其原始的厚度，因而提供了有效率的應變誘發(fā)機構。通過精密退火技術的使用而可避免不當?shù)臋M向擴散，因而降低各別間隔件的橫向?qū)挾龋乙蚨档途w管裝置的長度。因此，可根據(jù)降低的橫向尺寸而實現(xiàn)增強的電荷載子遷移率以及降低的結(jié)電容值。
文檔編號H01L21/324GK101755326SQ200880022751
公開日2010年6月23日 申請日期2008年6月30日 優(yōu)先權日2007年6月29日
發(fā)明者A·格林, M·連斯基, T·福伊德爾 申請人:先進微裝置公司