半導體裝置及用于形成硅化物層的方法

專利名稱：半導體裝置及用于形成硅化物層的方法
技術領域：
本發明一般涉及一種形成硅化物層的制作方法及所得半導體裝置。 藉此主張2007年3月21日申請的美國專利申請案第11/689,267號的優先權的權 益，所述申請案以引用方式并入本文中。
背景技術：

發明內容


圖1A- 1C圖解說明用于制作自對準硅化電子裝置的快速熱退火中的過程。
圖2A - 2H圖解說明用于制作根據本發明的自對準硅化電子裝置的過程的實施例。
具體實施例方式
在半導體制作過程中，在含硅器件上形成低電阻率金屬硅化物區。所述硅化物區 在電子裝置中達成有效率的組件電互連。
硅化物是由各種形式的硅(例如，單晶或多晶)與金屬之間的化學反應形成的化 合物材料。
自對準硅化物(稱為自對準多晶硅化物)形成在例如晶體管柵極及源極/漏極區等 含硅器件上。自對準多晶硅化物提供一層低電阻率材料在所述器件上的精確放置。
在一種自對準硅化物處理方法中，在含硅器件的所暴露部分上沉積毯覆金屬層。 接著使所述金屬與所述器件的部分起反應來形成硅化物區。所述器件的未暴露部分(例 如由間隔層覆蓋的部分)不形成硅化物區。以此方式，自對準硅化物選擇性地形成在 所述器件上，而不圖案化或蝕刻經沉積的硅化物以定義低電阻區。自對準硅化物既可 形成于包含鎳、鈦、鈷的金屬，又可形成于與硅起反應以形成硅化物的其它金屬。
雖然大多數現有技術過程取決于兩步驟快速熱退火(RTA)來獲得低電阻率硅化物 相，但已知一步驟RTA過程。現有技術的一步驟RTA過程通常采用高溫。參照圖1A -1C，現有技術的一步驟RTA過程是一種制作自對準硅化物結構的方法。圖1A包含襯底101、含在襯底101內的摻雜有源區103及含硅器件105A。襯底 101通常為硅晶片。含硅器件105A可(例如)是晶體管的多晶硅柵極區。含硅器件 105A具有毗鄰間隔層107。毗鄰間隔層107通常是由二氧化硅、氮化硅或另一介電材 料制作而成。摻雜有源區103A可充當所述晶體管的源極及漏極。
在圖IB中， 一層硅化物形成金屬109 (或另一選擇為，金屬合金)毯覆沉積在襯 底101及含硅器件105A的所暴露部分上方。應用高溫RTA過程，通常在超過50(TC 的溫度。所述高溫RTA致使硅化物形成金屬109的部分與襯底101及含硅器件105A 的所暴露部分起反應。后續選擇性濕式蝕刻(未顯示)移除硅化物形成金屬109的任 何多余(也就是，未反應金屬)部分。
現參照圖1C，在所述高溫RTA及所述后續選擇性濕式蝕刻執行后，形成低電阻 率金屬硅化物111。具有各種結構的材料組成的一部分已改變，因此形成硅化摻雜有 源區103B及含硅硅化特征105B。注意，硅化摻雜有源區103B及含硅硅化特征105B 僅為初始慘雜有源區103 A及含硅特征105A (圖1A-1B)的經部分消耗的版本。
然而，現有技術硅化幾乎不提供對電子裝置的不同組件上的電阻率水平的靈活 性。例如，所要硅化過程將允許在柵極區上形成較低電阻率硅化物，同時在源極及漏 極區上方維持具有對應的較高電阻率的較薄硅化物層，藉此防止后兩個區中的電短路。
參照圖2A，半導體裝置200的一部分包含襯底201、 一個或一個以上摻雜含硅區 203 A及含硅特征205 A。半導體裝置200的所述部分可為典型集成電路的任一部分。 僅出于說明性目的，半導體裝置200打算僅具有代表性且可視為(例如)浮動柵極存 儲器單元或場效應晶體管的一部分。在浮動柵極存儲器單元的情況下，僅顯示所述單 元的部分且含硅特征205A可視為控制柵極。所屬領域的技術人員將易于預想實際上 將怎樣實際制作各種半導體裝置且本文中所述的硅化物過程將怎樣應用于各種類型的 裝置。
襯底201可由半導體技術中所已知的各種材料組成。所述材料包含硅(其它族IV 半導電材料)、化合物半導體(例如，元素化合物，尤其來自周期表族III-V及II-VI 的元素)、石英光掩模(例如，用作裝置襯底的掩模，其中在一個表面上方具有經沉 積且經退火的多晶硅層或經沉積/經濺鍍的金屬層)或其它適合材料。常常，將根據完 成半導電產品的打算用途來選擇襯底201。例如，可在硅晶片上形成用作用于計算機 的集成電路中的組件的存儲器單元。用于輕型應用或柔性電路應用(例如蜂窩式電話 或個人數據助理(PDA))的存儲器單元可形成聚對苯二甲酸乙二酯(PET)襯底上的存 儲器單元，所述襯底經沉積而具有二氧化硅及多晶硅，且之后經受準分子激光退火 (ELA)的退火步驟。出于本文中所述的實例性實施例的目的，僅摻雜含硅區203 A及 含硅特征205A需要至少部分地由硅組成。在具體實例性實施例中，可將襯底201選 擇為硅晶片。可在任何金屬沉積步驟之前將擇優化學蝕刻或另一選擇為原位濺鍍蝕刻 應用于襯底201。
間隔層207沿含硅特征205A的側壁形成。在此技術中已知間隔層207的制作。間隔層207常常由介電材料形成，例如經化學氣相沉積(CVD)沉積的二氧化硅或氮化 硅。第一毯覆金屬層209形成在半導體裝置200的所暴露區域上方。毯覆金屬層209 可(例如)是鎳、鈷或與硅起化學反應以形成硅化物的其它金屬或金屬合金。
在一些實施例中，毯覆金屬層209是濺鍍在半導體裝置200上方的鈷層。(與此 相反，現有技術技藝常常需要金屬層(例如Co或Ni)罩有勢壘層(例如氮化鈦(TiN))。 將毯覆金屬層209形成為在1 nm與100 nm之間的厚度，但所述厚度可根據裝置類型、 設計規則及其它因素變化。所屬領域的技術人員可易于確定適合厚度。
在圖2B中，將快速熱退火(RTA)應用于半導體裝置200。在一些實施例中，毯覆 金屬層209 (圖2A)由鈷組成且所述RTA過程形成硅化鈷(CoSi2)層211 A。
在一些實施例中，針對硅化鎳，在250'C至350'C之間執行所述RTA過程。在一 些實施例中，鈷及鈦可能需要較高溫度。所述RTA過程產生經部分消耗的摻雜含硅區 203B及經部分消耗的含硅特征205B。(在一些實施例中，CoSb層211A由鈷與經部 分消耗的下伏含硅區203B或含硅特征205B的下伏硅之間的化學反應形成。)在其它 實施例中，可采用高達75(TC或更高的溫度。
現參照圖2C,使用選擇性蝕刻劑來移除任何多余量的毯覆金屬層211 A，因此形 成穩定硅化物膜211B。穩定硅化物膜211B可充當用于后續制作過程操作的低電阻率 接觸層。
在圖2D中，介電保護(掩蔽)層213A沉積或以其它方式形成在半導體裝置200 的所暴露部分上方。在一些實施例中，介電保護層213A是由等離子增強型化學氣相 沉積(PECVD)沉積的100埃至1000埃厚的氮化硅(SisN4)或氧氮化物膜。間隙填充沉積 物215A (圖2E)接著形成在介電保護層213 A上方。在具體實施例中，間隙填充沉 積物215A是6000埃厚的高溫未摻雜硅酸鹽玻璃(HTUSG)沉積物。然而，所屬領域的 技術人員將認識到可使用其它材料及沉積技藝。同樣，間隙填充沉積物215 A的最終 厚度將至少部分地取決于下伏經部分消耗的含硅特征205B的高度。
在一些實施例中，間隙填充沉積物215 A將大致覆蓋半導體裝置200上的所有器 件。執行化學(例如，濕式蝕刻或等離子蝕刻)及/或機械蝕刻過程操作以暴露介電保 護層213 A的最上部分(圖2F)且形成經平面化的間隙填充沉積物215B。在所述蝕 刻過程之后，經平面化的間隙填充沉積物215B的最上表面與介電保護層213的最上 部分大致共面。
可通過(例如)可選化學機械平面化(CMP)來完成所述蝕刻。在其中間隙填充沉 積物215A為氧化物(例如HTUSG)的情況下，所述CMP可可選地后跟干式或濕式 輕氧化物回蝕過程。己知所述回蝕過程。例如，在一些實施例中，所述干式蝕刻可為 各向異性干式蝕刻，例如反應性離子蝕刻(RIE)。在一些實施例中，所述濕式蝕刻可為 各向同性濕式化學蝕刻。
參照圖2G，高選擇性(也就是，以比二氧化硅或硅化物高的速率選擇性地蝕刻 氮化硅)濕式或干式化學蝕刻移除介電保護層213A的所暴露部分，從而停止在下伏
6穩定硅化物膜21 IB上。高選擇性蝕刻劑可(例如)是濕式蝕刻劑(例如正磷酸(H3P04)) 或等離子蝕刻。所述高選擇性蝕刻留下經平面化的間隙填充沉積物215B作為介電保 護層、不覆蓋穩定硅化物膜211B且形成經蝕刻的介電保護層213B。
現參照圖2H，第二硅化操作通過經由經平面化的間隙填充沉積物215B在穩定硅 化物膜211B的所暴露部分上方沉積第二金屬層(未顯示)而發生。可將所述第二金 屬層挑選為第一毯覆金屬層209 (圖2A)中使用的相同金屬或金屬合金。另一選擇為， 在一些實施例中，可將所述第二金屬層挑選為含有不同于第一毯覆金屬層209的金屬。 在具體實施例，將所述第二金屬層挑選為鈷。因此，在額外RTA及任一未反應金屬的 選擇性蝕刻后，所述第二金屬層形成額外硅化物層217。穩定硅化物膜211B與額外硅 化物層217的組合在下伏經部分消耗的含硅器件205B上方共同形成厚的低電阻率硅 化層。在一些實施例中，額外硅化物層217可為其中所述第二金屬層沉積為約200埃 的厚度的CoSi2層。在一些實施例中，此范圍可自100埃至1000埃。
值得注意地，因經蝕刻的介電保護層213B及經平面化的間隙填充沉積物215B的 掩蔽效應，下伏穩定硅化物膜211B不受影響或僅最低程度地受到后續金屬沉積或額 外退火操作的影響。因此，低電阻率區域可形成在(例如)柵極區上方，而對源極及 漏極區幾乎不具有影響。
結論
一些實施例涉及一種在電子裝置的含硅器件上形成多個硅化物層的方法。所述方 法包含在第一及第二含硅器件中的每一者上方沉積第一含金屬層。執行第一退火步驟 以使所述第一含金屬層與所述第一及第二含硅器件中的每一者起化學反應，因此分別 形成第一及第二硅化區。在所述第一及第二硅化區上方形成保護層。在所述保護層中 蝕刻開口以暴露所述第一硅化區同時繼續掩蔽所述第二硅化區。在所述第一硅化區上 方沉積第二含金屬層，且執行第二退火步驟以使所述第二含金屬層與所述第一硅化區 起化學反應。
一些實施例涉及一種在電子裝置的含硅器件上形成多個硅化物層的方法。所述方
法包含在第一及第二含硅器件中的每一者上方沉積第一含金屬層；執行第一退火步
驟以使所述第一含金屬層與所述第一及第二含硅器件中的每一者起化學反應，從而分
別形成第一及第二硅化區；在所述第一及第二硅化區上方形成介電保護層；及形成大 致覆蓋所述電子裝置上的所有器件的間隙填充介電層。在所述介電保護層中蝕刻開口 以暴露所述第一硅化區同時繼續掩蔽所述第二硅化區。在所述第一硅化區上方沉積第 二含金屬層，且執行第二退火步驟以使所述第二含金屬層與所述第一硅化區起化學反 應。
一些實施例涉及一種電子裝置。所述電子裝置包含源極及漏極區。每一區均具有 由第一硅化物組成的最上部分，其中所述第一硅化物上覆有第一介電層。所述電子裝 置進一步包含具有由第二硅化物組成的最上部分的柵極區。所述第二硅化物既比所述 第一硅化物厚又具有比所述第一硅化物低的電阻率，其中所述第二硅化物的至少一部分形成在所述第一介電層中的開口中。
在前述說明書中，描述了本發明的實施例。然而，所屬領域的技術人員顯而易見， 可對本發明做出各種修改及改變，而不背離如所附權利要求書中所述的本發明的較寬 廣精神及范圍。例如，所屬領域的技術人員將了解，根據本發明，厚的完全硅化金屬 柵極及較薄硅化源極及漏極區可由相同或不同金屬硅化物組成，諸如(例如)鈦(Ti)、 鉭(Ta)、鎢(W)、鎳(Ni)、鉑(Pt)、鈀(Pd)及其合金的硅化物。在各種硅化物中，Co、 Ni或Pt的硅化物(以其最低電阻率相)尤其有利。另一選擇為，在其它實施例中， 所述源極及漏極區可包含CoSi2，而所述硅化金屬柵極包含CoSi2及一硅化鎳(NiSi)。 所屬領域的技術人員可易于預想歸屬于本發明的范圍內的其它合金的排列組合。此外， 可使用不同介電、保護或掩蔽材料，也可采用不同沉積、濺鍍及形成技藝。雖然具體 敘述由晶體管柵極及源極/漏極區構成，但本發明的實施例也可為眾多其它含硅裝置類 型。本說明書及圖式因此將視為僅具有說明性而非限制意義。
權利要求
1、一種方法，其包括在電子裝置的第一及第二含硅器件中的每一者上方沉積第一含金屬層；執行第一退火過程以使所述第一含金屬層與所述第一及第二含硅器件中的每一者起化學反應，從而分別形成第一及第二硅化區；在所述第一及第二硅化區上方形成保護層；在所述保護層中蝕刻開口以暴露所述第一硅化區同時繼續掩蔽所述第二硅化區；在所述第一硅化區上方沉積第二含金屬層；及執行第二退火過程以使所述第二含金屬層與所述第一硅化區起化學反應。
2、 如權利要求1所述的方法，其中將所述第一及第二含金屬層中的至少一者選擇為元素金屬材料。
3、 如權利要求1所述的方法，其中將所述第一及第二含金屬層中的至少一者選擇為化合物金屬材料。
4、 如權利要求1所述的方法，其中制作所述第一含硅特征器件以形成晶體管柵極區。
5、 如權利要求1所述的方法，其中制作所述第二含硅器件以形成晶體管源極/漏極區。
6、 如權利要求l所述的方法，其中選擇所述含金屬層中的至少一者以包含鈷。
7、 如權利要求l所述的方法，其中選擇所述含金屬層中的至少一者以包含鎳。
8、 如權利要求l所述的方法，其中將所述保護層選擇為介電材料。
9、 一種方法，其包括在電子裝置的第一及第二含硅器件中的每一者上方沉積第一含金屬層；執行第一退火過程以使所述第一含金屬層與所述第一及第二含硅器件中的每一者起化學反應，從而分別形成第一及第二硅化區；在所述第一及第二硅化區上方形成介電保護層；形成大致覆蓋所述電子裝置上的器件的間隙填充介電層，在所述介電保護層中蝕刻開口以暴露所述第一硅化區同時繼續掩蔽所述第二硅化區；在所述第一硅化區上方沉積第二含金屬層；及執行第二退火過程以使所述第二含金屬層與所述第一硅化區起化學反應。
10、 如權利要求9所述的方法，其進一步包括平面化所述間隙填充介電層使得在蝕刻所述開口之前，其與所述保護層的最上部分大致共面。
11、 如權利要求9所述的方法，其中將所述第一及第二含金屬層中的至少一者選擇為元素金屬材料。
12、 如權利要求9所述的方法，其中將所述第一及第二含金屬層中的至少一者選擇為化合物金屬材料。
13、 如權利要求9所述的方法，其中制作所述第一含硅器件以形成晶體管柵極區。
14、 如權利要求9所述的方法，其中制作所述第二含硅器件以形成晶體管源極/漏極區。
15、 如權利要求9所述的方法，其中選擇所述含金屬層中的至少一者以包含鈷。
16、 如權利要求9所述的方法，其中選擇所述含金屬層中的至少一者以包含鎳。
17、 一種電子裝置，其包括源極及漏極區，每一區均具有由第一硅化物組成的最上部分，所述第一硅化物上覆有第一介電層；及柵極區，其具有包含第二硅化物的最上部分，所述第二硅化物既比所述第一硅化物厚又具有比所述第一硅化物低的電阻率，所述第二硅化物的至少一部分形成在所述第一介電層中的開口中。
18、 如權利要求17所述的電子裝置，其進一步包括經平面化的第二介電層，所述經平面化的第二介電層與所述第一介電層的一部分的最上表面大致共面。
19、 如權利要求17所述的電子裝置，其中所述第一及第二硅化物中的至少一者部分地由鈷組成。
20、 如權利要求17所述的電子裝置，其中所述第一及第二硅化物中的至少一者部分地由鎳組成。
全文摘要
本發明揭示一種電子裝置及用于形成所述電子裝置的方法。所述電子裝置包含源極及漏極區。每一區均具有包含第一硅化物的最上部分，其中所述第一硅化物上覆有第一介電層。所述電子裝置進一步包含具有由第二硅化物組成的最上部分的柵極區。所述第二硅化物既比所述第一硅化物厚又具有比所述第一硅化物低的電阻率，其中所述第二硅化物的至少一部分形成在所述第一介電層中的開口中。
文檔編號H01L21/336GK101641771SQ200880009054
公開日2010年2月3日 申請日期2008年3月20日 優先權日2007年3月21日
發明者熱羅姆·洛利維耶, 羅曼·科珀德 申請人:愛特梅爾公司