專利名稱：半導體器件及其柵極的形成方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種半導體器件及其柵極的形成方法。
背景技術：
半導體集成電路芯片的工藝制作利用批量處理技術，在同一硅襯底上形成大量各 種類型的復雜器件，并將其互相連接以具有完整的電子功能。隨著超大規模集成電路的迅 速發展，芯片的集成度越來越高，元器件的尺寸越來越小，因器件的高密度、小尺寸引發的 各種效應對半導體工藝制作結果的影響也日益突出。 以柵極的制作為例隨著器件尺寸不斷縮小，器件的柵極線寬也隨之減小，這一方 面會給柵極的光刻工藝帶來難度，另一方面在后續對源/漏極注入的離子進行熱退火處理 時也易出現雜質離子擴散至柵極下方的情況，導致器件的源/漏區之間距離變短，出現交 疊電容(overlapcapacitance)變大，器件的工作速度變慢等問題。 圖1至圖3為說明現有的柵極結構形成方法的器件剖面示意圖，如圖1所示，先 在襯底101上形成墊氧化硅層102 (Pad Oxide)，再在其上沉積多晶硅層103，并利用光刻 膠110光刻出柵極圖形；接著，如圖2所示，以光刻膠110為掩膜，刻蝕多晶硅層103和墊 氧化層102，形成多晶硅柵極；再接著，如圖3所示，去除光刻膠110后，利用離子注入方 式，以形成的多晶硅柵極為掩膜，在該多晶硅柵極兩側形成淺摻雜漏區(LDD， Light-Doped Drain)104。 圖3中形成的垂直側壁的柵極為理想情況，實際形成的柵極通常頂部小、底部大， 因此，實際生產中要求光刻形成的尺寸比設計值a更小，當工藝發展到65nm以下時，光刻的 難度較大。另外，上述現有的柵極結構的形成方法中，離子注入形成LDD區時注入的離子， 在后續的退火步驟中易向柵極下方擴散，使得柵極下方相鄰LDD區之間的距離由設計值a 縮小為實際值b，這將導致器件在柵極及源/漏極之間的交疊電容(overl即c即acitance) 變大，器件的工作速度變慢。 為此，現有技術中有時會采用先對多晶硅柵極進行氧化，在其外形成一層氧化層， 再以該覆蓋有氧化層的多晶硅柵極為掩膜進行離子注入形成LDD區的方法。采用這種方法 一則可以先形成較大尺寸的柵極，減小光刻難度，二則可以緩解退火步驟中離子向柵極下 擴散引發的器件電性能變差的問題。 圖4為現有的在柵極外形成氧化層的半導體器件剖面示意圖，如圖4所示，先在襯 底101上形成墊氧化硅層102和多晶硅層103 ;再利用光刻、刻蝕工藝形成尺寸為a'的較 大尺寸的多晶硅柵極，再對其進行氧化，令多晶硅柵極的外層發生氧化反應形成一層氧化 硅層410。此時，再以該外面覆蓋一層氧化硅層410的多晶硅柵極結構為掩膜進行形成LDD 區104的離子注入操作。經上述處理后，實際形成的多晶硅柵極的尺寸變回或接近目標值 a，兩個相鄰LDD區之間的距離也可以更接近于設計值a。上述改進使得工藝制作中對于退 火步驟中離子向柵極下方的擴散有了一定的容忍度。
4
但是，當器件尺寸進一步縮小至65nm以下工藝結點時，對器件的尺寸控制要求更 嚴，通常要求將形成的柵極外氧化層的厚度控制在7nm及以下，這一微小的形成厚度在實 際操作中很難實現精確控制。此時，上述在柵極外形成氧化層的方法已難以滿足小尺寸器 件在尺寸方面的嚴格的制作要求。 另外，申請號為200410071086. 3的中國專利申請提出了一種可縮小柵極線寬的 方法，該方法先在襯底上形成了一尺寸較大的柵極結構，并在這一柵極結構的頂部形成了 金屬硅化物；然后，通過光刻的方法定義出一尺寸較小的柵極區域，再利用刻蝕的方法去除 位于該小尺寸區域以外的金屬硅化物和柵極結構，該方法可以在柵極線寬較小的情況下， 改善柵極上硅化物的形成質量。同時，其也可以通過在大尺寸柵極結構時進行離子注入而 在較大范圍內緩解離子向柵極下擴散而引發的問題。 但是，該方法有以下不足之處一是，其增加了光刻較小尺寸柵極區域的步驟，不 僅提高了生產成本，延長了生產周期，而且也未能避免光刻小尺寸柵極所帶來的困難；二 是，由于所增加的光刻小尺寸柵極的工藝不能利用自對準技術，所形成的器件柵極很可能 未處于源/漏極的中間部位，對器件性能反而不利。因此，該方法實際上并不能解決上述提 出的現有柵極形成方法中出現的問題，在器件性能方面沒有得到真正的提高。
發明內容
本發明提供一種半導體器件及其柵極的形成方法，以改善現有半導體器件及其柵
極形成方法中在退火步驟中易出現離子擴散至柵極下方的現象。 為達到上述目的，本發明提供的一種半導體器件柵極的形成方法，包括步驟 提供已形成墊氧化層的襯底； 在所述襯底的墊氧化層上形成輔助介質層； 利用光刻工藝在所述輔助介質層上形成柵極孔圖形； 以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化層，形成柵 極孔； 沉積多晶硅層，以填充所述柵極孔； 平坦化所述多晶硅層至曝露出所述輔助介質層； 去除所述輔助介質層，形成柵極。 其中，所述柵極孔圖形所限定的柵極孔的尺寸與所述柵極的頂部尺寸相同，且所 述柵極的頂部尺寸由與柵極尺寸設計值相同的柵極底部尺寸，以及后面形成的、位于所述 柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述待形成柵極下方擴散的程度確定。
其中，所述刻蝕的工藝條件由所述柵極側壁的傾斜角度確定，所述傾斜角度由所 述柵極的頂部尺寸、底部尺寸及高度確定。 本發明具有相同或相應技術特征的一種半導體器件的形成方法，包括步驟 提供襯底； 在所述襯底上形成墊氧化層； 在所述墊氧化層上形成輔助介質層； 利用光刻工藝在所述輔助介質層上形成柵極孔圖形； 以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化層，形成柵
5極孔； 沉積多晶硅層，以填充所述柵極孔； 平坦化所述多晶硅層至曝露出所述輔助介質層； 去除所述輔助介質層，形成柵極； 利用離子注入工藝，以所述柵極為掩膜形成淺摻雜漏區；
進行熱退火處理以激活所述淺摻雜漏區中注入的離子；
在所述柵極頂部和所述淺摻雜漏區表面形成金屬硅化物。 其中，所述柵極孔圖形所限定的柵極孔的尺寸與所述柵極的頂部尺寸相同，且所
述柵極的頂部尺寸由與柵極尺寸設計值相同的柵極的底部尺寸，以及后面形成的、位于所
述柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述柵極下方擴散的程度確定。 其中，所述刻蝕的工藝條件由所述柵極側壁的傾斜角度確定，所述傾斜角度由所
述柵極的頂部尺寸、底部尺寸及高度確定。 與現有技術相比，本發明具有以下優點 本發明的半導體器件及其柵極的形成方法，利用鑲嵌的方法形成了半導體器件的 柵極，利用刻蝕本身具有的特點，形成了上大下小的柵極孔，令形成的柵極的頂部尺寸大于 其底部的尺寸。采用本發明的半導體器件及其柵極的形成方法形成的半導體器件，一則可 以降低對光刻的要求，減小光刻難度，二則可以緩解退火步驟中離子向柵極下擴散引發的 器件電性能變差的問題，減小柵極及源/漏極之間的交疊電容，提高器件的工作速度。另 外，由于所形成的柵極的頂部尺寸較大，其還有利于后續在柵極頂部形成質量較好的金屬 硅化物。
圖1至圖3為說明現有的柵極結構形成方法的器件剖面示意圖； 圖4為現有的在柵極外形成氧化層的半導體器件剖面示意圖； 圖5為本發明的具體實施例的半導體器件及其柵極形成方法的流程圖； 圖6至圖13為說明本發明具體實施例的半導體器件及其柵極形成方法的器件剖
面示意圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明 的具體實施方式
做詳細的說明。 本發明的處理方法可以被廣泛地應用于各個領域中，并且可利用許多適當的材料
制作，下面是通過具體的實施例來加以說明，當然本發明并不局限于該具體實施例，本領域
內的普通技術人員所熟知的一般的替換無疑地涵蓋在本發明的保護范圍內。 其次，本發明利用示意圖進行了詳細描述，在詳述本發明實施例時，為了便于說
明，表示器件結構的剖面圖會不依一般比例作局部放大，不應以此作為對本發明的限定，此
外，在實際的制作中，應包含長度、寬度及深度的三維空間尺寸。 利用現有的柵極形成方法是先形成多晶硅層，再光刻、刻蝕形成多晶硅柵極，其形 成的柵極通常為頂部小、底部大的結構，即，實際得到的柵極底部的尺寸要大于光刻時的尺
6寸，這對于器件尺寸日益縮小的集成電路的光刻制作工藝極為不利。且由于其頂部尺寸較 小，其頂部自對準方式形成的柵極金屬硅化物的形成質量較差，通常會因線寬效應形成不 穩定的高阻硅化物，對器件性能不利。另外，現有的柵極形成方法中，在利用離子注入方式 在多晶硅柵極兩側形成淺摻雜漏區后，在后續的退火步驟中易出現注入的離子向柵極下方 擴散，使器件柵極及源/漏極之間的交疊電容(overlap c即acitance)變大，器件的工作速 度變慢等問題。 本發明提出了一種新的半導體器件柵極的形成方法，包括步驟 提供已形成墊氧化層的襯底； 在所述襯底的墊氧化層上形成輔助介質層； 利用光刻工藝在所述輔助介質層上形成柵極孔圖形； 以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化層，形成柵 極孔； 沉積多晶硅層，以填充所述柵極孔； 平坦化所述多晶硅層至曝露出所述輔助介質層； 去除所述輔助介質層，形成柵極。 其中，所述柵極孔圖形所限定的柵極孔的尺寸與所述柵極的頂部尺寸相同，且所 述柵極的頂部尺寸由與柵極尺寸設計值相同的柵極底部尺寸，以及后面形成的、位于所述 柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述待形成柵極下方擴散的程度確定。
其中，所述刻蝕的工藝條件由所述柵極側壁的傾斜角度確定，所述傾斜角度由所 述柵極的頂部尺寸、底部尺寸及高度確定。 其中，所述柵極的頂部尺寸比底部尺寸大約5至20nm。 其中，刻蝕所述輔助介質層時所用的刻蝕氣體為碳氟比高的含碳氟氣體。 其中，所述輔助介質層的厚度至少等于所述柵極的高度。 其中，所述輔助介質層由氮化硅材料或氮氧化硅材料形成。 其中，所述輔助介質層利用低溫的化學氣相沉積方法形成。 其中，所述去除輔助介質層利用濕法腐蝕方法實現。 本發明還提出了一種新的半導體器件的形成方法，包括步驟 提供襯底； 在所述襯底上形成墊氧化層； 在所述墊氧化層上形成輔助介質層； 利用光刻工藝在所述輔助介質層上形成柵極孔圖形； 以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化層，形成柵 極孔； 沉積多晶硅層，以填充所述柵極孔； 平坦化所述多晶硅層至曝露出所述輔助介質層； 去除所述輔助介質層，形成柵極； 利用離子注入工藝，以所述柵極為掩膜形成淺摻雜漏區；
進行熱退火處理以激活所述淺摻雜漏區中注入的離子；
在所述柵極頂部和所述淺摻雜漏區表面形成金屬硅化物。
其中，所述柵極孔圖形所限定的柵極孔的尺寸與所述柵極的頂部尺寸相同，且所
述柵極的頂部尺寸由與柵極尺寸設計值相同的柵極的底部尺寸，以及后面形成的、位于所
述柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述柵極下方擴散的程度確定。 其中，所述刻蝕的工藝條件由所述柵極側壁的傾斜角度確定，所述傾斜角度由所
述柵極的頂部尺寸、底部尺寸及高度確定。 其中，所述柵極的頂部尺寸比底部尺寸大約5至20nm。 其中，刻蝕所述輔助介質層時所用的刻蝕氣體為碳氟比高的含碳氟氣體。 其中，所述輔助介質層的厚度至少等于所述柵極的高度。 其中，所述輔助介質層由氮化硅材料或氮氧化硅材料形成。 其中，所述輔助介質層利用低溫的化學氣相沉積方法形成。 其中，所述去除輔助介質層利用濕法腐蝕方法實現。 本發明的半導體器件及其柵極的形成方法，利用大馬士革方法形成頂部大、底部 小的柵極結構，對于65nm節點以下的技術，降低了光刻的要求，提高了柵極金屬硅化物的 形成質量，緩解了因離子向柵極下擴散而引發的器件性能變差的問題。 圖5為本發明的具體實施例的半導體器件及其柵極形成方法的流程圖，圖6至圖 13為說明本發明具體實施例的半導體器件及其柵極形成方法的器件剖面示意圖，下面結合 圖5至圖13對本發明的具體實施例進行詳細介紹。
步驟501 :提供已形成墊氧化層的襯底。 圖6為本發明具體實施例中提供的襯底的剖面示意圖，如圖6所示，本實施例中的 襯底600除了已形成墊氧化層602夕卜，還可以已在襯底內形成用于在各器件間進行電隔離 的淺溝槽隔離(STI， Shallow Trenchlsolation)結構601。其中，該墊氧化層602通常是 利用熱氧化法形成，其厚度與器件性能密切相關，不同的器件對該層厚度的具體要求不同。
步驟502 :在所述襯底的墊氧化層上形成輔助介質層。 圖7為本發明具體實施例中形成輔助介質層后的器件剖面示意圖，如圖7所示，在 墊氧化層602上又形成了一層輔助介質層603。該輔助介質層的材料選擇可以有多種，只需 要滿足與墊氧化層602的氧化硅材料及后面形成柵極的多晶硅材料不同，且與二者之間具 有腐蝕或刻蝕選擇比即可。如，可以選用氮化硅、氮氧化硅、碳化硅等材料，本實施例中選用 了氮化硅材料。 由于是利用該輔助介質層以大馬士革方法形成柵極，該輔助介質層的厚度至少要
等于所述柵極的高度。通常設置在500至l500 A之間，如800A、 1000A或1200A等。 另外，因于該輔助介質層會在后續步驟中被去除，不會留在器件結構中，為了去除
方便，其可以為利用低溫的化學氣相沉積方法形成的較為疏松的材料。 步驟503 :利用光刻工藝在所述輔助介質層上形成柵極孔圖形。 圖8為本發明具體實施例中形成柵極孔圖形后的器件剖面示意圖，如圖8所示，利
用光刻工藝對襯底進行圖形化處理，在輔助介質層上形成柵極孔圖形605。本步光刻工藝
中，是將與柵極區域對應的光刻膠去除，去除區域的尺寸假設為al。 因本實施例中形成的柵極孔的頂部尺寸大于底部尺寸，而本步中光刻膠所定義的 柵極孔圖形的尺寸與柵極孔頂部尺寸al相同，也大于柵極尺寸設計值a(與柵極底部尺寸 相同)，降低了光刻柵極的工藝難度，減少了光刻返工率，提高了生產效率和產品成品率。
8
其中，可以將柵極孔頂部尺寸al設置得比柵極尺寸設計值a大5至20nm，具體的 數據可以先根據所述半導體器件的類型確定待形成柵極的底部尺寸(設計值a)及高度，再 根據后面形成的、位于所述柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述柵極下方擴 散的程度，確定待形成柵極的頂部尺寸，卻柵極孔頂部尺寸al。 對于65nm以下器件，因其對制作尺寸要求極為嚴格，容忍的變化量不大，并要求 得到的柵極的頂部及底部的尺寸均能被精確嚴格地控制。其al比a大的范圍通常較小，可 以在5至10nm之間，如為5nm、6nm、7nm、8nm、9nm或10nm等。 步驟504:以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化 層，形成柵極孔。 圖9為本發明具體實施例中形成柵極孔后的器件剖面示意圖，如圖9所示，利用光 刻膠形成的柵極孔圖形605為掩膜對輔助介質層603進行刻蝕，形成柵極孔610。本步刻蝕 工藝可以利用干法刻蝕或濕法腐蝕方法來實現，本實施例中，采用的是干法刻蝕方法，形成 了如圖9中所示的柵極孔610。 干法刻蝕工藝本身的特點決定了其形成的側壁難以真正實現垂直，都會有一定的 傾斜，因此，實際操作中，平常的刻蝕工藝條件下也會形成頂部大于底部的柵極孔，可以在 一定程度緩解現有技術中出現的因離子向柵極下擴散而引發的器件性能變差等問題。本實 施例中，為了拉大柵極孔頂部與底部的尺寸差，形成如圖9中所示的頂部明顯大于底部的 柵極孔610，采用了碳氟比較大的含碳氟的刻蝕氣體，如CF4，其可以產生較多的聚合物，形 成傾斜角度較大的刻蝕剖面(即得到頂部大于底部的柵極孔610)。 具體應用中，還可以根據要實現的柵極頂部(光刻的柵極孔圖形尺寸)與底部 (柵極設計值)之間的尺寸差，以及柵極的高度確定本步刻蝕柵極孔的工藝條件(或說根 據柵極側壁的傾斜角度)，具體可調整的工藝條件包括所用的刻蝕氣體(如CF4、 CF8、 C5F8、 C4F6、 CHF3等)、刻蝕壓力、刻蝕功率等。但該調整的范圍是有限的，本實施例中，al與a間 的尺寸差可調整至5到20nm之間。 本實施例中，設置光刻的柵極孔尺寸al為75nm，柵極的設計值a為65nm，柵極高 度的設計值為100nm。為了得到頂部為75皿，底部為65nm的柵極，需要在本步中刻蝕形成 頂部為75nm，底部為65nm的柵極孔。另外，本實施例中，將輔助介質層603的厚度設置為與 柵極高度一致，其厚度為100nm。 此種情況下，本實施例中刻蝕形成柵極孔的工藝條件如下利用等離子體刻蝕設 備在室溫下進行刻蝕，腔室壓力設置在5至20mTorr之間，如為5mTorr、 10mTorr、 15mTorr 或20mTorr等；刻蝕功率調節至200至600W之間，如為200W、300W、400W或600W等。
刻蝕過程中通入的含碳氟的刻蝕氣體為C^，其流量設置在30至80sccm之間，如 為30sccm、40sccm、50sccm、60sccm、70sccm或80sccm等。另外，為了更靈活地調整聚合物 的多少，本實施例中還同時通入了氧氣，其流量在10至30sccm之間，如為10sccm、15sccm、 20sccm、25sccm或30sccm等。 本實施例中，該步刻蝕過程中還加入了輔助氣體，如氬氣，其流量可以在150至 250sccm之間，如為150sccm、180sccm、200sccm或250sccm等。該輔助氣體一方面可以調節 腔室內刻蝕氣體的濃度，進而改變刻蝕速率；另一方面也可以用來調整腔室的壓力，令其保 持在設定值。
由于輔助介質層603下為墊氧化層602，二者之間的刻蝕速率比較高，可以方便地 令本步刻蝕停止于墊氧化層602上，得到較為均勻、一致的刻蝕結果。
步驟505 :沉積多晶硅層，以填充所述柵極孔。 圖IO為本發明具體實施例中沉積多晶硅層后的器件剖面示意圖，如圖IO所示，形 成柵極孔后，去除襯底表面殘留的光刻膠，然后利用化學氣相沉積的方法形成一層多晶硅 層607，以填充柵極孔610。由于柵極孔610的存在，在襯底上依形貌形成的多晶硅層607 也呈現出凹凸不平的狀態，在填充完成后，需要對該多晶硅層進行平坦化處理。
步驟506 :平坦化所述多晶硅層至曝露出所述輔助介質層。 圖ll為本發明具體實施例中平坦化多晶硅層后的器件剖面示意圖，如圖ll所示， 本實施例中，利用化學機械研磨方法(CMP)對多晶硅層607進行了平坦化處理。因輔助介 質層603所用的氮化硅材料與多晶硅材料之間的研磨速率相差較大，本步平坦化處理可以 均勻一致地停止于輔助介質層603處，僅在柵極孔610內留下了填充好的多晶硅層607。
步驟507 :去除所述輔助介質層，形成柵極。 圖12為本發明具體實施例中形成柵極后的器件剖面示意圖，如圖12所示，采用干 法刻蝕工藝或濕法腐蝕工藝去除輔助介質層603，因輔助介質層603與多晶硅層607之間腐 蝕或刻蝕速率的不同確保輔助介質層603被完全去除，而位于柵極孔內的多晶硅層607則 保持完整，形成多晶硅柵極。具體在本實施例中是利用熱磷酸，以濕法腐蝕的方法去除了輔 助介質層603。 如圖12所示，利用本實施例方法形成了頂部尺寸大、底部尺寸小的柵極后，再利 用離子注入方式在多晶硅柵極兩側形成淺摻雜漏區(LDD區)，由于形成的柵極頂部較寬， 離子注入后形成的位于柵極兩側的LDD區620之間的距離與柵極頂部尺寸al相同，與設計 值相比也距離較遠。 圖13為本發明具體實施例中退火后的器件剖面示意圖，如圖13所示，在進行熱退 火以激活注入的LDD區的雜質離子時，雖然也發生了離子向柵極底部的擴散，但因其注入 時相距較遠，擴散后距離雖然變小了，也就是變為更接近設計值a而已，緩解了傳統方法中 因離子向柵極下方擴散使得LDD區間距離變短，進而導致的器件柵極及源/漏極之間的交 疊電容(overlap capacitance)變大，器件的工作速度變慢等問題。 形成柵極后，還需要在柵極頂部及LDD區等導電區域表面形成低阻的金屬硅化 物。由于利用本實施例中方法形成的多晶硅柵極的頂部尺寸al大于器件設計時要求的柵 極尺寸a，在后面形成金屬硅化物時，在柵極頂部可以提供更大尺寸的空間，有助于形成高 質量的低阻金屬硅化物，改善器件的電性能。 此外，實際生產中，還可以按以下方法利用本實施例的上述思路制作半導體器 件 A、提供襯底； B、在所述襯底上形成墊氧化層； C、在所述墊氧化層上形成輔助介質層，該輔助介質層可以由氮化硅材料或氮氧化 硅材料形成，且其的厚度可以與待形成的柵極高度相同；為方便去除，其還可以利用低溫的 化學氣相沉積方法形成。 D、根據所述半導體器件的柵極尺寸設計值確定待形成柵極的底部尺寸及高度，根
10據后面形成的、位于所述柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述柵極下方擴散 的程度，確定待形成柵極的頂部尺寸； E、利用光刻工藝在所述輔助介質層上形成柵極孔圖形，所述柵極孔圖形所限定的 柵極孔的尺寸與所述柵極的頂部尺寸相同；且二者均大于待形成的柵極的底部尺寸，具體 地，可以比柵極底部尺寸大5至20nm ; 因為待形成的柵極孔的頂部尺寸要大于底部尺寸，而本步中光刻膠所定義的柵極
孔圖形的尺寸與柵極孔頂部尺寸相同，也大于柵極尺寸設計值a(與柵極底部尺寸相同)，
降低了光刻柵極的工藝難度，減少了光刻返工率，提高了生產效率和產品成品率。 F、根據所述柵極頂部尺寸、底部尺寸及柵極高度確定所述待形成柵極側壁的傾斜
角度； G、根據所述傾斜角度確定刻蝕柵極孔的工藝條件，如可以對所用刻蝕氣體進行選 擇，當需要傾斜角度較大時(即側壁更斜時)，可以選用產生聚合物較多的碳氟比較高的含 碳氟氣體； H、以所述柵極孔圖形為掩膜，按照所述刻蝕柵極孔的工藝條件刻蝕所述輔助介質
層至曝露出所述墊氧化層，形成柵極孔； 1、沉積多晶硅層，以填充所述柵極孔； J、平坦化所述多晶硅層至曝露出所述輔助介質層； K、利用干法刻蝕或濕法腐蝕方法去除所述輔助介質層，形成柵極； L、利用離子注入工藝，以所述柵極為掩膜形成淺摻雜漏區； M、進行熱退火處理以激活所述淺摻雜漏區中注入的離子； 在本步進行該熱退火以激活注入的LDD區的雜質離子時，雖然也會發生離子向柵 極底部的擴散，但因其注入時相距較遠，擴散后距離也就是變為接近設計值a而已，緩解了 傳統方法中因離子向柵極下方擴散使得LDD區間距離變短，進而導致的器件柵極及源/漏 極之間的交疊電容(overlap capacitance)變大，器件的工作速度變慢等問題。
N、在所述柵極頂部和所述淺摻雜漏區表面形成金屬硅化物。 由于形成的多晶硅柵極的頂部尺寸al大于器件設計時要求的柵極尺寸a，在后面 形成金屬硅化物時，在柵極頂部可以提供更大尺寸的空間，有助于形成高質量的低阻金屬 硅化物，改善器件的電性能。 本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技 術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保 護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
一種半導體器件柵極的形成方法，其特征在于，包括步驟提供已形成墊氧化層的襯底；在所述襯底的墊氧化層上形成輔助介質層；利用光刻工藝在所述輔助介質層上形成柵極孔圖形；以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化層，形成柵極孔；沉積多晶硅層，以填充所述柵極孔；平坦化所述多晶硅層至曝露出所述輔助介質層；去除所述輔助介質層，形成柵極。
2. 如權利要求1所述的形成方法，其特征在于所述柵極孔圖形所限定的柵極孔的尺 寸與所述柵極的頂部尺寸相同，且所述柵極的頂部尺寸由與柵極尺寸設計值相同的柵極底 部尺寸，以及后面形成的、位于所述柵極兩側的淺摻雜漏區在后續熱退火工藝中向所述待 形成柵極下方擴散的程度確定。
3. 如權利要求2所述的形成方法，其特征在于所述刻蝕的工藝條件由所述柵極側壁 的傾斜角度確定，所述傾斜角度由所述柵極的頂部尺寸、底部尺寸及高度確定。
4. 如權利要求1或2所述的形成方法，其特征在于所述柵極的頂部尺寸與所述柵極 的底部尺寸相比大5至20nm。
5. 如權利要求1所述的形成方法 體為碳氟比高的含碳氟氣體。
6. 如權利要求1所述的形成方法 柵極的高度。
7. 如權利要求1所述的形成方法 化硅材料形成。
8. 如權利要求1所述的形成方法 沉積方法形成。
9. 如權利要求1所述的形成方法 法實現。
10. —種半導體器件的形成方法，其特征在于，包括步驟 提供襯底；在所述襯底上形成墊氧化層； 在所述墊氧化層上形成輔助介質層； 利用光刻工藝在所述輔助介質層上形成柵極孔圖形；以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至曝露出所述墊氧化層，形成柵極孔；沉積多晶硅層，以填充所述柵極孔； 平坦化所述多晶硅層至曝露出所述輔助介質層； 去除所述輔助介質層，形成柵極；利用離子注入工藝，以所述柵極為掩膜形成淺摻雜漏區； 進行熱退火處理以激活所述淺摻雜漏區中注入的離子； ，其特征在于刻蝕所述輔助介質層時所用的刻蝕氣 ，其特征在于所述輔助介質層的厚度至少等于所述 ，其特征在于所述輔助介質層由氮化硅材料或氮氧 ，其特征在于所述輔助介質層利用低溫的化學氣相 ，其特征在于所述去除輔助介質層利用濕法腐蝕方在所述柵極頂部和所述淺摻雜漏區表面形成金屬硅化物。
11. 如權利要求IO所述的形成方法，其特征在于所述柵極孔圖形所限定的柵極孔的 尺寸與所述柵極的頂部尺寸相同，且所述柵極的頂部尺寸由與柵極尺寸設計值相同的柵極 的底部尺寸，以及后面形成的、位于所述柵極兩側的淺摻雜漏區在后續熱退火工藝中向所 述柵極下方擴散的程度確定。
12. 如權利要求10所述的形成方法，其特征在于所述刻蝕的工藝條件由所述柵極側 壁的傾斜角度確定，所述傾斜角度由所述柵極的頂部尺寸、底部尺寸及高度確定。
13. 如權利要求10或11所述的形成方法，其特征在于所述柵極的頂部尺寸與所述柵極的底部尺寸相比大5至20nm。
14. 如權利要求10所述的形成方法，其特征在于刻蝕所述輔助介質層時所用的刻蝕 氣體為碳氟比高的含碳氟氣體。
15. 如權利要求IO所述的形成方法，其特征在于所述輔助介質層的厚度至少等于所述待形成柵極的高度。
16. 如權利要求10所述的形成方法，其特征在于所述輔助介質層由氮化硅材料或氮氧化硅材料形成。
17. 如權利要求IO所述的形成方法，其特征在于所述輔助介質層利用低溫的化學氣 相沉積方法形成。
18. 如權利要求10所述的形成方法，其特征在于所述去除輔助介質層利用濕法腐蝕 方法實現。
全文摘要
本發明公開了一種半導體器件柵極的形成方法，包括步驟提供已形成墊氧化層的襯底；在所述襯底的墊氧化層上形成輔助介質層；利用光刻工藝在所述輔助介質層上形成柵極孔圖形；以所述柵極孔圖形為掩膜，刻蝕所述輔助介質層至暴露出所述墊氧化層，形成柵極孔；沉積多晶硅層，以填充所述柵極孔；平坦化所述多晶硅層至暴露出所述輔助介質層；去除所述輔助介質層，形成柵極。本發明還提供了一種相應的半導體器件形成方法。采用本發明的半導體器件及其柵極的形成方法形成的半導體器件，可以緩解退火步驟中離子向柵極下擴散引發的器件電性能變差的問題，減小柵極及源/漏極之間的交疊電容，提高器件的工作速度。
文檔編號H01L21/28GK101740368SQ20081022592
公開日2010年6月16日 申請日期2008年11月6日 優先權日2008年11月6日
發明者吳永玉, 張海洋, 韓秋華 申請人:中芯國際集成電路制造(北京)有限公司