專利名稱：芯片封裝結構制程的制作方法
技術領域：
本發明是有關于一種芯片封裝結構制程，且特別是有關于一種利用至少二B階粘著層以結合基材的芯片封裝結構制程。
技術背景隨著集成電路的輸入/輸出接點的增多，芯片封裝技術變得越來越多樣化。 這歸因于覆晶(Flip Chip)互連技術極小化芯片封裝尺寸并減少信號傳輸路徑 等的事實。應用覆晶互連技術的最常用的芯片封裝結構包括諸如覆晶球柵格陣 列(Flip Chip Ball Grid Array)及覆晶針腳柵格陣列(Flip Chip Pin Grid Array)等芯片封裝結構。覆晶互連技術采用這樣一種方法，即通過在芯片的有源表面上設置多個焊 墊，并在這些焊墊上分別形成多個凸塊，來界定區域陣列。接著，將芯片翻覆， 以分別連接芯片的焊接凸塊與設置在諸如電路基板的承載器上的多個接觸墊。 因此，芯片通過凸塊電性連接并機械連接至承載器。另外，芯片可通過承載器 的內部電路電性連接至外部電子裝置。通常，凸塊具有若干種類型，例如焊料 凸塊、金凸塊、銅凸塊、導電高分子凸塊、高分子凸塊等。圖1為具有高分子凸塊的芯片封裝結構的剖面示意圖。請參考圖1，芯片 封裝結構IOO包括第一基板110、多個高分子凸塊120、芯片130與焊料140。 第一基板IIO具有表面110a，在表面110a上設置有多個接觸墊112。芯片130 具有有源表面I30a，在有源表面130a上設置有多個焊墊132。由具有導電特性 的高分子材料制成的高分子凸塊120分別設置在接觸墊112與焊墊132之間， 以電性連接基板110與芯片130。由于高分子凸塊120并不附著于接觸墊112， 因此需要焊料140來將高分子凸塊120固定在基板110上。悍料140的表面A 附著于接觸墊112，且其表面B附著于高分子凸塊120。因此，當芯片封裝結 構受到外力或熱應力(未圖示)的作用時，焊料140會由接觸墊112上脫離，且高分子凸塊120將不再電性連接至接觸墊112。顯然地，芯片封裝結構100 的可靠度較低。
發明內容
本發明提供一種可靠度獲得提升的芯片封裝結構制程。 本發明提出一種芯片封裝結構制程。首先，提供一具有多個第一焊墊的第 一基板及一具有多個第二焊墊的第二基板，并在第一基板的這些第一焊墊上形 成多個凸塊。在第一基板上或第二基板上形成一第一二階粘著層并將其B階化 以形成一第一 B階粘著層。在第一 B階粘著層上形成一第二二階粘著層并將其 B階化以形成一第二 B階粘著層。接著，透過第一 B階粘著層與第二 B階粘著 層結合第一基板與第二基板，以使得各第一焊墊分別透過其中一凸塊與對應的 第二焊墊電性連接。B階化第一二階粘著層與第二二階粘著層的方法包括加熱 (熱固化)或紫外線固化。
在本發明的一實施例中，上述的第一基板與第二基板皆為芯片。 在本發明的一實施例中，上述的第一基板為一承載器且第二基板為一芯片。
在本發明的一實施例中，上述的第一基板為一芯片且第二基板為一承載器。
在本發明的一實施例中，上述的凸塊為由打線制程形成的結線凸塊或由電 鍍制程形成的電鍍凸塊。這些凸塊為金凸塊、銅凸塊或焊錫凸塊。
在本發明的一實施例中，形成第一B階粘著層的方法包括在這些第一焊墊 上或這些第二焊墊上形成多個第一二階粘著塊，以及B階化這些第一二階粘著 塊以形成多個第一 B階粘著塊。
在本發明的一實施例中，形成第二 B階粘著層的方法包括在這些第一 B階 粘著塊上形成多個第二二階粘著塊，以及B階化這些第二二階粘著塊以形成多 個第二B階粘著塊。
在本發明的一實施例中，上述的第一B階粘著層完全地覆蓋第一基板且第 二 B階粘著層包括多個第二 B階粘著塊。此外，第一 B階粘著層的玻璃轉換 溫度(Tg)例如是高于、等于或低于第二B階粘著層的玻璃轉換溫度。
5在本發明的芯片封裝結構制程中，第一 B階粘著層與第二 B階粘著層皆形成于第一基板或第二基板之上，以使得設置于第一基板與第二基板之間的凸塊能夠被包覆。當一外力或熱應力作用于芯片封裝結構時，第一B階粘著層與第 二B階粘著層可分別提供支撐及保護，并防止凸塊損壞，以使得芯片封裝結構 的可靠度獲得進一步的提高。
為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發明的具體實施方式
作詳細說明，其中圖1為具有高分子凸塊的芯片封裝結構的剖面示意圖。圖2A及圖2B為本發明的一實施例的芯片封裝結構的剖面示意圖。圖3A至圖3D為本發明的另一實施例的芯片封裝結構的剖面示意圖。圖4為本發明的一實施例的堆疊型芯片封裝結構的剖面示意圖。圖5至圖7為本發明的多個實施例的堆疊型芯片封裝結構的剖面示意圖。圖8A至圖8F為一種芯片封裝結構制程的剖面示意圖。圖9A至圖9C為本發明的多個實施例的芯片封裝結構的剖面示意圖。圖IO為本發明的另一實施例的堆疊型芯片封裝結構的剖面示意圖。圖IIA至圖IIC為圖10的堆疊型芯片封裝結構400'制程的剖面示意圖。主要元件符號說明 100:芯片封裝結構 110:第一基板 110a:表面112:接觸墊 120:高分子凸塊 130:芯片130a:有源表面 132:焊墊 140:焊料200:芯片封裝結構 200':芯片封裝結構 200，'芯片封裝結構 200，"芯片封裝結構 210:第一基板 210，第一芯片 212:第一焊墊 214:線焊墊 220:第二基板 220，第二芯片222:第二焊墊230:凸塊230a:結線凸塊230b:電鍍凸塊240:粘著材料240a:第一B階粘著層240a':第一B階粘著塊240b:第二B階粘著層240b':第二B階粘著塊310:基板312:焊墊320:凸塊320a:結線凸塊330:粘著材料330a:熱固性粘著塊340:具有B階特性的粘著塊400:堆疊型芯片封裝結構400':堆疊型芯片封裝結構 400b:堆疊型芯片封裝結構400c:堆疊型芯片封裝結構410:承載器420:焊線430:粘著層A:表面B:表面Dl:尺寸 D2:尺寸 SI:表面 S2:表面XI:第一二階粘著層 X2:第二二階粘著層具體實施方式
圖2A及圖2B為本發明的一實施例的芯片封裝結構的剖面示意圖。請參考 圖2A及圖2B，本發明的芯片封裝結構200包括一第一基板210、 一第二基板 220、多個凸塊230a (繪示于圖2A)或230b (繪示于圖2B)、 一第一 B階粘 著層240a及一第二 B階粘著層240b。第一基板210具有多個第一焊墊212。 第二基板220具有多個第二焊墊222且第二基板220設置于第一基板210的上 方。凸塊230a、 230b設置于第一基板210與第二基板220之間，其中各第一焊 墊212分別透過其中一凸塊230a、 230b與對應的第二焊墊222電性連接。第一 B階粘著層240a粘著于第一基板210上。第二 B階粘著層240b粘著于第一 B 階粘著層240a與第二基板220之間，其中第一 B階粘著層240a與第二 B階粘 著層240b包覆凸塊230a、 230b。此外，第一 B階粘著層240a的構成成份可實 質上等同于第二B階粘著層240b的構成成份。如圖2A及圖2B所示，第一 B 階粘著層240a粘著于第一基板210的表面Sl上且第二 B階粘著層240b粘著 于第二基板220的表面S2上。值得注意的是，本發明利用第一 B階粘著層240a 與第二 B階粘著層240b加強第一基板210及第二基板220之間的粘著性，并 可分別提供支撐及保護，以防止凸塊損壞，使得芯片封裝結構的可靠度可被提咼。如圖2A及圖2B所示，在本實施例中，第一B階粘著層240a的厚度實質 上等于第二B階粘著層240b的厚度。然而，基于實際設計需求，第一B階粘 著層240a的厚度也可不同于第二 B階粘著層240b的厚度。第一基板210包括多個設置于其具有的表面Sl上的多個焊墊212。第二基 板220設置于第一基板210的上方且亦包括多個設置于其具有的表面S2上的 多個焊墊222。根據本實施例，第一基板210與第二基板220可皆為芯片。在 本發明的另一實施例中，第一基板210與第二基板220其中之一者為芯片。在 本發明中，第一基板210與第二基板220的型式不被限定。凸塊230a或230b 設置于第一焊墊212與第二焊墊222之間。特別的是，各凸塊230a或230b的 上端與第二焊墊222接觸且各凸塊230a或230b的下端與第一焊墊212接觸。在本實施例中，凸塊為結線凸塊230a (如圖2A所示)，且結線凸塊230a 可為金結線凸塊或銅結線凸塊。在本發明的另一實施例中，凸塊可為電鍍凸塊 230b(如圖2B所示)。各結線凸塊230a或各電鍍凸塊230b被一粘著塊240a' 包覆。電鍍凸塊230b可為金凸塊、銅凸塊、焊錫凸塊或其他導電凸塊。根據本實施例，第一B階粘著層240a包括多個第一B階粘著塊240a，，且 第二 B階粘著層240b包括多個第二 B階粘著塊240b，，其中第一 B階粘著塊 240a，粘著于第一基板210的表面Sl上且第二 B階粘著塊240b，粘著于第二基 板210的表面S2上。在本實施例中，當第二 B階粘著塊240a，為導電或非導電， 第一 B階粘著塊240a，為導電或非導電。由于第一 B階粘著塊240a'彼此之間為 電性絕緣且第二 B階粘著塊240b，彼此之間為電性絕緣，故即使第一 B階粘著 塊240a，與第二B階粘著塊240b，皆為導電，仍可防止凸塊230a、 230b之間的 短路。在本實施例中，第一 B階粘著層240a與第二 B階粘著層240b可為 ABLESTIK的8008或8008HT，且其玻璃轉換溫度大約介于攝氏八十度與攝氏 三百度之間。此外，第一 B階粘著層240a與第二 B階粘著層240b可為 ABLESTIK的6200、 6201、 6202C或HITACHI Chemical CO., Ltd.提供的 SA-200-6、 SA-200-10，且其玻璃轉換溫度大約介于攝氏負四十度與攝氏一百五 十度之間。第一 B階粘著層240a的玻璃轉換溫度可大于、等于或小于第二 B階粘著層240b的玻璃轉換溫度。此外，例如可將一些導電粒子(如銀粒子、 銅粒子及金粒子)摻雜于第一 B階粘著層240a與第二 B階粘著層240b中以增 加導電性。圖3A至圖3D為本發明的另一實施例的芯片封裝結構的剖面示意圖。請 參考圖3A及圖3B，除了第一 B階粘著層240a與第二 B階粘著層240b完全地 填滿凸塊230之間的空隙之外，本實施例的芯片封裝結構200'與圖2A及圖2B 的芯片封裝結構200是相似的。特別的是，第一B階粘著層240a與第二B階 粘著層240b皆為非導電以防止凸塊230之間的短路。請參考圖3C，除了第一 B階粘著層240a的尺寸Dl與第二 B階粘著層240b 的尺寸D2不同之外，本實施例的芯片封裝結構200'，與圖3A的芯片封裝結構 200'是相似的。如圖3C所示，第一B階粘著層240a的尺寸Dl小于第二B階 粘著層240b的尺寸D2，以使得第一基板210 —部分的面積不會被第一 B階粘 著層240a所覆蓋并暴露于外。除了凸塊230所占的面積之外，第二 B階粘著 層240b完全地覆蓋第二基板220的表面S2，且第一 B階粘著層240a使第一基 板210的表面S1 (周圍的區域)暴露于外。請參考圖3D，除了第一 B階粘著層240a包括多個第一 B階粘著塊240a' 之外，本實施例的芯片封裝結構200"，與圖3C的芯片封裝結構200"是相似的。圖4為本發明的一實施例的堆疊型芯片封裝結構的剖面示意圖。請參考圖 4，堆疊型芯片封裝結構400包括一承載器410、第一芯片210，、第二芯片220，、 多個凸塊230、 一第一B階粘著層240a、 一第二 B階粘著層240b及多條焊線 420。第一芯片210、第二芯片220、凸塊230及粘著材料240的排列方式可與 前述的實施例相同(如圖2A及圖2B所示)。在本實施例中，第一芯片210， 借由一粘著層430 (如環氧樹脂、銀膠、粘晶膠膜(DAF)等等)與承載器410 結合且透過焊線420與承載器410電性連接。特別的是，第一芯片210'具有透 過焊線420與承載器410電性連接的線焊墊214。圖5至圖7為本發明的多個實施例的堆疊型芯片封裝結構的剖面示意圖。 請參考圖5，堆疊型芯片封裝結構400a包括一承載器410、 一第一芯片210'、 一第二芯片220'、多個凸塊230、 一第一B階粘著層240a、 一第二 B階粘著層 240b及多條焊線420。第一芯片210'、第二芯片220'、凸塊230、第一 B階粘著層240a及第二 B階粘著層240b的排列方式實質上與圖3A或圖3B的排列 方式相同。第一芯片210'借由一粘著層430 (如環氧樹脂、銀膠、粘晶膠膜等 等)與承載器410結合且透過焊線420與承載器410電性連接。特別的是，第 一芯片210'具有透過焊線420與承載器410電性連接的線焊墊214。連接于線 焊墊214的焊線420的一端被第一 B階粘著層240a包覆。第一芯片210，與第 二芯片220，之間的距離(stand-off)由第一 B階粘著層240a與第二 B階粘著層 240b至少其中一者來維持，以使得焊線420可被保護而免于損壞。請參考圖6及圖7，在堆疊型芯片封裝結構400b與400c中，第一芯片210，、 第二芯片220，、凸塊230、第一B階粘著層240a及第二B階粘著層240b的排 列方式亦可與圖3C及圖3D的前述實施例相同或相似。如圖6及圖7所示，第 一芯片210，的線焊墊214不會被第一 B階粘著層240a (如圖6所示)或第一 B 階粘著塊240a，(如圖7所示)覆蓋并且暴露于外，以使得焊線420不會被第 一B階粘著層240a (如圖6所示)或第一 B階粘著塊240a'(如圖7所示)所 包覆。以下說明圖2A的芯片封裝結構200的制程。值得注意的是，圖3A及圖 3B的芯片封裝結構200'的制程相似于在圖8A至圖8D中所揭露的制程。因此， 省略有關于如圖3A及圖3B所示的芯片封裝結構200'的制程的說明。圖8A至圖8F—種芯片封裝結構制程的剖面示意圖。請參考圖8A,提供 一具有多個第一焊墊212的第一基板210與一具有多個第二焊墊222的第二基 板220，并在第一基板210的第一焊墊212上形成多個凸塊230。在本實施例 中，凸塊230為由打線制程形成的結線凸塊且相似于如圖2A所示的凸塊230a。 在另一實施例中，凸塊230為由電鍍制程形成的電鍍凸塊且相似于如圖2B所 示的凸塊230b。在本實施例中，第一基板210為一承載器，如一印刷電路板，且第二基板 220為一芯片，其中印刷電路板可為FR4、 FR5、 BT、 PI電路基板。在本發明 的另一實施例中，第一基板210可為一承載器，而第二基板220可為一芯片。 在本發明的又一實施例中，第一基板210可為一芯片，而第二基板220可為一 承載器。請參考圖8B及圖8C，在第二基板220上形成一第一二階粘著層XI并將其B階化(如預固化或部分固化)以形成一包括多個第一B階粘著塊240a'的 第一B階粘著層240a。請參考圖8D及圖8E，在第一B階粘著層240a (第一 B階粘著塊240a') 上形成一第二二階粘著層X2并將其B階化以形成一包括多個第二 B階粘著塊 240b，的第二 B階粘著層240b。特別的是，由于第一二階粘著層XI與第二二階 粘著層X2是由具有二階(A階及B階)性質的熱固性粘著材料制造而成，故 第一 B階粘著層240a與第二 B階粘著層240b在第一二階粘著層XI與第二二 階粘著層X2被B階化之后形成。在本實施例中，具有二階性質的熱固化粘著 材料可為聚乙酰胺、聚奎寧、苯并環丁烯或諸如此類。特別的是，第一B階粘 著層240a與第二 B階粘著層240b可為ABLESTIK的8008或8008HT，且其玻 璃轉換溫度大約介于攝氏八十度與攝氏三百度之間。此外，第一 B階粘著層 240a與第二 B階粘著層240b可為ABLESTIK的6200、6201 、6202C或HITACHI Chemical CO., Ltd.提供的SA-200-6、 SA-200-10，且其玻璃轉換溫度大約介于 攝氏負四十度與攝氏一百五十度之間。第一 B階粘著層240a的玻璃轉換溫度 較佳是高于、等于或低于第二 B階粘著層240b的玻璃轉換溫度。此外，例如 可將一些導電粒子(如銀粒子、銅粒子及金粒子)摻雜于第一B階粘著層240a 與第二 B階粘著層240b中以增加導電性。除此之外，具有二階性質的熱固性 粘著材料可為導電或非導電，且其可由網板印刷、刷涂、噴涂、旋涂或浸漬形 成。在如圖8D及圖8E所示的步驟中，具有二階性質的熱固性粘著材料可為液 態或膠質以易于散布在第二基板220之上。本發明不限制熱固性粘著材料的類 型。請參考圖8F，在形成第一B階粘著層240a與第二B階粘著層240b之后， 第一基板210與第二基板220透過第二 B階粘著層240b相結合，以使得各第 一焊墊212分別透過其中一凸塊230與對應的第二焊墊222電性連接。特別的 是，第二 B階粘著層240b借著第一 B階粘著層240a與第二 B階粘著層240b 的再固化而與第一基板210的表面Sl相結合。在第一 B階粘著層240a與第二 B階粘著層240b完全固化之后，若必要則進行一后固化程序。為了確保第一基板210與第二基板220之間的電性連接，應該謹慎地控制 第一 B階粘著層240a的厚度與第二 B階粘著層240b的總厚度，以使得凸塊230能夠穿過第一 B階粘著層240a與第二 B階粘著層240b并連接于第二基板 220的第二焊墊222。在本實施例中，第一B階粘著層240a的厚度實質上等于 第二 B階粘著層240b的厚度。然而，基于實際設計需求，第一 B階粘著層240a 的厚度亦可不同于第二 B階粘著層240b的厚度。
根據本實施例，形成第一 B階粘著層240a的方法包括在第一焊墊212或 地二焊墊222上形成多個第一二階粘著塊以及B階化第一二階粘著塊以形成多 個第一 B階粘著塊240a，。此外，形成第二 B階粘著層240b的方法包括在第一 B階粘著塊240a，上形成多個第二二階粘著塊以及B階化第二二階粘著塊以形 成多個第二 B階粘著塊240b'。
本發明并不限制第一B階粘著層240a與第二B階粘著層240b的配置方式， 圖8A至圖8F所示的配置方式僅是用以說明。以下配合圖示說明其他第一B階 粘著層240a與第二 B階粘著層240b的配置方式。
圖9A至圖9C為本發明的多個實施例的芯片封裝結構的剖面示意圖。請參 考圖9A，在本發明的一實施例中，第一B階粘著層240a形成并覆蓋于第二基 板220的表面S2之上，而包括多個第二 B階粘著塊240b，的第二 B階粘著層 240b形成于第一B階粘著層240a上(如圖9A所示)。在如圖9B所示的另一 實施例中，包括第一 B階粘著塊240a，的第一 B階粘著層240a形成于第一基板 210的表面Sl上，而包括第二 B階粘著塊240b，的第二 B階粘著層240b形成 于第一 B階粘著塊240a，上。在如圖9C所示的又一實施例中，第一 B階粘著 層240a形成并完全覆蓋于第一基板210的表面Sl上，而包括第二 B階粘著塊 240b，的第二 B階粘著層240b形成于第一 B階粘著塊240a，上。
圖10為本發明的另一實施例的堆疊型芯片封裝結構的剖面示意圖。圖10 的堆疊型芯片封裝結構包含圖3A或圖3B的芯片封裝結構200'。請參考圖10, 在堆疊型芯片封裝結構400，中，第二基板220的非有源表面(inactive surface) 透過一粘著層430 (如環氧樹脂、銀膠、粘晶膠膜(DAF)等等)與承載器410 結合，且焊線420電性連接于線焊墊224與承載器410之間。特別的是，當圖 3A或圖3B的芯片封裝結構200'透過粘著層430與承載器410結合時，各焊線 420靠近線焊墊224的一端被第一 B階粘著層240a，包覆。此外，第一 B階粘 著層240a在不與焊線420接觸的情況下設置于第二 B階粘著層240b上，以使得焊線420在第一 B階粘著層240a與第二 B階粘著層240b的結合過程中，是 被第二 B階粘著層240b所保護的。以下將說明堆疊型芯片封裝結構400，制程 的細節。
圖IIA至圖IIC為圖10的堆疊型芯片封裝結構400'制程的剖面示意圖。 請參考圖11A，提供一承載器410，接著將具有多個第二焊墊222與多個線焊 墊224的第二基板220透過一粘著層結合于承載器410。然后形成多條焊線420 以電性連接線焊墊224與承載器410。
請參考圖IIB及圖IIC，在形成焊線420之后，提供一具有多個第一焊墊 212的第一基板210與凸塊230。接著，在第一基板210的表面S1上相繼地形 成一第一B階粘著層240a與一第二B階粘著層240b。最后，將第一基板210 壓合于第二基板220上，以使得被第一 B階粘著層240a與第二 B階粘著層240b 包覆的凸塊230電性連接于第二焊墊222。值得注意的是，由于第二B階粘著 層240b具有足夠的柔軟性，故焊線420能夠穿過第二B階粘著層240b。在結 合過程(第一基板210與第二基板220之間的結合)之中或之后，第一B階粘 著層240a與第二 B階粘著層240b透過熱或紫外線進行再固化。在第一 B階粘 著層240a與第二B階粘著層240b相結合之后，若必要則進行一后固化程序。
如圖11B及圖11C所示，第一 B階粘著層240a、第二 B階粘著層240b 與凸塊230皆形成于第一基板210的表面Sl上。在本發明的另一實施例中， 當第一 B階粘著層240a與第二 B階粘著層240b形成于第一基板210的表面 Sl上時，凸塊230可形成于第二焊墊222上。
雖然本發明已以較佳實施例揭示如上，然其并非用以限定本發明，任何本 領域技術人員，在不脫離本發明的精神和范圍內，當可作些許的修改和完善， 因此本發明的保護范圍當以權利要求書所界定的為準。
權利要求
1.一種芯片封裝結構制程，包括提供一具有多個第一焊墊的第一基板；提供一具有多個第二焊墊的第二基板；于該第一基板具有的該第一焊墊上形成多個凸塊；于該第一基板上或該第二基板上形成一第一二階粘著層；B階化該第一二階粘著層以形成一第一B階粘著層；于該第一B階粘著層上形成一第二二階粘著層；B階化該第二二階粘著層以形成一第二B階粘著層；以及透過該第一B階粘著層與該第二B階粘著層結合該第一基板與該第二基板，以使得各該些第一焊墊分別透過其中一凸塊與對應的第二焊墊電性連接。
2. 如權利要求1所述的芯片封裝結構制程，其特征在于，該第一基板與該 第二基板皆為芯片。
3. 如權利要求1所述的芯片封裝結構制程，其特征在于，該第一基板為一 承載器且該第二基板為一芯片。
4. 如權利要求1所述的芯片封裝結構制程，其特征在于，該第一基板為一 芯片且該第二基板為一承載器。
5. 如權利要求1所述的芯片封裝結構制程，其特征在于，該凸塊為由打線 機形成的結線凸塊或由電鍍制程形成的電鍍凸塊。
6. 如權利要求1所述的芯片封裝結構制程，其特征在于，形成該第一B階 粘著層的方法包括在該些第一焊墊或該些第二焊墊上形成多個第一二階粘著塊；以及 B階化該些第一二階粘著塊以形成多個第一 B階粘著塊。
7. 如權利要求6所述的芯片封裝結構制程，其特征在于，形成該第二B階 粘著層的方法包括在該些第一B階粘著塊上形成多個第二二階粘著塊；以及B階化該些第二二階粘著塊以形成多個第二 B階粘著塊。
8，如權利要求l所述的芯片封裝結構制程，其特征在于，該第一B階粘著層完全地覆蓋該第一基板，且該第二 B階粘著層包括多個第二 B階粘著塊。
9. 如權利要求l所述的芯片封裝結構制程，其特征在于，該第一B階粘著 層的玻璃轉換溫度高于、等于或低于該第二 B階粘著層的玻璃轉換溫度。
10. 如權利要求1所述的芯片封裝結構制程，其特征在于，B階化該第一二 階粘著層與該第二二階粘著層的方法包括加熱固化或紫外線固化。
全文摘要
本發明揭示一種可靠度獲得提升的芯片封裝結構制程。首先，提供一具有多個第一焊墊的第一基板及一具有多個第二焊墊的第二基板，并在第一基板的這些第一焊墊上形成多個凸塊。在第一基板或在第二基板上形成一第一二階粘著層并將其B階化以形成一第一B階粘著層。在第一B階粘著層上形成一第二二階粘著層并將其B階化以形成一第二B階粘著層。接著，透過第一B階粘著層與第二B階粘著層結合第一基板與第二基板，以使得各第一焊墊分別透過其中一凸塊與對應的第二焊墊電性連接。
文檔編號H01L21/60GK101625987SQ20081021468
公開日2010年1月13日 申請日期2008年8月29日 優先權日2008年7月8日
發明者沈更新, 偉 王 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司