薄膜晶體管陣列基板的制造方法

專利名稱：薄膜晶體管陣列基板的制造方法
技術領域：
本發明有關于一種主動元件陣列基板的制造方法，且特別有關于一種薄膜晶 體管陣列基板的制造方法。
背景技術：
由于低溫多晶硅薄月莫晶體管(low temperature poly-silicon thin film transistor, LTPS TFT)克服了電子遷移率的問題，而且，更提供了互補式 (complementary)電路技術。因此，低溫多晶硅薄膜晶體管在元件縮小化、面板 開口率、畫面品質與解析度上都有極大的優勢。除此之外，目前低溫多晶硅薄膜晶 體管的設計不僅具有將驅動電路整合于玻璃上的特性，而且，其系統集成度的提升， 更使面板同時具有窄框化(narrow frame size)與高畫質的特性。再者，低溫多 晶硅薄膜晶體管還具有低功率消耗、低電磁干擾等優點，因此，其工藝的發展與改 良受到極為廣泛的重視。以下將就兩種現有的低溫多晶硅薄膜晶體管的制造方法進 行說明。
圖IA至圖IE為現有的一種低溫多晶硅薄膜晶體管陣列基板制造流程示意圖。 請先參考圖1A所示，現有的低溫多晶硅薄膜晶體管陣列基板的制造方法包括下列 步驟。首先，提供一基板IIO，且基板110具有一周邊區110a與一陣列區110b。 然后，在基板IIO上形成一緩沖層(buffer layer) 120。然后，在緩沖層120上 形成多個第一多晶硅島狀物(poly-silicon island) 130a、多個第二多晶硅島狀 物130b與多個第三多晶硅島狀物130c。其中，第一與第二多晶硅島狀物130a、130b 配置于周邊區110a上，而第三多晶硅島狀物130c配置于陣列區110b上。在基板 110上形成圖案化光阻層210，以覆蓋第一多晶硅島狀物130a。接著，以圖案化光阻層210為掩膜對第二與第三多晶硅島狀物130b、 130c進行一溝道摻雜工藝 (channel doping process) SllO。然后，移除圖案化光阻層210。
請參考圖1B所示，在基板110上形成圖案化光阻層220b，以覆蓋第一多晶硅 島狀物130a以及第二與第三多晶硅島狀物130b、 130c的部份區域。然后，以圖案 化光阻層220b為掩膜對這些第二與第三多晶硅島狀物130b、 130c進行一第二離子 注入工藝(ion implantation process) S120b，以在各第二多晶硅島狀物130b 內形成一第二源極/漏極132b以及在各第三多晶硅島狀物130c內形成一第三源極/ 漏極132c。此外，在各第二源極/漏極132b之間即是一第二溝道區134b，而在各 第三源極/漏極132c之間即是一第三溝道區134c。然后，移除圖案化光阻層220b。
請參考圖1C所示，在緩沖層120上形成一柵絕緣層140，并覆蓋這些第一、 第二與第三多晶硅島狀物130a、 130b、 130c。然后，在柵絕緣層140上形成多個 第一柵極150a、多個第二柵極150b、多個第三柵極150c與多個電容電極150d。 接著，對這些第二與第三多晶硅島狀物130b、 130c進行一輕摻雜漏極離子注入工 藝S130，以形成多個第二輕摻雜漏極136b與多個第三輕摻雜漏極136c。
請參考圖1D所示，在基板110上形成圖案化光阻層220a，以覆蓋第二與第三 多晶硅島狀物130b、 130c。然后，對這些第一多晶硅島狀物130a進行一第一離子 注入工藝S120a，以形成多個第一源極/漏極132a。此外，在各第一源極/漏極132a 之間即是一第一溝道區134a。然后，移除圖案化光阻層220a。
請參考圖IE所示，在柵絕緣層140上形成一第一圖案化保護層160，并暴露 出各第一源極/漏極132a的部份、各第二源極/漏極132b的部份與各第三源極/漏 極132c的部份。接著，在第一圖案化保護層160上形成多個第一源極/漏極導體層 170a、多個第二源極/漏極導體層170b與多個第三源極/漏極導體層170c。其中， 各第一源極/漏極導體層170a與第一源極/漏極132a電性連接，而各第二源極/漏 極導體層170b與第二源極/漏極132a電性連接。此外，各第三源極/漏極導體層 170c與第三源極/漏極132c電性連接。
然后，在第一圖案化保護層160上形成一第二圖案化保護層180，而第二圖案 化保護層180暴露出第三源極/漏極導體層170c的部份。接著，在第二圖案化保護 層180上形成一像素電極(pixel electrode) 190，且像素電極190與相對應的第 三源極/漏極導體層170c電性連接。至此則己大致完成現有的低溫多晶硅薄膜晶體管陣列基板100的制造流程。以下將就另一種現有的低溫多晶硅薄膜晶體管陣列基 板的制造方法進行說明。
圖2A至圖2E為另一現有的低溫多晶硅薄膜晶體管陣列基板的制造流程示意 圖。請參考圖2A至圖2B所示，圖2A至圖2B所示的內容大致上與圖1A至圖1B 所示的內容相同。簡單而言，在基板110上依序完成緩沖層120、第一多晶硅島狀 物130a、第二多晶硅島狀物130b、第三多晶硅島狀物130c、溝道摻雜工藝S110 與第二離子注入工藝S120b。
請參考圖2C所示，在緩沖層120上形成柵絕緣層140，并覆蓋第一、第二與 第三多晶硅島狀物130a、 130b、 130c。然后，在柵絕緣層140上形成一圖案化導 體材料層150與多個第一柵極150a。此圖案化導體材料層150覆蓋第二多晶硅島 狀物130b與第三多晶硅島狀物130c。然后，以第一柵極150a為掩膜對第一多晶 硅島狀物130a進行一第一離子注入工藝S120a，以形成多個第一源極/漏極132a。 此外，在各第一源極/漏極132a之間即是一第一溝道區134a。
請參考圖2D所示，對于圖案化金屬層150進行圖案化工藝以形成多個第二柵 極150b、多個第三柵極150c與多個電容電極150d。接著，進行一輕摻雜漏極離子 注入工藝S130以形成多個第二輕摻雜漏極136b與多個第三輕摻雜漏極136c。
請參考圖2E所示，圖2E的內容大致上與圖1E的內容相似。簡單而言，在形 成進行輕摻雜漏極離子注入工藝S130之后，依序形成第一圖案化保護層160、第 一源極/漏極導體層170a、第二源極/漏極導體層170b、第三源極/漏極導體層170c、 第二圖案化保護層180與像素電極190，以完成此現有的低溫多晶硅薄膜晶體管陣 列基板100的制造流程。
由于驅動電路整合于玻璃基板上，因此低溫多晶硅薄膜晶體管陣列基板具有 開口率高與窄框化等優勢。但是，相較于一般的非晶硅薄膜晶體管(amorphous silicon TFT, a-Si TFT)陣列基板的5道光掩膜工藝，低溫多晶硅薄膜晶體管陣 列基板的9道光掩膜工藝顯得極為繁瑣。因此，現有的低溫多晶硅薄膜晶體管陣列 基板的工藝不僅面板尺寸不易提升，良率也較為不容易控制，進而造成制造成本較 高的問題
發明內容
本發明的目的是提供一種薄膜晶體管陣列基板的制造方法，以減少光掩膜數。 為達上述或其他目的，本發明還提出一種薄膜晶體管陣列基板的制造方法， 其包括下列步驟。首先，在一基板上形成一多晶硅層，且基板具有一周邊區與一陣 列區。接著，利用一第一半調式光掩膜在多晶硅層上形成一第一圖案化光阻層。然 后，以第一圖案化光阻層為掩膜移除部分多晶硅層，以形成多個第一多晶硅島狀物、 多個第二多晶硅島狀物與多個第三多晶硅島狀物。其中，這些第一多晶硅島狀物與 這些第二多晶硅島狀物位于周邊區上，且這些第三多晶硅島狀物位于陣列區上。然 后，移除這些第二多晶硅島狀物與這些第三多晶硅島狀物上方的第一圖案化光阻 層。接著，進行一溝道摻雜工藝，以于這些第二多晶硅島狀物與這些第三多晶硅島 狀物內注入離子。然后，移除第一圖案化光阻層。進行一第二離子注入工藝，以于 各第二多晶硅島狀物內形成一第二源極/漏極并于各第三多晶硅島狀物內形成一第 三源極/漏極。其中，第二源極/漏極之間即是一第二溝道區，且第三源極/漏極之 間即是一第三溝道區。接著，在基板上形成一柵絕緣層，以覆蓋住這些第一多晶硅 島狀物、這些第二多晶硅島狀物與這些第三多晶硅島狀物。然后，在柵絕緣層上形 成多個第一柵極、多個第二柵極與多個第三柵極。其中，這些第一柵極、這些第二 柵極與這些第三柵極分別位于這些第一多晶硅島狀物、這些第二多晶硅島狀物與這 些第三多晶硅島狀物上方。接著，進行一第一離子注入工藝，以于各第一多晶硅島 狀物內形成一第一源極/漏極，而第一源極/漏極之間即是一第一溝道區。在基板上 形成一第一圖案化保護層，以覆蓋這些第一柵極、這些第二柵極與這些第三柵極。 接著，以第一圖案化保護層為掩膜移除部分柵絕緣層，以暴露出各第一源極/漏極 的部分、各第二源極/漏極的部分與各第三源極/漏極的部分。然后，在第一圖案化 保護層上形成多個第一源極/漏極導體層、多個第二源極/漏極導體層與多個第三源 極/漏極導體層。其中，這些第一源極/漏極導體層分別與這些第一源極/漏極電性 連接，而這些第二源極/漏極導體層分別與這些第二源極/漏極電性連接，且這些第 三源極/漏極導體層分別與這些第三源極/漏極電性連接。接著，在第一圖案化保護 層上形成一第二圖案化保護層。其中，第二圖案化保護層暴露出各第三源極/漏極 導體層的部分。然后，在第二圖案化保護層上形成多個像素電極。其中，各像素電 極與對應的第三源極/漏極導體層電性連接。
在本發明的又一實施例中，上述在形成這些第一柵極、這些第二柵極與這些第三柵極之后，還包括進行一輕摻雜漏極離子注入工藝，以在各第二源極/漏極與 第二溝道區之間形成一第二輕摻雜漏極，以及在各第三源極/漏極與第三溝道區之 間形成一第三輕摻雜漏極。
為達上述或其他目的，本發明又提出一種薄膜晶體管陣列基板的制造方法， 其包括下列步驟。首先，在一基板上形成一多晶硅層，且基板具有一周邊區與一陣 列區。利用一第一半調式光掩膜在多晶硅層上形成一第一圖案化光阻層。接著，以 第一圖案化光阻層為掩膜移除部分多晶硅層，以形成多個第一多晶硅島狀物、多個 第二多晶硅島狀物與多個第三多晶硅島狀物。其中，這些第一多晶硅島狀物與這些 第二多晶硅島狀物位于周邊區上，且這些第三多晶硅島狀物位于陣列區上。然后， 移除這些第二多晶硅島狀物與這些第三多晶硅島狀物上方的第一圖案化光阻層。接 著，進行一溝道摻雜工藝，以于這些第二多晶硅島狀物與這些第三多晶硅島狀物內 注入離子。然后，移除第一圖案化光阻層。接著，進行一第二離子注入工藝，以于 各第二多晶硅島狀物內形成一第二源極/漏極并于各第三多晶硅島狀物內形成一第 三源極/漏極。其中，第二源極/漏極之間即是一第二溝道區，且第三源極/漏極之 間即是一第三溝道區。在基板上形成一柵絕緣層，以覆蓋住這些第一多晶硅島狀物、 這些第二多晶硅島狀物與這些第三多晶硅島狀物。接著，在柵絕緣層上形成一圖案 化導體材料層。其中，圖案化導體材料層具有多個第一柵極，位于這些第一多晶硅 島狀物上方的柵絕緣層上。然后，以圖案化導體材料層為掩膜進行一第一離子注入 工藝，以于各第一多晶硅島狀物內形成一第一源極/漏極。其中第一源極/漏極之間 即是一第一溝道區。接著，移除部分圖案化導體材料層，以暴露出這些第二多晶硅 島狀物與這些第三多晶硅島狀物上方的柵絕緣層的部分區域，并形成多個第二柵極 與多個第三柵極。然后，在柵絕緣層上形成一第一圖案化保護層，以覆蓋這些第一 柵極、這些第二柵極與這些第三柵極。其中，第一圖案化保護層暴露出這些第一多 晶硅島狀物、這些第二多晶硅島狀物與這些第三多晶硅島狀物上方的柵絕緣層的部 分區域。接著，以第一圖案化保護層為掩膜移除部分柵絕緣層，以暴露出各第一源 極/漏極的部分、各第二源極/漏極的部分與各第三源極/漏極的部分。然后，在第 一圖案化保護層上形成多個第一源極/漏極導體層、多個第二源極/漏極導體層與多 個第三源極/漏極導體層。其中，這些第一源極/漏極導體層分別與這些第一源極/ 漏極電性連接，而這些第二源極/漏極導體層分別與這些第二源極/漏極電性連接，且這些第三源極/漏極導體層分別與這些第三源極/漏極電性連接。接著，在第一圖 案化保護層上形成一第二圖案化保護層。其中，第二圖案化保護層暴露出各第三源 極/漏極導體層的部分。然后，在第二圖案化保護層上形成多個像素電極。其中， 各像素電極與相對應的第三源極/漏極導體層電性連接。
在本發明的又一實施例中，上述在形成這些第一柵極、這些第二柵極與這些 第三柵極之后，還包括進行一輕摻雜漏極離子注入工藝，以在各第二源極/漏極與 第二溝道區之間形成一第二輕摻雜漏極，以及在各第三源極/漏極與第三溝道區之 間形成一第三輕摻雜漏極。
本發明因采用半調式光掩膜來減少低溫多晶硅薄膜晶體管工藝上所需要的光 掩膜數量以簡化其工藝，進而達到提升良率與增加面板尺寸的目的。
為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉較佳實 施例，并配合附圖作詳細說明如下。


圖1A至圖1E為現有的一種低溫多晶硅薄膜晶體管制造流程示意圖。
圖2A至圖2E為現有的一種低溫多晶硅薄膜晶體管另一制造流程示意圖。 圖3A至圖3G為本發明第一實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。
圖4A至圖4F為本發明第二實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。
圖5A至圖5F為本發明第三實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。
圖6A至圖6H為本發明第四實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。
圖7A至圖7G為本發明第五實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。
圖8A至圖8G為本發明第六實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。
圖9A至圖9F為本發明第七實施例的一種薄膜晶體管陣列基板的制造流程示意圖。
圖10A至圖10E為本發明第八實施例的一種薄膜晶體管陣列基板的制造流程
示意圖。
圖11A至圖11G為本發明第九實施例的一種薄膜晶體管陣列基板的制造流程 示意圖。
圖12A至圖12F為本發明第十實施例的一種薄膜晶體管陣列基板的制造流程 示意圖。
具體實施方式
第一實施例
圖3A至圖3G為本發明第一實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。請先參考圖3A所示，首先，提供一基板310，且基板310具有一周邊區310a 與一陣列區310b。此外，基板310可以是玻璃基板、石英基板或是塑膠基板。然 后，在基板310上形成一多晶硅層330。
更詳細而言，形成多晶硅層330的步驟例如是先在基板310上形成一非晶硅 層(未示出)，而形成非晶硅層的方式例如是化學汽相沉積(chemical vapor d印osition， CVD)工藝或離子增長型化學汽相沉積(plasma enhanced CVD， PECVD) 工藝。接著，對于此非晶硅層進行一激光退火(laser annealing)工藝，以使非 晶硅層轉變成多晶硅層330。激光退火工藝例如是準分子激光(exciraer laser annealing, ELR)、固態激光(solid-state laser)或二極管激發式固態激光(diode pumped solid state laser, DPSS)工藝。并且，在對非晶硅層進行激光退火工藝 之前，更可先進行一去氫(dehydrogenation)工藝，以降低非晶硅層內的氫含量。 去氫工藝可避免進行激光退火工藝時，非晶硅層內所含的氫受熱而產生氫爆 (hydrogen exploration)現象。
此外，在形成多晶硅層330之前，可先于基板310上，以低壓化學汽相沉積 (low pressure chemical vapor d印osition, LPCVD)工藝或是離子增長型加強 化學汽相沉積工藝形成一緩沖層320。緩沖層320可阻擋基板310所含的雜質擴散 進入多晶硅層330中。此外，緩沖層320可以是單層氧化硅或是氧化硅/氮化硅的 雙層結構。請繼續參考圖3A，在形成多晶硅層330之后，利用一第一半調式光掩膜410a 在多晶硅層330上形成一第一圖案化光阻層420a。更詳細而言，第一半調式光掩 膜410a包括一透明基板412a、 一金屬層414a與一半透過膜416a，其中半透過膜 416a配置于透明基板412a上，而金屬層414a配置于半透過膜416a上。半透過膜 416a的透光率大于金屬層414a的透光率，因此第一圖案化光阻層420a的厚度也 就不一致。雖然第一半調式光掩膜410a乃是利用金屬層414a與半透過膜416a而 形成出不同厚度的第一圖案化光阻層420a，然而灰階光掩膜(gray tone mask) 或是其他具有兩種以上透光率的光掩膜也可以取代第一半調式光掩膜410a而形成 出第一圖案化光阻層420a。此外，灰階光掩膜乃是采用狹縫以改變透光率。
請參考圖3B所示，以第一圖案化光阻層420a為掩膜移除部分多晶硅層330， 以形成多個第一多晶硅島狀物330a、多個第二多晶硅島狀物330b與多個第三多晶 硅島狀物330c。其中，第一多晶硅島狀物330a與第二多晶硅島狀物330b位于周 邊區310a上，而第三多晶硅島狀物330c位于陣列區310b上。
請參考圖3C所示，移除第二多晶硅島狀物330b與第三多晶硅島狀物330c上 方的第一圖案化光阻層420a。接著，進行一溝道摻雜工藝S310，以于第二多晶硅 島狀物330b與第三多晶硅島狀物330c內注入離子。此外，溝道摻雜工藝S310用 以調整第二多晶硅島狀物330b與第二多晶硅島狀物330c的電性性質。然后，移除 剩余的第一圖案化光阻層420a。
請參考圖3D所示，在基板310上形成一圖案化光阻層520b，且圖案化光阻層 520b覆蓋第一多晶硅島狀物330a與第一及第二多晶硅島狀物330b、 330c的部份 區域。然后，進行一第二離子注入工藝S320b，以于各第二多晶硅島狀物330b內 形成一第二源極/漏極332b，并于各第三多晶硅島狀物330c內形成一第三源極/漏 極332c。其中，第二源極/漏極332b之間即是一第二溝道區334b，且第三源極/ 漏極332c之間即是一第三溝道區334c。再來，移除圖案化光阻層520b。
請參考圖犯所示，在基板310上形成一柵絕緣層340，以覆蓋住第一、第二 與第三多晶硅島狀物330a、 330b、 330c。接著，在柵絕緣層340上形成多個第一 柵極350a、多個第二柵極350b、多個第三柵極350c與多個電容電極350d。其中， 各第一多晶硅島狀物330a上方分別具有一第一柵極350a，而各第二多晶硅島狀物 330b上方分別具有一第二柵極350b，且各第三多晶硅島狀物330c上方分別具有兩個第三柵極350c與一電容電極350d。但本發明并不僅限于雙第三柵極350c的設 計，本發明也適用于單一第三柵極350c的設計。更詳細而言，形成第一、第二、 第三柵極與電容電極350a、 350b、 350c、 350d的方式可以是先在柵絕緣層340上 以濺鈹(sputtering)工藝或物理汽相沉積(physics vapor d印osition， PVD) 工藝形成一導體材料層(未示出)。其中，導體材料層的材質可以是鉻(Cr)或是 其他金屬材質。接著，再對此導體材料層進行微影(photolithogrophy)工藝與刻 蝕(etching)工藝，以形成第一、第二、第三柵極與電容電極350a、 350b、 350c、 350d。
此外，在形成第一、第二、第三柵極與電容電極350a、 350b、 350c、 350d之 后，還可進行一輕摻雜漏極離子注入工藝S330，以在各第二源極/漏極332b與第 二溝道區334b之間形成一第二輕摻雜漏極336b，以及在各第三源極/漏極332c與 第三溝道區334c之間形成一第三輕摻雜漏極336c。第二與第三淺摻雜漏極336b、 336c將可改善N溝道溝道金屬氧化物半導體(negtive channel metal oxide semiconductor,麗0S)中的熱載流子效應(hot carrier effect)。另夕卜，輕摻 雜離子注入工藝S330所注入的離子可以是n型摻雜物，其中n型摻雜物可以是磷 離子。
請參考圖3F所示，在基板310上形成一圖案化光阻層520a，且圖案化光阻層 520a覆蓋第二與第三多晶硅島狀物330b、 330c。然后，進行一第一離子注入工藝 S320a，以于各第一多晶硅島狀物330a內形成一第一源極/漏極332a，而第一源極 /漏極332a之間即是一第一溝道區334a。再來，移除圖案化光阻層520a。
更詳細而言，第一離子注入工藝S320a所注入的離子可以是p型摻雜物，而p 型摻雜物可以是硼離子。此外，第二離子注入工藝S320b所注入的離子可以是n 型摻雜物，而n型摻雜物可以是磷離子。
請參考圖3G所示，在基板310上形成一第一圖案化保護層360，以覆蓋第一 柵極350a、第二柵極350b、第三柵極350c與電容電極350d。更詳細而言，形成 第一圖案化保護層360的方式可以是先以化學汽相沉積工藝在基板310上形成一保 護層(未示出)，而此保護層的材質例如是氧化硅、氮化硅或其他絕緣材料。接著， 對于此保護層進行微影工藝與刻蝕工藝，以形成第一圖案化保護層360。
然后，以第一圖案化保護層360為掩膜移除部分柵絕緣層340，以暴露出各第一源極/漏極332a的部分、各第二源極/漏極332b的部分與其中二第三源極/漏極 332c的部分。接著，在第一圖案化保護層360上形成多個第一源極/漏極導體層 370a、多個第二源極/漏極導體層370b與多個第三源極/漏極導體層370c。其中， 各第一源極/漏極導體層370a分別與各第一源極/漏極332a電性連接，而各第二源 極/漏極導體層370b分別與各第二源極/漏極332b電性連接，且各第三源極/漏極 導體層370c分別與各第三源極/漏極332c電性連接。更詳細而言，形成第一、第 二與第三源極/漏極導體層370a、 370b、 370c的方式可以是先以濺鍍工藝或物理汽 相沉積工藝在第一圖案化保護層360上形成一源極/漏極導體材料層(未示出)。 其中，源極/漏極導體材料層的材質可以是鉻或是其他金屬材質。接著，再對此源 極/漏極導體材料層進行微影工藝與刻蝕工藝，以形成第一、第二與第三源極/漏極 導體層370a、 370b、 370c。
然后，在第一圖案化保護層360上形成一第二圖案化保護層380。其中，第二 圖案化保護層380暴露出其中一第三源極/漏極導體層370c的部分。此外，第二圖 案化保護層380的形成方式大致上與第一圖案化保護層360相同，于此不再贅述。
接著，在第二圖案化保護層380上形成多個像素電極390。其中，像素電極 390與相對應的第三源極/漏極導體層370c電性連接。此外，形成像素電極390的 方式可以是先以濺鍍工藝或物理汽相沉積工藝在第二圖案化保護層380上形成一 像素電極材料層(未示出)。其中，像素電極材料層的材質可以是氧化銦錫(Indium Tin 0xide， IT0)或是其他透明導電電極材質。接著，再對此像素電極材料層進行 微影工藝與刻蝕工藝，以形成像素電極390。至此則已大致完成本發明第一實施例 的低溫多晶硅薄膜晶體管陣列基板300的制造流程。
由于本實施例是利用第一半調式光掩膜所形成的第一圖案化光阻層，以形成 第一、第二與第三多晶硅島狀物。接著，移除第二多晶硅島狀物與第三多晶硅島狀
物上方的第一圖案化光阻層，以繼續進行溝道摻雜工藝。簡單而言，本實施例是利 用第一半調式光掩膜取代現有技術的兩道光掩膜，因此本發明可用以減少光掩膜的
使用數量以簡化工藝、降低生產成本。然而，灰階光掩膜或是其他具有兩種以上透 光率的光掩膜也可以取代第一半調式光掩膜而應用于本實施例中。 第二實施例
圖4A至圖4E為本發明第二實施例的一種薄膜晶體管陣列基板的制造流程示意圖。請先參考圖4A所示，首先，提供一基板310，且基板310具有一周邊區310a 與一陣列區310b，并在基板310上形成多個第一多晶硅島狀物330a、多個第二多 晶硅島狀物330b與多個第三多晶硅島狀物330c。其中，第一多晶硅島狀物330a 與第二多晶硅島狀物330b位于周邊區310a上，而第三多晶硅島狀物330c位于陣 列區310b上。接著，利用一第二半調式光掩膜410b在第一、第二與第三多晶硅島 狀物330a、330b、330c上形成一第二圖案化光阻層420b，且第二圖案化光阻層420b 覆蓋第一多晶硅島狀物330a以及第二與第三多晶硅島狀物330b、330c的部份區域。 其中，第二半調式光掩膜410b的組成、材質與功用與第一半調式光掩膜410a相同， 于此不再贅述。
更詳細而言，形成第一、第二與第三多晶硅島狀物330a、 330b、 330c的步驟 例如是先在基板310上形成一多晶硅層(未示出)。然后，對此多晶硅層進行微影 工藝與刻蝕工藝，以在基板310上形成第一、第二與第三多晶硅島狀物330a、 330b、 330c。相同的，形成多晶硅層之前，可先于基板310上形成一緩沖層320。形成多 晶硅層與緩沖層的方式、材質及其功用與第一實施例相似，于此不再贅述。
請參考圖4B所示，進行一第二離子注入工藝S320b，以于各第二多晶硅島狀 物330b內形成一第二源極/漏極332b,并于各第三多晶硅島狀物330c內形成一第 三源極/漏極332c。其中，第二源極/漏極332b之間即是一第二溝道區334b，且第 三源極/漏極332c之間即是一第三溝道區334c。
請參考圖4C所示，移除第二與第三多晶硅島狀物330b、 330c上方的第二圖 案化光阻層420b。然后，進行一溝道摻雜工藝S310，以于第二多晶硅島狀物330b 與第三多晶硅島狀物330c內注入離子。接著，移除第二圖案化光阻層420b。
請參考圖4D至圖4F所示，圖4D至圖4F的步驟大致上與第一實施例中的圖 3E至圖3G相似。其包括依序形成柵絕緣層340、第一柵極350a、第二柵極350b、 第三柵極350c、電容電極350d、第一源極/漏極332a、第一溝道區334a、第一圖 案化保護層360、第一源極/漏極導體層370a、第二源極/漏極導體層370b、第三 源極/漏極導體層370c、第二圖案化保護層380與像素電極390，以完成此實施例 的薄膜晶體管陣列基板300的制造流程。而上述各構件的材質與形成方式大致上與
第一實施例相同，于此不再贅述。
請參考圖4D所示，相同的，本發明并不僅限于雙第三柵極350c的設計，本發明也適用于單一第三柵極350c的設計。除此之外，在形成第一、第二、第三柵 極與電容電極350a、 350b、 350c、 350d之后，也可包括進行一輕摻雜漏極離子注 入工藝S330，以在各第二源極/漏極332b與第二溝道區334b之間形成一第二輕摻 雜漏極336b，以及在各第三源極/漏極332c與第三溝道區334c之間形成一第三輕 摻雜漏極336c。
本實施例利用第二半調式光掩膜所形成的第二圖案化光阻層，以進行第二離 子注入工藝。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方的第二圖案化 光阻層，以繼續進行溝道摻雜工藝。簡單而言，本實施例是利用第二半調式光掩膜 取代現有技術的兩道光掩膜，因此本發明可用以減少光掩膜的使用數量以簡化工 藝、降低生產成本。然而，灰階光掩膜或是其他具有兩種以上透光率的光掩膜也可 以取代第二半調式光掩膜而應用于本實施例中。
第三實施例
圖5A至圖5F為本發明第三實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。請先參考圖5A所示，首先，提供一基板310，且基板310具有一周邊區310a 與一陣列區310b，并在基板310上形成多個第一多晶硅島狀物330a、多個第二多 晶硅島狀物330b與多個第三多晶硅島狀物330c。其中，第一多晶硅島狀物330a 與第二多晶硅島狀物330b位于周邊區310a上，而第三多晶硅島狀物330c位于陣 列區310b上。相同的，可先于基板310上形成一緩沖層320，然后才形成第一、 第二與第三多晶硅島狀物330a、 330b、 330c。而形成緩沖層320、第一、第二與第 三多晶硅島狀物330a、 330b、 330c的方式及其材質與第二實施例相似，于此不再 贅述。接著，在基板310上形成一圖案化光阻層510，且圖案化光阻層510覆蓋第 一多晶硅島狀物330a。然后，對第二與第三多晶硅島狀物330b、 330c進行一溝道 慘雜工藝S310。再來，移除圖案化光阻層510。
請參考圖5B所示，在基板310上形成一圖案化光阻層520b，且圖案化光阻層 520b覆蓋第一多晶硅島狀物330a與第一及第二多晶硅島狀物330b、 330c的部份 區域。然后，進行一第二離子注入工藝S320b，以于各第二多晶硅島狀物330b內 形成一第二源極/漏極332b，并于各第三多晶硅島狀物330c內形成一第三源極/漏 極332c。其中，第二源極/漏極332b之間即是一第二溝道區334b，且第三源極/ 漏極332c之間即是一第三溝道區334c。再來，移除圖案化光阻層520b。請參考圖5C所示，在基板310上形成一柵絕緣層340，以覆蓋住第一、第二 與第三多晶硅島狀物330a、 330b、 330c。接著，在柵絕緣層340上形成多個第一 柵極350a、多個第二柵極350b、多個第三柵極350c與多個電容電極350d。其中， 各第一多晶硅島狀物330a上方，分別具有一第一柵極350a，而各第二多晶硅島狀 物330b上方分別具有一第二柵極350b，且各第三多晶硅島狀物330c上方分別具 有兩個第三柵極350c與一電容電極350d。相同的，本發明并不僅限于雙第三柵極 350c的設計，本發明也適用于單一第三柵極350c的設計。而且，形成柵絕緣層340、 第一柵極350a、第二柵極350b、第三柵極350c與電容電極350d的方式及其材質 與第一實施例相似，于此不再贅述。
請繼續參考圖5C所示，在形成第一、第二、第三柵極與電容電極350a、 350b、 350c、 350d之后，也可包括進行一輕摻雜漏極離子注入工藝S330，以在各第二源 極/漏極332b與第二溝道區334b之間形成一第二輕摻雜漏極336b，以及在各第三 源極/漏極332c與第三溝道區334c之間形成一第三輕摻雜漏極336c。
請參考圖5D所示，在基板310上形成一第一保護層360a，以覆蓋第一柵極 350a、第二柵極350b、第三柵極350c與電容電極350d。接著，利用一第三半調式 光掩膜410c在第一保護層360a上形成一第三圖案化光阻層420c。其中，第三半 調式光掩膜410c的組成、材質與功用與第一半調式光掩膜410a相同，于此不再贅 述。第三圖案化光阻層420c暴露出各第一多晶硅島狀物330a上方的第一保護層 360a的部分區域。然后，以第三圖案化光阻層420c為掩膜進行一第一離子注入工 藝S320a，以于各第一多晶硅島狀物330a內形成一第一源極/漏極332a。其中，第 一源極/漏極332a之間即是一第一溝道區334a。
請參考圖5E所示，移除第三圖案化光阻層420c的部分厚度，以暴露出第二 多晶硅島狀物330b與第三多晶硅島狀物330c上方的第一保護層360a的部分區域。 然后，以第三圖案化光阻層420c為掩膜移除部分第一保護層360a與柵絕緣層340， 以暴露出各第一源極/漏極332a的部分、各第二源極/漏極332b的部分與各第三源 極/漏極332c的部分，并形成一第一圖案化保護層360。接著，移除第三圖案化光 阻層420c。
更詳細而言，形成第一保護層360a的方式例如是在基板310上以CVD工藝形 成，而且，其材質例如是氧化硅、氮化硅或其他絕緣材料。而移除部份第一保護層360a與柵絕緣層340的方式例如是對其進行微影工藝與刻蝕工藝。
請參考圖5F所示，圖5F的步驟大致上與第一實施例中的圖3G相似。其包括 在形成第一圖案化保護層360后，依序形成第一源極/漏極導體層370a、第二源極 /漏極導體層370b、第三源極/漏極導體層370c、第二圖案化保護層380與像素電 極390，以完成此實施例的低溫多晶硅薄膜晶體管300的制造流程。而上述各構件 的材質與形成方式大致上與第一實施例相同，于此不再贅述。
本實施例利用第三半調式光掩膜所形成的第三圖案化光阻層，以進行第一離 子注入工藝。接著，移除第三圖案化光阻層的部分厚度，以將第一保護層轉變為第 一圖案化保護層。簡單而言，本實施例是利用第三半調式光掩膜取代現有技術的兩 道光掩膜，因此本發明可用以減少光掩膜的使用數量以簡化工藝、降低生產成本。 然而，灰階光掩膜或是其他具有兩種以上透光率的光掩膜也可以取代第三半調式光 掩膜而應用于本實施例中。 第四實施例
圖6A至圖6H為本發明第四實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。請參考圖6A至圖6E所示，圖6A至圖6E所示的內容大致上與圖3A至圖3E 所示的內容相同。簡單而言，利用第一半調式光掩膜410a形成第一圖案化光阻 420a，以在基板310上完成第一多晶硅島狀物330a、第二多晶硅島狀物330b、第 三多晶硅島狀物330c與溝道摻雜工藝S310。然后，再依序完成第二源極/漏極332b、 第三源極/漏極332c、第二溝道區334b、第三溝道區334c、柵絕緣層340、第一柵 極350a、第二柵極350b、第三柵極350c與電容電極350d等步驟。
相同的，可先于基板310上形成一緩沖層320，然后才形成第一、第二與第三 多晶硅島狀物330a、 330b、 330c。再者，本發明并不僅限于雙第三柵極350c的設 計，本發明也適用于單一第三柵極350c的設計。此外，在形成第一、第二、第三 柵極與電容電極350a、 350b、 350c、 350d之后，還可包括進行一輕摻雜漏極離子 注入工藝S330，以形成第二輕摻雜漏極336b，與第三輕摻雜漏極336c。而上述各
構件的材質與形成方式大致上與第一實施例相同，于此不再贅述。
請參考圖6F至圖6H所示，圖6F至圖6H的步驟大致上與第三實施例中的圖 5D至圖5F相似。首先，在基板310上形成第一保護層360a。接著，利用第三半調 式光掩膜410c形成第三圖案化光阻層420c，以完成第一源極/漏極332a、第一溝道區334a與第一圖案化保護層360。然后，再依序完成第一源極/漏極導體層370a、 第二源極/漏極導體層370b、第三源極/漏極導體層370c、第二圖案化保護層380 與像素電極390，以完成此實施例的低溫多晶硅薄膜晶體管300的制造流程。而上 述各構件的材質與形成方式大致上與第三實施例相同，于此不再贅述。
本實施例利用第一半調式光掩膜所形成的第一圖案化光阻層，以形成第一、 第二與第三多晶硅島狀物。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方 的第一圖案化光阻層，以繼續進行溝道摻雜工藝。然后，再利用第三半調式光掩膜 所形成的第三圖案化光阻層，以進行第一離子注入工藝。接著，移除第三圖案化光 阻層的部分厚度，以將第一保護層轉變為第一圖案化保護層。簡單而言，本實施例 是利用第一半調式光掩膜與取代現有技術的兩道光掩膜，然后，再利用第三半調式 光掩膜取代現有技術的另兩道光掩膜，因此本發明可用以減少光掩膜的使用數量以 簡化工藝、降低生產成本。同樣地，灰階光掩膜或其他具有兩種以上透光率的光掩 膜也可以取代第一及/或第三半調式光掩膜而應用于本實施例中。
第五實施例
圖7A至圖7G為本發明第五實施例的一種薄膜晶體管陣列基板的制造流程示 意圖。請參考圖7A至圖7C所示，圖7A至圖7C所示的內容大致上與圖4A至圖4C 所示的內容相同。簡單而言，在基板310上形成多個第一多晶硅島狀物330a、多 個第二多晶硅島狀物330b與多個第三多晶硅島狀物330c。接著，利用第二半調式 光掩膜410b形成第二圖案化光阻層420b，以完成第二源極/漏極332b、第三源極/ 漏極332c、第二溝道區334b、第三溝道區334c與溝道摻雜工藝S310。相同的， 可先于基板310上形成一緩沖層320，然后才形成第一、第二與第三多晶硅島狀物 330a、 330b、 330c。而上述各構件的材質與形成方式大致上與第二實施例相同，于 此不再贅述。
請參考圖7D所示，在基板310上形成一柵絕緣層340，以覆蓋住第一、第二 與第三多晶硅島狀物330a、 330b、 330c。接著，在柵絕緣層340上形成多個第一 柵極350a、多個第二柵極350b、多個第三柵極350c與多個電容電極350d。其中， 各第一多晶硅島狀物330a上方分別具有一第一柵極350a，而各第二多晶硅島狀物 330b上方分別具有一第二柵極350b，且各第三多晶硅島狀物330c上方分別具有兩 個第三柵極350c與一電容電極350d。相同的，本發明并不僅限于雙第三柵極350c的設計，本發明也適用于單一第三柵極350c的設計。此外，形成柵絕緣層340、 第一柵極350a、第二柵極350b、第三柵極350c與電容電極350d的方式及其材質 與第一實施例相似，于此不再贅述。
請繼續參考圖7D所示，在形成第一、第二、第三柵極與電容電極350a、 350b、 350c、 350d之后，也可包括進行一輕摻雜漏極離子注入工藝S330，以在各第二源 極/漏極332b與第二溝道區334b之間形成一第二輕摻雜漏極336b，以及在各第三 源極/漏極332c與第三溝道區334c之間形成一第三輕摻雜漏極336c。
請參考圖7E至圖7G所示，圖7E至圖7G的步驟大致上與第三實施例中的圖 5D至圖5F相似。首先，在基板310上形成第一保護層360a。接著，利用第三半調 式光掩膜410c形成第三圖案化光阻層420c，以完成第一源極/漏極332a、第一溝 道區334a與第一圖案化保護層360。然后，再依序完成第一源極/漏極導體層370a、 第二源極/漏極導體層370b、第三源極/漏極導體層370c、第二圖案化保護層380 與像素電極390，以完成此實施例的薄膜晶體管陣列基板300的制造流程。而上述 各構件的材質與形成方式大致上與第三實施例相同，于此不再贅述。
本實施例利用第二半調式光掩膜所形成的第二圖案化光阻層，以進行第二離 子注入工藝。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方的第二圖案化 光阻層，以繼續進行溝道摻雜工藝。然后，再利用第三半調式光掩膜所形成的第三 圖案化光阻層，以進行第一離子注入工藝。接著，移除第三圖案化光阻層的部分厚 度，以將第一保護層轉變為第一圖案化保護層。簡單而言，本實施例是利用第二半 調式光掩膜取代現有技術的兩道光掩膜，然后，再利用第三半調式光掩膜取代現有 技術的另兩道光掩膜，因此本發明可用以減少光掩膜的使用數量以簡化工藝、降低 生產成本。同樣地，灰階光掩膜或是其他具有兩種以上透光率的光掩膜也可以取代
第二及/或第三半調式光掩膜而應用于本實施例中。 第六實施例
圖8A至圖8G為本發明第六實施例的一種低溫多晶硅薄膜晶體管制造流程示 意圖。請參考圖8A至圖8D所示，圖8A至圖8D所示的內容大致上與圖3A至圖3D 所示的內容相同。簡單而言，利用第一半調式光掩膜410a形成第一圖案化光阻 420a，以在基板310上完成第一多晶硅島狀物330a、第二多晶硅島狀物330b、第 三多晶硅島狀物330c與溝道摻雜工藝S310。然后，再進行一第二離子注入工藝S320b以形成第二源極/漏極332b、第三源極/漏極332c、第二溝道區334b、第三 溝道區334c。相同的，可先于基板310上形成一緩沖層320，然后才形成第一、第 二與第三多晶硅島狀物330a、 330b、 330c。而上述各構件的材質與形成方式大致 上與第一實施例相同，于此不再贅述。
請參考圖8E所示，在基板310上形成一柵絕緣層340，以覆蓋住第一、第二 與第三多晶硅島狀物330a、 330b、 330c。接著，在柵絕緣層340上形成一圖案化 導體材料層350與多個第一柵極350a。其中，圖案化導體材料層350覆蓋第二多 晶硅島狀物330b與第三多晶硅島狀物330c。然后，以第一柵極350a為掩膜進行 一第一離子注入工藝S320a，以于各第一多晶硅島狀物130a內形成一第一源極/漏 極332a。其中，第一源極/漏極332a之間即是一第一溝道區334a。
更詳細而言，柵絕緣層340的材質可以是氧化硅或其他絕緣材料所組成。而 形成氧化硅的方式可以是采用離子增長型化學汽相沉積工藝，并配合SiH4/N20或 TE0S/02等反應氣體。再者，形成圖案化導體材料層350可以是先在柵絕緣層340 上以濺鍍工藝或物理汽相沉積工藝形成一導體材料層(未示出)。其中，導體材料 層的材質可以是鉻(Cr)或是其他金屬材質。接著，再對此導體材料層進行微影工 藝與刻蝕工藝，以形成圖案化導體材料層350與第一柵極350a。
請參考圖8F所示，移除部分圖案化導體材料層350，以暴露出第二多晶硅島 狀物330b與第三多晶硅島狀物330c上方的柵絕緣層340的部分區域，并形成多個 第二柵極350b、多個第三柵極350c與多個電容電極350d。其中，各第二多晶硅島 狀物330b上方分別具有一第二柵極350b，且各第三多晶硅島狀物330c上方分別 具有兩個第三柵極350c與一電容電極350d。相同的，本發明并不僅限于雙第三柵 極350c的設計，本發明也適用于單一第三柵極350c的設計。更詳細而言，形成第 二、第三柵極與電容電極350b、 350c、 350d的方式，例如是對圖案化導體材料層 350進行微影工藝與刻蝕工藝。除此之外，在形成第一、第二、第三柵極與電容電 極350a、 350b、 350c、 350d之后，還可包括進行一輕摻雜漏極離子注入工藝S330， 以在各第二源極/漏極332b與第二溝道區334b之間形成一第二輕摻雜漏極336b， 以及在各第三源極/漏極332c與第三溝道區334c之間形成一第三輕摻雜漏極 336c。
請參考圖8G所示，圖8G的步驟大致上與第一實施例中的圖3G相似。其包括依序形成第一圖案化保護層360、第一源極/漏極導體層370a、第二源極/漏極導體 層370b、第三源極/漏極導體層370c、第二圖案化保護層380與像素電極390，以 完成此實施例的薄膜晶體管陣列基板的300的制造流程。而上述各構件的材質與形 成方式大致上與第一實施例相同，于此不再贅述。
本實施例利用第一半調式光掩膜所形成的第一圖案化光阻層，以形成第一、 第二與第三多晶硅島狀物。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方 的第一圖案化光阻層，以繼續進行溝道摻雜工藝。簡單而言，本實施例是利用第一 半調式光掩膜取代現有技術的兩道光掩膜，因此本發明可用以減少光掩膜的使用數 量以簡化工藝、降低生產成本。同樣地，灰階光掩膜或是其他具有兩種以上透光率 的光掩膜也可以取代第一半調式光掩膜而應用于本實施例中。
第七實施例
圖9A至圖9F為本發明第七實施例的一種低溫多晶硅薄膜晶體管制造流程示 意圖。請參考圖9A至圖9C所示，圖9A至圖9C所示的內容大致上與圖4A至圖4C 所示的內容相同。簡單而言，在基板310上形成多個第一多晶硅島狀物330a、多 個第二多晶硅島狀物330b與多個第三多晶硅島狀物330c。接著，利用第二半調式 光掩膜410b形成第二圖案化光阻層420b，以完成第二源極/漏極332b、第三源極/ 漏極332c、第二溝道區334b、第三溝道區334c與溝道摻雜工藝S310。相同的， 可先于基板310上形成一緩沖層320，然后才形成第一、第二與第三多晶硅島狀物 330a、 330b、 330c。而上述各構件的材質與形成方式大致上與第二實施例相同，于 此不再贅述。
請參考圖9D至圖9F所示，圖9D至圖9F的步驟大致上與第六實施例中的圖 8E至圖8G相似。其包括依序形成柵絕緣層340、第一柵極350a、第一源極/漏極 332a、第一溝道區334a、第二柵極350b、第三柵極350c、電容電極350d、第一圖 案化保護層360、第一源極/漏極導體層370a、第二源極/漏極導體層370b、第三 源極/漏極導體層370c、第二圖案化保護層380與像素電極390，以完成此實施例 的薄膜晶體管陣列基板的300的制造流程。相同的，本發明并不僅限于雙第三柵極 350c的設計，本發明亦適用于單一第三柵極350c之設計。此外，在形成第一、第 二、第三柵極與電容電極350a、 350b、 350c、 350d之后，還可包括進行一輕摻雜 漏極離子注入工藝S330，以形成第二輕摻雜漏極336b，與第三輕摻雜漏極336c。而上述各構件的材質與形成方式大致上與第六實施例相同，于此不再贅述。
本實施例利用第二半調式光掩膜所形成的第二圖案化光阻層，以進行第二離 子注入工藝。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方的第二圖案化 光阻層，以繼續進行溝道摻雜工藝。簡單而言，本實施例是利用第二半調式光掩膜 取代現有技術的兩道光掩膜，因此本發明可用以減少光掩膜的使用數量以簡化工 藝、降低生產成本。同樣地，灰階光掩膜或是其他具有兩種以上透光率的光掩膜也 可以取代第二半調式光掩膜而應用于本實施例中。 第八實施例
圖10A至圖10E繪示為本發明第八實施例的一種薄膜晶體管陣列基板的制造
流程示意圖。請參考圖IOA至圖IOB所示，圖IOA至圖IOB所示的內容大致上與圖 5A至圖5B所示的內容相同。簡單而言，先依序完成第一多晶硅島狀物330a、第二 多晶硅島狀物330b、第三多晶硅島狀物330c、第二源極/漏極332b、第三源極/漏 極332c、第二溝道區334b與第三溝道區334c。相同的，可先于基板310上形成一 緩沖層320，然后才形成第一、第二與第三多晶硅島狀物330a、 330b、 330c。而形 成緩沖層320、第一、第二與第三多晶硅島狀物330a、 330b、 330c的方式及其材 質與第三實施例相似，于此不再贅述。
請參考圖10C所示，首先，依序在基板310上形成一柵絕緣層340與一導體 材料層(未示出)。接著，利用一第四半調式光掩膜410d在導體材料層上形成一 第四圖案化光阻層420d。其中，第四半調式光掩膜410d的組成、材質與功用與第 一半調式光掩膜410a相同，于此不再贅述。然后，以第四圖案化光阻層420d為掩 膜移除部分導體材料層，以形成一圖案化導體材料層350與多個第一柵極350a。 其中，圖案化導體材料層350覆蓋第二多晶硅島狀物330b與第三多晶硅島狀物 330c。更詳細而言，形成導體材料層的方式例如是濺鍍工藝或物理汽相沉積工藝， 而形成圖案化導體材料層350的方式例如是微影工藝與刻蝕工藝。其中，導體材料 層的材質可以是鉻(Cr)或是其他金屬材質。
請繼續參考圖IOC所示，以第四圖案化光阻層420d為掩膜進行一第一離子注 入工藝S320a，以于各第一多晶硅島狀物330a內形成一第一源極/漏極332a。其中， 第一源極/漏極332a之間即是一第一溝道區334a。然后，移除第四圖案化光阻層 420d的部分厚度，以暴露出第二多晶硅島狀物330b與第三多晶硅島狀物330c上
23方的柵絕緣層340的部分區域。
請參考圖IOD所示，以第四圖案化光阻層420d為掩膜移除部分圖案化導體材 料層350，以形成多個第二柵極350b、多個第三柵極350c與多個電容電極350d。 其中，各第二多晶硅島狀物330b上方分別具有一第二柵極350b，且各第三多晶硅 島狀物330c上方分別具有兩個第三柵極350c與一電容電極350d。相同的，本發 明并不僅限于雙第三柵極350c的設計，本發明也適用于單一第三柵極350c的設計。 更詳細而言，形成第二、第三柵極與電容電極350b、 350c、 350d的方式，例如是 對圖案化導體材料層350進行微影工藝與刻蝕工藝。除此之外，在形成第一、第二、 第三柵極與電容電極350a、 350b、 350c、 350d之后，還可包括進行一輕摻雜漏極 離子注入工藝S330，以在各第二源極/漏極332b與第二溝道區334b之間形成一第 二輕摻雜漏極336b，以及在各第三源極/漏極332c與第三溝道區334c之間形成一 第三輕摻雜漏極336c。
請參考圖IOE所示，圖10E的步驟大致上與第七實施例中的圖9F相似。其包 括依序形成第一圖案化保護層360、第一源極/漏極導體層370a、第二源極/漏極導 體層370b、第三源極/漏極導體層370c、第二圖案化保護層380與像素電極390， 以完成此實施例的低溫多晶硅薄膜晶體管300的制造流程。而上述各構件的材質與 形成方式大致上與第七實施例相同，于此不再贅述。
本實施例利用第四半調式光掩膜所形成的第四圖案化光阻層，先形成第一柵 極后再進行第一離子注入工藝。接著，移除第四圖案化光阻層的部分厚度，以繼續 形成第二、第三柵極與電容電極。簡單而言，本實施例是利用第四半調式光掩膜取 代現有技術的兩道光掩膜，因此本發明可用以減少光掩膜的使用數量以簡化工藝、 降低生產成本。同樣地，灰階光掩膜或是其他具有兩種以上透光率的光掩膜也可以 取代第四半調式光掩膜而應用于本實施例中。
第九實施例
圖11A至圖11G為本發明第九實施例的一種薄膜晶體管陣列基板的制造流程 示意圖。請參考圖IIA至圖IID所示，圖IIA至圖IID所示的內容大致上與圖3A 至圖3D所示的第一實施例的內容相同。簡單而言，利用第一半調式光掩膜410a 形成第一圖案化光阻420a，以在基板310上完成第一多晶硅島狀物330a、第二多 晶硅島狀物330b、第三多晶硅島狀物330c與溝道摻雜工藝S310。然后，再以第二
24離子注入工藝S320b完成第二源極/漏極332b、第三源極/漏極332c、第二溝道區 334b與第三溝道區334c。
相同的，可先于基板310上形成一緩沖層320，然后才形成第一、第二與第三 多晶硅島狀物330a、 330b、 330c。而上述各構件的材質與形成方式大致上與第一 實施例相同，于此不再贅述。
請參考圖11E至圖11G所示，圖11E至圖11G的步驟大致上與第八實施例中 的圖10C至圖10E相似。首先，依序在基板310上形成一柵絕緣層340與一導體材 料層(未示出)。接著，利用第四半調式光掩膜410d形成第四圖案化光阻層420d， 以依序完成第一柵極350a、第一源極/漏極332a、第一溝道區334a、第二柵極350b、 第三柵極350c與電容電極350d。然后，再依序完成第一圖案化保護層360、第一 源極/漏極導體層370a、第二源極/漏極導體層370b、第三源極/漏極導體層370c、 第二圖案化保護層380與像素電極390，以完成此實施例的薄膜晶體管陣列基板300
的制造流程。
相同的，本發明并不僅限于雙第三柵極350c的設計，本發明也適用于單一第 三柵極350c的設計。此外，在形成第一、第二、第三柵極與電容電極350a、 350b、 350c、 350d之后，還可包括進行一輕摻雜漏極離子注入工藝S330，以在各第二源 極/漏極332b與第二溝道區334b之間形成一第二輕摻雜漏極336b，以及在各第三 源極/漏極332c與第三溝道區334c之間形成一第三輕摻雜漏極336c。而上述各構 件的材質與形成方式大致上與第八實施例相同，于此不再贅述。
本實施例利用第一半調式光掩膜所形成的第一圖案化光阻層，以形成第一、 第二與第三多晶硅島狀物。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方 之第一圖案化光阻層，以繼續進行溝道摻雜工藝。然后，再利用第四半調式光掩膜
所形成的第四圖案化光阻層，先形成第一柵極后再進行第一離子注入工藝。接著， 移除第四圖案化光阻層的部分厚度，以繼續形成第二、第三柵極與電容電極。簡單
而言，本實施例是利用第一半調式光掩膜與取代現有技術的兩道光掩膜，然后，再 利用第四半調式光掩膜取代現有技術的另兩道光掩膜，因此本發明可用以減少光掩
膜的使用數量以簡化工藝、降低生產成本。同樣地，灰階光掩膜或是其他具有兩種 以上透光率的光掩膜也可以取代第一及/或第四半調式光掩膜而應用于本實施例 中。
25第十實施例
圖12A至圖12F為本發明第十實施例的一種薄膜晶體管陣列基板的制造流程 示意圖。請參考圖12A至圖12C所示，圖12A至圖12C所示的內容大致上與圖4A 至圖4C所示的內容相同。簡單而言，在基板310上形成多個第一多晶硅島狀物 330a、多個第二多晶硅島狀物330b與多個第三多晶硅島狀物330c。接著，利用第 二半調式光掩膜410b形成第二圖案化光阻層420b，以完成第二源極/漏極332b、 第三源極/漏極332c、第二溝道區334b、第三溝道區334c與溝道摻雜工藝S310。 相同的，可先于基板310上形成一緩沖層320，然后才形成第一、第二與第三多晶 硅島狀物330a、 330b、 330c。而上述各構件的材質與形成方式大致上與第二實施 例相同，于此不再贅述。
請參考圖12D至圖12F所示，圖12D至圖12F的步驟大致上與第八實施例中 的圖10C至圖10E相似。首先，依序在基板310上形成一柵絕緣層340與一導體材 料層(未示出)。接著，利用第四半調式光掩膜410d形成第四圖案化光阻層420d， 以依序完成第一柵極350a、第一源極/漏極332a、第一溝道區334a、第二柵極350b、 第三柵極350c與電容電極350d。然后，再依序完成第一圖案化保護層360、第一 源極/漏極導體層370a、第二源極/漏極導體層370b、第三源極/漏極導體層370c、 第二圖案化保護層380與像素電極390，以完成此實施例的薄膜晶體管陣列基板300
的制造流程。
相同的，本發明并不僅限于雙第三柵極350c的設計，本發明也適用于單一第 三柵極350c的設計。此外，在形成第一、第二、第三柵極與電容電極350a、 350b、 350c、 350d之后，還可包括進行一輕摻雜漏極離子注入工藝S330，以在各第二源 極/漏極332b與第二溝道區334b之間形成一第二輕摻雜漏極336b，以及在各第三 源極/漏極332c與第三溝道區334c之間形成一第三輕摻雜漏極336c。而上述各構 件的材質與形成方式大致上與第八實施例相同，于此不再贅述。
本實施例利用第二半調式光掩膜所形成的第二圖案化光阻層，以進行第二離 子注入工藝。接著，移除第二多晶硅島狀物與第三多晶硅島狀物上方的第二圖案化 光阻層，以繼續進行溝道慘雜工藝。然后，再利用第四半調式光掩膜所形成的第四 圖案化光阻層，先形成第一柵極后再進行第一離子注入工藝。接著，移除第四圖案 化光阻層的部分厚度，以繼續形成第二、第三柵極與電容電極。簡單而言，本實施
26例是利用第二半調式光掩膜取代現有技術的兩道光掩膜，然后，再利用第四半調式 光掩膜取代現有技術的另兩道光掩膜，因此本發明可用以減少光掩膜的使用數量以 簡化工藝、降低生產成本。同樣地，灰階光掩膜或是其他具有兩種以上透光率的光 掩膜也可以取代第二及/第四半調式光掩膜而應用于本實施例中。
綜上所述，本發明因采用半調式光掩膜或灰階光掩膜以將工藝上所需要的兩 道連續的光阻以不同的高度同時形成。因此，使用者可借助半調式光掩膜或灰階光 掩膜將現有的低溫多晶硅薄膜晶體管的9道光掩膜，簡化為7道或8道光掩膜。所 以，薄膜晶體管陣列基板的工藝將可被簡化，進而達到提升良率進而增加面板尺寸 的目的。
雖然本發明已以較佳實施例揭示如上，然其并非用以限定本發明，任何本領 域普通技術人員，在不脫離本發明的精神和范圍內，當可作些許更動與潤飾，因此 本發明的保護范圍當以權利要求所界定的為準。
2權利要求
1.一種薄膜晶體管陣列基板的制造方法，包括在一基板上形成一多晶硅層，且該基板具有一周邊區與一陣列區；利用一第一半調式光掩膜在該多晶硅層上形成一第一圖案化光阻層；以該第一圖案化光阻層為掩膜移除部分該多晶硅層，以形成多個第一多晶硅島狀物、多個第二多晶硅島狀物與多個第三多晶硅島狀物，其中該些第一多晶硅島狀物與該些第二多晶硅島狀物位于該周邊區上，且該些第三多晶硅島狀物位于該陣列區上；移除該些第二多晶硅島狀物與該些第三多晶硅島狀物上方的該第一圖案化光阻層；進行一溝道摻雜工藝，以于該些第二多晶硅島狀物與該些第三多晶硅島狀物內注入離子；移除該第一圖案化光阻層；進行一第二離子注入工藝，以于各該第二多晶硅島狀物內形成一第二源極/漏極并于各該第三多晶硅島狀物內形成一第三源極/漏極，其中該第二源極/漏極之間即是一第二溝道區，且該第三源極/漏極之間即是一第三溝道區；在該基板上形成一柵絕緣層，以覆蓋住該些第一多晶硅島狀物、該些第二多晶硅島狀物與該些第三多晶硅島狀物；在該柵絕緣層上形成多個第一柵極、多個第二柵極與多個第三柵極，其中該些第一柵極、該些第二柵極與該些第三柵極分別位于該些第一多晶硅島狀物、該些第二多晶硅島狀物與該些第三多晶硅島狀物上方；進行一第一離子注入工藝，以于各該第一多晶硅島狀物內形成一第一源極/漏極，而該第一源極/漏極之間即是一第一溝道區；在該基板上形成一第一圖案化保護層，以覆蓋該些第一柵極、該些第二柵極與該些第三柵極；以該第一圖案化保護層為掩膜移除部分該柵絕緣層，以暴露出各該第一源極/漏極的部分、各該第二源極/漏極的部分與各該第三源極/漏極的部分；在該第一圖案化保護層上形成多個第一源極/漏極導體層、多個第二源極/漏極導體層與多個第三源極/漏極導體層，其中該些第一源極/漏極導體層分別與該些第一源極/漏極電性連接，而該些第二源極/漏極導體層分別與該些第二源極/漏極電性連接，且該些第三源極/漏極導體層分別與該些第三源極/漏極電性連接；在該第一圖案化保護層上形成一第二圖案化保護層，其中該第二圖案化保護層暴露出各該第三源極/漏極導體層的部分；以及在該第二圖案化保護層上形成多個像素電極，其中各該像素電極與相對應的該第三源極/漏極導體層電性連接。
2. 如權利要求1所述的薄膜晶體管的制造方法，其特征在于，在形成該些第一 柵極、該些第二柵極與該些第三柵極之后，還包括進行一輕摻雜漏極離子注入工藝， 以在各該第二源極/漏極與該第二溝道區之間形成一第二輕摻雜漏極，以及在各該 第三源極/漏極與該第三溝道區之間形成一第三輕摻雜漏極。
3. —種薄膜晶體管陣列基板的制造方法，包括在一基板上形成一多晶硅層，且該基板具有一周邊區與一陣列區； 利用一第一半調式光掩膜在該多晶硅層上形成一第一圖案化光阻層； 以該第一圖案化光阻層為掩膜移除部分該多晶硅層，以形成多個第一多晶硅 島狀物、多個第二多晶硅島狀物與多個第三多晶硅島狀物，其中該些第一多晶硅島 狀物與該些第二多晶硅島狀物位于該周邊區上，且該些第三多晶硅島狀物位于該陣 列區上；移除該些第二多晶硅島狀物與該些第三多晶硅島狀物上方的該第一圖案化光 阻層；進行一溝道摻雜工藝，以于該些第二多晶硅島狀物與該些第三多晶硅島狀物 內注入離子；移除該第一圖案化光阻層；進行一第二離子注入工藝，以于各該第二多晶硅島狀物內形成一第二源極/漏極并于各該第三多晶硅島狀物內形成一第三源極/漏極，其中該第二源極/漏極之間 即是一第二溝道區，且該第三源極/漏極之間即是一第三溝道區；在該基板上形成一柵絕緣層，以覆蓋住該些第一多晶硅島狀物、該些第二多 晶硅島狀物與該些第三多晶硅島狀物；在該柵絕緣層上形成一圖案化導體材料層，其中該圖案化導體材料層具有多個第一柵極，位于該些第一多晶硅島狀物上方的該柵絕緣層上；以該圖案化導體材料層為掩膜進行一第一離子注入工藝，以于各該第一多晶硅島狀物內形成一第一源極/漏極，其中該第一源極/漏極之間即是一第一溝道區；移除部分該圖案化導體材料層，以暴露出該些第二多晶硅島狀物與該些第三多晶硅島狀物上方的該柵絕緣層的部分區域，并形成多個第二柵極與多個第三柵極；在該柵絕緣層上形成一第一圖案化保護層，以覆蓋該些第一柵極、該些第二柵極與該些第三柵極，其中該第一圖案化保護層暴露出該些第一多晶硅島狀物、該些第二多晶硅島狀物與該些第三多晶硅島狀物上方的該柵絕緣層的部分區域；以該第一圖案化保護層為掩膜移除部分該柵絕緣層，以暴露出各該第一源極/漏極的部分、各該第二源極/漏極的部分與各該第三源極/漏極的部分；在該第一圖案化保護層上形成多個第一源極/漏極導體層、多個第二源極/漏極導體層與多個第三源極/漏極導體層，其中該些第一源極/漏極導體層分別與該些第一源極/漏極電性連接，而該些第二源極/漏極導體層分別與該些第二源極/漏極電性連接，且該些第三源極/漏極導體層分別與該些第三源極/漏極電性連接；在該第一圖案化保護層上形成一第二圖案化保護層，其中該第二圖案化保護層暴露出各該第三源極/漏極導體層的部分；以及在該第二圖案化保護層上形成多個像素電極，其中各該像素電極與相對應的該第三源極/漏極導體層電性連接。
4.如權利要求3所述的薄膜晶體管的制造方法，其特征在于，在形成該些第一柵極、該些第二柵極與該些第三柵極之后，還包括進行一輕摻雜漏極離子注入工藝，以在各該第二源極/漏極與該第二溝道區之間形成一第二輕摻雜漏極，以及在各該第三源極/漏極與該第三溝道區之間形成一第三輕摻雜漏極。
全文摘要
一種薄膜晶體管陣列基板的制造方法。利用一第一半調式光掩膜在多晶硅層上形成一第一圖案化光阻層；以第一圖案化光阻層為掩膜移除部分多晶硅層，以形成多個第一多晶硅島狀物、多個第二多晶硅島狀物與多個第三多晶硅島狀物，其中第一多晶硅島狀物與第二多晶硅島狀物位于周邊區上，且第三多晶硅島狀物位于數組區上；移除第二多晶硅島狀物與第三多晶硅島狀物上方的第一圖案化光阻層；進行一溝道摻雜工藝，以于第二多晶硅島狀物與第三多晶硅島狀物內注入離子；移除第一圖案化光阻層。
文檔編號H01L21/84GK101640189SQ20081018682
公開日2010年2月3日 申請日期2006年8月25日 優先權日2006年8月25日
發明者溫佑良, 蕭富元 申請人:中華映管股份有限公司