專利名稱：圖像傳感器及其制造方法
技術領域：
本發明涉及圖像傳感器及其制造方法。
背景技術：
圖像傳感器可以是可將光學圖像轉化為電信號的半導體器件。圖像傳
感器可分類為諸如電荷耦合器件(CCD)圖像傳感器和互補金屬氧化物硅 (CMOS )圖像傳感器(CIS )。
在圖像傳感器的制造工藝期間，可使用離子注入在襯底中形成光電二 極管。光電二極管的尺寸可減小以在不增加芯片尺寸的條件下增加像素數 目。這可減小光接收部分的面積。圖像質量可由此降低。
由于堆疊高度減小的幅度可能不和光接收部分面積減小的幅度一樣 多，所以由于稱為艾里斑(Airy disk)的光衍射而使得入射到光接收部分 的光子數目可也減小。
為解決該限制，可使用非晶硅(Si)形成光電二極管。此外，使用諸 如晶片_至_晶片#^的方法可在硅(Si)襯底中形成讀出電路，并且可在讀 出電路上和/或上方形成光電二極管(稱為三維(3D)圖像傳感器)。光電 二極管可以通過金屬互連與讀出電i^相連接。
根據相關技術，可能難以將光電二極管電連接至讀出電路。即，可在 讀出電路上和/或上方形成金屬互連，和可進行晶片-至-晶片的掩^，使得 金屬互連可接觸光電二極管。因此，金屬互連之間的接觸可能是困難的， 并且金屬互連和光電二極管之間的歐姆接觸可能是困難的。
由于在轉移晶體管兩側的源極和漏極二者可重摻雜有N-型雜質，所以 可發生電荷共享現象。當發生電荷共享現象時，輸出圖像的靈敏度可降低 并且可產生圖《象誤差。此外，由于光電荷可不易于在光電二極管和讀出電 路之間移動，所以可產生暗電流和/或飽和度以及靈敏度可降低.
發明內容
一些實施方案涉及在增加填充因子的同時可增加光電二極管和金屬互 連之間的物理和電接觸的圖像傳感器及其制造方法。 一些實施方案涉及在 增加填充因子的同時可防止電荷共享的圖像傳感器及其制造方法。
一些實施方案涉及圖像傳感器及其制造方法，所述圖像傳感器及其制 造方法通過提供用于光電二極管和讀出電路之間的光電荷的相對快速的 移動路徑，可最小化暗電流源并可防止飽和度和靈敏度的降低。
根據一些實施方案，圖像傳感器可包括以下中的至少一個。在第一襯 底上方的金屬互連和讀出電路。在所述金屬互連上和/或上方的金屬層。包 括第一導電型導電層和第二導電型導電層并電連接至所述金屬層的圖像 傳感器件。
根據一些實施方案，制造圖像傳感器的方法可包括以下步驟中的至少 一個。在第一襯底上方形成金屬互連和讀出電路。在所述金屬互連上方形 成金屬層。形成包括第一導電型導電層和第二導電型導電層的圖〗象傳感器 件。接合所述金屬層和所述圖像傳感器件，使得所述金屬層接觸所述圖像 傳感器件。
示例性圖1 ~ 10說明根據一些實施方案的圖像傳感器以及制造圖像傳
感器的方法。
具體實施例方式
將參考附圖描述根據一些實施方案的圖像傳感器和制造圖像傳感器的方法。
示例性圖l是根據一些實施方案的圖像傳感器的截面圖。參考示例性
圖1,圖像傳感器可包括在第一基材100上和/或上方的金屬互連150和讀 出電路120 (見圖2B )。在金屬互連150上和/或上方可提M屬層160。 圖像傳感器件210可電連接至金屬層160，圖像傳感器件210可包括第一 導電型導電層214和第二導電型導電層216。
根據一些實施方案，圖像傳感器件210可以是光電二極管、光柵或其
6任何組合。為描述簡單起見，其稱為光電二極管210。根據一些實施方案， 可在晶體半導體層中形成光電二極管。根據一些實施方案，光電二極管可 不限于此，但是可以形成在包括無定形半導體層的其它類型的層中。
示例性圖2A是根據一些實施方案的可包括金屬互連150和讀出電路 120的第一襯底100的示意圖。示例性圖2B是根據一些實施方案的第一襯 底100的另一個視圖。
參考示例性圖2B，根據一些實施方案的制造圖像傳感器的方法可包括 準備第一襯底100。在第一襯底100上和/或上方可形成金屬互連150和讀 出電路120。根據一些實施方案，第一襯底100可以是第二導電型襯底。 根據一些實施方案，第一襯底100可不限于第二導電型襯底，而是可以是 任何導電型的。
才艮據一些實施方案，在第二導電型第一襯底IOO中可形成器件隔離層 110,并且器件隔離層110可限定有源區。可在有源區中形成可包括至少一 個晶體管的讀出電路120。根據一些實施方案，讀出電路120可包括轉移 晶體管(Tx) 121、重置晶體管(Rx) 123、驅動晶體管(Dx) 125和選擇 晶體管(Sx) 127。可形成可包括各個晶體管的源;feL/漏極區133、 135和 137的離子注入區域130的浮置擴散區(FD) 131。
才艮據一些實施方案，在第一襯底100上和/或上方形成讀出電路120可 包括在第一襯底100中形成電結區140、和在電結區140的上部區域中 形成第一導電型連接區域147。根據一些實施方案，第一導電型連接區域 147可電連接至金屬互連150。
根據一些實施方案，電結區140可以是PN結，但可不限于此。根據 一些實施方案，電結區140可包括在第二導電型阱141和/或第二導電型外 延層上和/或上方形成的第一導電型離子注入層143，并且可包括在第一導 電型離子注入層143上和/或上方形成的第二導電型離子注入層145。才艮據 一些實施方案，PN結140可以是P0 (145)/N-(143)/P-(141)結。PN結140 可不限于這樣的構造，而是，可以是任何的結構造。
根據一些實施方案，器件可設計為使得在轉移晶體管(Tx) 121兩側 上的源極和漏極之間可存在電位差。這可使得完全轉儲光電荷。因此，由 光電二極管產生的光電荷可完全轉儲至浮置擴散區域。這可最大化輸出圖
《象的靈朝:度。
7電結區140可形成在第一襯底100中，并且位置可接近讀出電路120。 電結區140可準許在轉移晶體管(Tx) 121兩側上的源極和漏極之間產生 電位差。這可使得光電荷完全地轉儲。
以下，將根據一些實施方案進一步描述光電荷的轉儲結構。和可以是 N+結的浮置擴散區(PD) 131的節點不同，可以是電結區140并且施加的 電壓可以不完全轉移至其的P/N/P結140可在預定電壓下夾斷。該電壓可 稱為釘扎電壓(pinning voltage )，并且可取決于P0區域145和N-區域143 的摻雜濃度。
根據一些實施方案，由光電二極管210產生的電子可移動至PNP結 140，并且可轉移至浮置擴散區(FD) 131的節點。如果轉移晶體管(Tx) 121打開，則所述電子可隨后轉化為電壓。
根據一些實施方案，由于？0/1^-^-結140的最大電壓值可變為截斷電 壓，浮置擴散區(FD) 131的節點的最大電壓值可變為Vdd-Rx 123的閾 值電壓Vth，所以由芯片上部中的光電二極管210產生的電子可完全轉儲 至浮置擴散區(FD) 131的節點。由于轉移晶體管(Tx) 131兩側之間的 電位差，這可在沒有電荷共享的情況下實現。
根據一些實施方案，在諸如第一襯底100的硅襯底中可形成P0/N-/P-阱結而不是N+ZP-阱結。因此，在4-Tr有源像素傳感器(APS)重置操作 期間，十電壓可施加于P0/N-ZP-阱結的N-143，接地電壓可施加于P0 145 和P-阱141。因此在預定電壓或更大電壓下，對PO/N-ZP-阱雙結可產生截 斷。這可類似于雙極結晶體管(BJT)結構。這可稱為截斷電壓。才艮據一 些實施方案，在轉移晶體管(Tx) 121的兩個側面處的源極和漏^l之間可 產生電勢差，這可防止在轉移晶體管(Tx) 121的開/關操作期間的電荷共 享現象。
根據一些實施方案，和光電二極管可簡單地連接至N+結的情況不同， 可避免諸如飽和度降低和靈敏度降低的限制。
根據一些實施方案，第一導電型連接區域147可形成在光電二極管和 讀出電路之間并且可提供光電荷的相對快速移動的通路。這可最小化暗電 流源，并且可防止飽和度降低和靈^:度降低。
根據一些實施方案，可在？0/!\-^-結140的表面上和/或上方形成用于 歐姆接觸的第一導電型連接區域147，例如N+區域147。可形成N+區域147,并且N+區域147可貫穿P0區域145并接觸N-區域143。根據一些 實施方案，為防止第一導電型連接區域147變為泄漏源，可最小化第一導 電型連接區域147的寬度。因此，根據一些實施方案，可在蝕刻第一金屬 接觸151a之后，進行插塞注入。根據一些實施方案，工藝可不限于此。例 如，可形成離子注入圖案，然后可使用所述離子注入圖案作為離子注入掩 模形成第一導電型連接區域147。
根據一些實施方案，通過用N-型雜質僅局部重摻雜接觸形成部分，可 在最小化暗信號的同時促進歐姆接觸的形成。如果整個轉移晶體管源極是 重摻雜的，那么通過Si表面懸鍵可提高暗信號。
才艮據一些實施方案，可在第一襯底100上和/或上方形成層間電介質 160。可形成金屬互連150，并且金屬互連150可貫穿層間電^"質160并且 可電連接至第一導電型連接區域147。根據一些實施方案，金屬互連150 可包括第一金屬接觸151a、第一金屬151、第二金屬152和第三金屬153。 根據一些實施方案，可以使用其它結構。根據一些實施方案，金屬層160 可形成在第一襯底100上和/或上方并且可接觸金屬互連150。
根據一些實施方案，通過插入在第一襯底100和光電二極管210之間 的金屬層160可增強襯底之間的掩^力。根據一些實施方案，金屬層160 可以是鋁(Al)層。根據一些實施方案，金屬層160可由其它金屬形成。
根據一些實施方案，如果金屬互連150未暴露在第一襯底100的上表 面上，那么金屬層160可包括通過孔可接觸金屬互連150的插塞金屬層 160a。在第一襯底100和光電二極管210之間可插入第一金屬層160b。根 據一些實施方案，如果沒有插塞第一襯底100中的金屬互連150就不暴露 出來，那么可通過形成可暴露金屬互連150的孔來形成插塞金屬層160a 和第一金屬層160b。在第一襯底100上和/或上方可形成Al層，并且Al 層可具有約500-1000A的厚度。根據一些實施方案，還可以使用其它類似 的工藝。然后可平坦化金屬層160。
根據一些實施方案，如果金屬互連150暴露于第一襯底100的上表面 上，那么金屬層160可僅包括插入在第一襯底100和光電二極管210之間 的第一金屬層160b。根據一些實施方案，如果沒有插塞的條件下第一襯底 100中的金屬互連150也暴露出來，那么可通過在第一襯底100上和/或上 方形成可具有約500 ~ IOOOA的厚度的金屬層例如Al層來形成第一金屬層
9160b。然后可平坦化金屬層160。
根據一些實施方案，通過使用垂直型光電二極管并且在結合之前在垂 直光電二極管和金屬互連之間插入金屬層，可獲得在光電二極管和金屬互 連之間具有改善的物理掩^力和電學接合力的圖像傳感器。
參考示例性圖3，可在第二襯底200上和/或上方形成晶體半導體層 210a。根據一些實施方案，在晶體半導體層210a中可形成光電二極管210。 因此，圖像傳感器件可采用位于讀出電路上和/或上方的3-維(3D)圖像 傳感器。這可提高填充因子。根據一些實施方案，在晶體半導體層內部可 形成圖像傳感器件，這可防止在圖像傳感器件內部發生缺陷。
根據一些實施方案，使用外延生長可在第二襯底200上和/或上方形成 晶體半導體層210a。在第二襯底200和晶體半導體層210a之間可注入氫 離子。這可形成插入在第二襯底200和晶體半導體層210a之間的氫離子注 入層207a。在用于形成光電二極管210的離子注入之后，可進行氫離子的 注入。
參考示例性圖4，使用離子注入可在晶體半導體層210a中形成光電二 極管210。根據一些實施方案，在晶體半導體層210a的下部中和在氫離子 注入層207a上和/或上方(可與氫離子注入層207a接觸)形成第二導電型 導電層216。通過在第二襯底200的表面例如整個表面上和/或上方無4^模 地進行第一無掩模離子注入，可以在晶體半導體層210a的下部中形成高濃 度P-型導電層216。
根據一些實施方案，在第二導電型導電層216上和/或上方可形成第一 導電型導電層214。例如，通過在第二襯底200的整個表面上和/或上方無 掩模地進行第二無掩模離子注入，可在第二導電型導電層216上和/或上方 形成低濃度N-型導電層214。根據一些實施方案，例如通過在第二襯底200 的整個表面上和/或上方無掩模地進行第三無掩模離子注入，可在第一導電 型導電層214上和/或上方形成高濃度第一導電型導電層212。這可使得第 一導電型導電層214有利于歐姆接觸。
參考示例性圖5，可掩^第一襯底100和第二襯底200。根據一些實施 方案，光電二極管210可因此接觸金屬互連150。在第一襯底100和第二 襯底200可彼此M之前，可通過增加待^表面的表面能(例如通過等 離子體活化)進行接合。根據一些實施方案，接合可以進行為在^界面上和/或上方設置有電介質和金屬層中的至少一個。這可最大化^力。
參考示例性圖6，通過對第二襯底200進行熱處理，氫離子注入層207a 可轉變為氫氣層。
參考示例性圖7，然后可移除第二襯底200的一部分。根據一些實施 方案，光電二極管210可保留在氫氣層下方并且可暴露光電二極管210。 根據一些實施方案，可使用切割設備諸如刀片進行第二襯底200的除去。
參考示例性圖8，可進行蝕刻工藝并且可分開用于每個單位像素的光 電二極管。根據一些實施方案，蝕刻后的部分可填充有像素間電介質。根 據一些實施方案，可進行形成上電極和濾色器的工藝。
示例性圖9是根據一些實施方案的圖像傳感器的截面圖。參考示例性 圖9，根據一些實施方案的圖像傳感器可包括在第一襯底100上和/或上方 的金屬互連150和讀出電路120。在金屬互連150上和/或上方可提M屬 層160。可包括第一導電型導電層214和第二導電型導電層216的圖<象傳 感器件210可電連接至金屬層160。在示例性圖9中"^兌明的實施方案可采 用在示例性圖1~8中說明的實施方案的技術特性。
根據一些實施方案，在示例性圖9中說明的實施方案中的金屬層162 可包括可接觸金屬互連150的插塞金屬層162a、以及可選擇性插入在第 一襯底100和光電二極管210之間的第二金屬層162b。才艮據一些實施方案， 金屬層162可以是鈥(Ti)層。根據一些實施方案，金屬層可以是任何其 它適合的金屬。
才艮據一些實施方案，和在示例性圖1~8中i兌明的實施方案中的第一金 屬層160b不同，在示例性圖9中i兌明的實施方案中的第二金屬層162b可 部分存在于光電二極管210和第一襯底100之間。
根據一些實施方案，如果在第一襯底100和光電二極管210之間插入 厚度為約50-100A的薄的Ti層，那么可增強第一襯底100和光電二極管 210之間的粘附力。
根據一些實施方案，由于第二金屬層162b可相對地非常薄，所以在第 一襯底100和光電二極管210之間設置第二金屬層162b可能不會影響空 隙等的產生。
然后，根據一些實施方案，將描述形成金屬層162的工藝。才艮據一些實施方案，如果金屬互連150未暴露于第一襯底100的上表面上和/或上方， 那么可形成暴露金屬互連150的孑L。根據一些實施方案，可形成金屬層162。 金屬層162可包括接觸金屬互連150的插塞金屬層162a和在第一襯底 100上和/或上方的第二金屬層162b。然后可平坦化第二金屬層162b。
根據一些實施方案，可選擇性移除第二金屬層162b，這可留下連接至 插塞金屬層162a的部分。例如，第二金屬層162b可圖案化為具有大于金 屬互連150的寬度的寬度。
才艮據一些實施方案，如示例性圖3和4所示，可準^^在其上和/或上方 可形成光電二極管210的第二襯底200。根據一些實施方案，如示例性圖5 ~ 7所示，第一襯底100和第二襯底200可彼此接合。然后可暴露光電二極 管210。
參考示例性圖9，可進行分開用于每個單位像素的光電二極管210的 蝕刻工藝。蝕刻后的部分可填充有像素間電介質。根據一些實施方案，可 進行用于形成上電極和濾色器的工藝。
根據在示例性圖9中說明的實施方案，由于金屬互連150和光電二極 管210之間插入的金屬層160，所以金屬互連150和光電二極管210之間 的電學掩^力和物理備^力可增強。根據一些實施方案，由于在像素之間 的邊界處可不存在金屬層162,所以可不需要分開用于每個單位像素的金 屬層162的蝕刻工藝。
示例性圖10《j艮據一些實施方案的圖《象傳感器的截面圖。示例性圖 10可說明其上和/或上方可形成金屬互連150的第一村底。在示例性圖10 中說明的實施方案可包括在示例性圖1~8中說明的實施方案的某些技術 特性。
例如，由于在示例性圖10中說明的實施方案可使用垂直型光電二極管 并且可在垂直型光電二極管和金屬互連之間插入金屬層，所以可獲得具有 增強的物理掩^力和電學掩^力的圖像傳感器。
根據在示例性圖10中說明的實施方案，器件可設計為在轉移晶體管 (Tx)兩側上的源極和漏極之間可存在電位差。這可使得光電荷完全轉儲。 根據一些實施方案，在光電二極管和讀出電漆之間可形成電荷連接區域。 這可提供光電荷的相對快速移動的途徑，這可最小化暗電流源，并且可防 止飽和度降低和靈敏度降低。
12和示例性圖1 ~8中說明的實施方案不同，在電結區140的一側上可橫 向間隔開地形成第一導電型連接區域148。或者，祁>據一些實施方案，可 在？0/!\-^-結140上和/或上方形成用于歐姆接觸的N+連接區域148。由于 器件可用施加于？0/!\-^-結140的反偏壓操作，所以形成N+連接區域148 和MlC接觸151a的工藝可能提供泄漏源。因此，在Si表面上和/或上方 可產生電場(EF)。在接觸形成工藝期間可產生的晶體缺陷在電場內可作 為泄漏源。
根據一些實施方案，如果在P0/N-ZP-結140的表面上和/或上方形成 N+連接區域148，那么由于N+/P0結148/145，所以可產生電場。該電場 也可作為泄漏源。
根據示例性圖IO的實施方案，可提供如下布局在未摻雜有PO層但 是包括N+連接區域148的有源區中可形成第一接觸插塞151a，第一接觸 插塞151a可連接至N-結143。
根據一些實施方案，在Si表面上和/或上方可以不產生電場。這可有助 于減小3D集成CIS的暗電流。
盡管已經相對于互#^屬氧化物半導體(CMOS)圖像傳感器描述了 一些實施方案，但是實施方案不限于此。根據實施方案，可使用任何需要 光電二極管的圖像傳感器。
對本領域技術人員明顯的是在公開的實施方案中可進行各種改變和 變化。因此，公開的實施方案意圖覆蓋這些顯然和明顯的改變和變化，只 要它們在所附權利要求和它們等同物的范圍之內。
權利要求
1. 一種器件，包括在第一襯底上方的金屬互連和讀出電路；在所述金屬互連上方的金屬層；和電連接至所述金屬層并包括第一導電型導電層和第二導電型導電層的圖像傳感器件。
2. 根據權利要求1所述的器件，其中所述金屬互連未暴露于所述第一襯 底的上表面上，并且其中所述金屬層包括接觸所述金屬互連的插塞金屬層；和在所述插塞金屬層上方并在所述第一襯底和所述圖像傳感器件之間的第^屬層。
3. 根據權利要求1所述的器件，其中所述金屬互連暴露于所述第一襯底 的上表面上，并且其中所述金屬層包括在所述第 一襯底和所述圖像傳感器 件之間的第一金屬層。
4. 根據權利要求l所述的器件，其中所述金屬互連未暴露于所述第一襯 底的上表面上，并且其中所述金屬層包括接觸所述金屬互連的插塞金屬層；和在所述插塞金屬層上方以及在所述第 一襯底和所述圖像傳感器件的一 部分之間的第 一金屬層.
5. 根據權利要求1所述的器件，其中所述讀出電路包括在所述笫一襯底 中的電結區，并且其中所述電結區包括在所述第一襯底中的第一導電型離子注入區域；和在所述第一導電型離子注入區域上方的第二導電型離子注入區域。
6. 根據權利要求5所述的器件，包括電連接至所述電結區上方的所述金 屬互連的第一導電型連接區域。
7. 根據權利要求5所述的器件，其中所述電結區包括PNP結。
8. 根據權利要求5所述的器件，包括間隔開地遠離所述電結區并且電連 接至所述金屬互連的第一導電型連接區域。
9. 根據權利要求1所述的器件，其中所述讀出電路包括晶體管，并且其中在所述晶體管兩側處的源極和漏極之間存在電位差。
10. 根據權利要求9所述的器件，其中所述晶體管包括轉移晶體管，并且 其中所述晶體管的所述源極的離子注入濃度低于浮置擴散區的離子注入 濃度。
11. 一種方法，包括 在第一襯底上方形成金屬互連和讀出電路； 在所述金屬互連上方形成金屬層；在所述金屬層上方形成圖像傳感器件，所述圖像傳感器件包括第一導 電型導電層和第二導電型導電層；和接合所述金屬層和所述圖像傳感器件，使得所述金屬層接觸所述圖像 傳感器件。
12. 根據權利要求ll所述的方法，其中所述金屬互連未晷露于所述笫一襯 底的上表面上。
13. 根據權利要求12所述的方法，其中形成所述金屬層包括 形成孔以選擇性i^露所述第一襯底的上表面和暴露所述金屬互連；和形成接觸所述金屬互連的插塞金屬層；和形成在所述插塞金屬層上方并位于所述第一襯底和所述圖像傳感器件 之間的第一金屬層。
14. 根據權利要求12所述的方法，其中形成所述金屬層包括 部分移除所述第 一襯底的上部以形成暴露所述金屬互連的孔； 形成接觸所述金屬互連的插塞金屬層； 在所述插塞金屬層上方形成第一金屬層；和 部分移除在像素之間的邊界處的所述第一金屬層。
15. 根據權利要求ll所述的方法，其中所述金屬互連暴露于所述第一襯底 的上表面上。
16. 根據權利要求15所述的方法，其中形成所述金屬層包括在所述第一 襯底上形成接觸所述金屬互連的笫 一金屬層。
17. 根據權利要求11所述的方法，其中形成所述讀出電路包括在所述第 一襯底中形成電結區，并且其中形成所述電結區包括在所述第一襯底中形成第一導電型離子注入區域；和在所述第一導電型離子注入區域上方形成第二導電型離子注入區域。
18. 根據權利要求17所述的方法，包括在所述電結區上方形成連接至所述 金屬互連的第一導電型連接區域。
19. 根據權利要求18所述的方法，包括在進行所述金屬互連的接觸蝕刻之 后形成所述第一導電型連接區域。
20. 根據權利要求17所述的方法，包括形成與所述電結區間隔開并且電連 接至所述金屬互連的第一導電型連接區域。
全文摘要
實施方案涉及圖像傳感器及其制造方法。根據實施方案，圖像傳感器可包括金屬互連、讀出電路、第一襯底、金屬層和圖像傳感器件。在第一襯底上和/或上方可形成金屬互連和讀出電路。圖像傳感器件可包括第一導電型導電層和第二導電型導電層并且可電連接至金屬層。根據實施方案，在Si表面上和/或上方可以不產生電場。這可有助于3D集成CMOS圖像傳感器的暗電流的減小。
文檔編號H01L27/14GK101471361SQ20081018622
公開日2009年7月1日 申請日期2008年12月17日 優先權日2007年12月28日
發明者俊 黃 申請人:東部高科股份有限公司