專利名稱：用于半導體晶粒封裝的互連結構及其方法
技術領域：
本發明涉及一種半導體晶粒封裝結構，特別是涉及一種用于半導體晶粒封 裝結構的互連結構及其形成方法。
背景技術：
晶片封裝的功能包含電源分配(power distribution)、訊號分配(signal distribution)、散熱(heat dissipation)、保護與支撐等。當半導體變得更為 復雜時， 一般傳統封裝技術，例如導線架封裝(lead frame package)、軟性封 裝(flex package),剛性封裝(rigid package)技術，已無法滿足于晶粒上產生 具有高密度元件的小型晶粒的需求。 一般來說，陣列封裝技術例如球閘陣列封 裝(Ball Grid Array, BGA)提供一較封裝的表面密度更高的互連(interconnects) 結構。典型的J求閘陣列封裝包含一巻積訊號i 各徑(convoluted signal path), 引起高阻抗與一無效率的散熱路徑(thermal path)進而導致不良的散熱表現。 當封裝的密度增加時，散布元件所產生的熱將變得更為重要。為了符合新一代 電子產品的封裝需求，人們努力制造可靠、符合成本效益、小型及高效能的封 裝，舉例來說包括了縮短電性訊號(electrical signal)的傳纟喬延遲 (propagation delay)、降低整體組件的面積，及在輸入/輸出(1/0)連4妄墊的配 置上具有更廣泛的自由度等。為了符合上述需求而發展出一種晶圓級封裝 (Wafer Level Package, WLP)，其中一陣列的輸入/輸出端(1/0 terminals)為 分布于主動面(active surface)上方，而不是周邊引腳去J"裝(peripheral—leaded package)。此類終端(terminal)的分布可增加輸入/輸出端的數目并可改善元件 的電性效能。再者，架設具有互連的積體電^各(integrated circuit, IC)于印 刷電路板上時所占用的面積僅為晶片的尺寸，而非封裝導線架的尺寸。因此， 晶圓級封裝(WLP)的尺寸可做的非常小。可參考晶片尺寸封裝(chip scale package, CSP),其為上述類型的一種。
IC封裝的改良由產業對增進散熱能力與電性效能，以及縮減尺寸與降低制 造成本的需求所推動。在半導體元件的領域中，元件密度不斷的增加，而元件尺寸則是不短的縮減。為了符合上述要求，在此類高密度元件中進行封裝及互
連技術的需求相應增加。可利用 一焊錫復合材料而形成焊錫凸塊(so 1 der bumps)。覆晶技術(f lip-chip technology)廣為熟悉此領域的技術人員所熟知， 用于電性連接一晶粒至一架設基底(mounting substrate),例如一印刷電路斧反。 晶粒的主動面通常為受被帶至晶粒邊緣的許多電性耦合(electrical couplings) 所制。電性連接作為終端而沈積于一覆晶的主動面上。上述凸塊包含形成機械 連接及電性耦合至一基底的焊錫及/或塑膠。在重布層(RDL)之后的焊錫凸塊具 有約略50-100 ym的凸塊高度。晶粒倒置于一架設基底之上，其凸塊與架設基 底上的連接墊對齊。假使上述凸塊為焊錫凸塊，則覆晶上的焊錫凸塊為焊接至 基底上的連接墊。焊錫接頭(solder joints)相對的便宜，但熱機械應力 (thermo-mechanical stress)所帶來的疲乏(fatigue)卻會顯示出增強電性抗性 及隨著時間流逝而出現的裂縫與空隙。再者，焊錫通常為一種錫鉛合金，而對 有毒材料的處理以及有毒材料可能濾入(leaching)地下水源等環保上的考量， 含鉛材料已變得較不受歡迎。
進一步來說，由于一般封裝技術必須先將晶圓上的晶粒分割為個別晶粒， 而后將晶粒分別封裝，因此上述"t支術的制程十分費時。由于晶粒封裝技術受到 積體電路的發展高度影響，因此當電子元件的尺寸要求越來越高時，封裝技術 的要求也越來越高。基于上述理由，現今的封裝技術已逐漸趨向采用球閘陣列 封裝(BGA)、覆晶球閘陣列封裝(flip chip ball grid array, FC-BGA)、晶片 尺寸封裝(CSP)、晶圓級封裝(WLP)的技術。應可理解「晶圓級封裝J (WLP)指晶 圓上所有封裝及互連結構，并包含于切割(singulation)為個別晶粒前所進行的 其他制程步驟。 一般而言，在完成所有封裝制程(assembling processes)或封 裝制程(packaging processes)之后，個別半導體晶粒封裝由具有復數半導體晶 粒的晶圓中所分離出來的。上述晶圓級封裝具有極小的尺寸及良好的電性。
美國專利第2004/0266162 Al號揭露了 一具有復數連接墊及一鈍化層 (passivation layer)的半導體晶圓。球下金屬層(under bump metallurgy layers)分別形成于個別連接墊上。接著，復數凸塊個別配置于開口中，其中每 個凸塊結構均具有一凸塊及一強化層(reinforced layer)覆蓋于凸塊上。參考圖1，半導體元件200具有連接墊202、 一外露出連接墊202的鈍化層204以及 復數球下金屬層206形成于連接墊202之上。焊錫凸塊208形成于球下金屬層 206之上。焊錫凸塊208由凸塊強化軸環(bump-reinforced collars) 210所覆 蓋或圍繞。美國專利第6，271， 469號揭露了一具有重布層124的封裝結構，如 圖2所示。上述微電子封裝結構包含一具有一主動面的微電子晶粒102。 一封裝 材料112配置于緊鄰微電子晶粒102的側邊，其中封裝材料112包含至少一大 體上與微電子晶粒102的主動面呈平面(planar)的表面。 一第一介電材料層118 可配置于至少上述微電子晶粒102的主動面及封裝材料112的表面的一部分上。 接著，至少一導電布線(conductive trace)(即前述重布層)124配置于第一介 電材料層118上。上述導電布線124與樣i電子晶粒102的主動面形成電性連4妾。 接著，一第二介電層126及一第三介電層136作為防焊錫層(solder mask layer) 而覆蓋于晶粒上方。通孔(via holes) 132形成于第二介電層126中用以耦合至 導電布線124。作為球下金屬層(under bump metallurgy, UBM)功能的金屬墊 134連接至通孔132而焊錫凸塊138則位于金屬墊134上。上述封裝結構包含一 具有一主動面及至少一側邊的微電子晶粒。 一封裝材料配置于緊鄰微電子晶粒 的側邊，其中封裝材料包含至少一大體上與微電子晶粒的主動面呈平面(planar) 的表面。導電布線與微電子晶粒的主動面形成電性連接。至少一導電布線垂直 延伸至緊鄰于微電子晶粒的主動面并垂直緊鄰封裝材料表面。
由于這些傳統設計包含了太多介電層的堆迭，再加上制程中所考量的塑模 復合物(molding compound)及晶粒的熱膨脹系數(coefficient of thermal expansion, CTE)，其機械性質多為「塑性/硬性」(plastic/hardness)而非r彈 性/軟性」(elastic/softness);且錫球(solder ball)僅附著于重布層的上方， 顯然的，上述設計并未考量到熱循環測試(thermal cycle test, TCT)、錫球剪 力測試(ball shear test)及墜落測試(drop test)等問題。當元件附著(依靠表 面粘著技術(surface mount technology, SMT))于母板(印刷電路板(printed circuit board, PCB))上時，由于母板以及元件本身之間的熱膨脹系數不匹配 (CTE mismatching)的緣故，在溫度循環期間錫3求將7lc受最大的應力(stress), 因此防焊錫層(表面介電層)或者凸塊強化軸環將無法穩固的鎖住錫球(太薄且易碎-容易在熱循環期間裂開)。再者，上介電層(u卯er dielectric layer) 的熱膨脹系數與印刷電路板的熱膨脹系數的不匹配顯示出其內部并未有應力釋 放緩沖層(stress releasing buffer layers)的存在。所以，此架構在熱循環 及封裝的操作期間將不可靠。
因此，本發明提供了一具有一覆晶架構的焊錫互連結構，用以克服前述問 題并提供更佳的效能。
發明內容
本發明要解決的技術問題是提供一種半導體元件封裝結構，用以解決其在熱 循環以及操作期間可靠度不高的問題。
為解決上述技術問題，本發明采用的技術方案是
一種用于半導體晶粒封裝的互聯結構，所述的用于半導體晶粒封裝的互聯:
結構包含 一增層，該增層具有重布層形成于其中，該增層形成于一晶粒上，
而所述晶粒具有晶粒墊形成于其上方，其中所述的重布層耦合至所述晶粒墊； 一隔離基座，其具有凸塊開口附著于所述增層上方以露出所述增層內的錫球
墊；及一導電凸塊，配置于所述隔離基座的所述凸塊開口中，并附著于所述增
層內的所述錫球墊上。
本發明要解決的另 一技術問題在于提供一便利及符合成本效益的制造半導
體元件封裝結構的方法。
為解決上述技術問題，本發明采用的技術方案是 一種形成一用于半導體晶粒封裝的互連結構的方法，包含 形成增層于一晶粒或晶圓(或面板)的核心區域上方，其中所述的增層包含
重布層形成于其中；
至少于增層的上層開出開口，用以露出焊錫金屬墊；
附著一具有凸塊開口樣式的隔離基座于所述增層上，并露出所述的焊錫金屬 墊；及
將焊錫凸塊配置于所述隔離基座的所述凸塊開口中并附著于所述增層的所 述焊錫金屬墊上。
圖l是現有技術中半導體晶粒組件的剖面圖。
圖2是現有技術中半導體晶粒組件的剖面圖。 圖3是本發明之的一半導體晶粒組件的實施例的剖面圖。 圖4是本發明的一半導體晶粒組件的實施例的剖面圖。 圖5是本發明的一半導體晶粒組件的實施例的剖面圖。 圖6是本發明的一半導體晶粒組件的實施例的剖面圖。 圖7是本發明的一半導體晶粒組件的實施例的剖面圖。 圖8是本發明的 一半導體晶粒組件的實施例的剖面圖。 圖9是本發明的 一半導體晶粒組件的實施例的剖面圖。 圖IO是本發明的一半導體晶粒組件架設于一母板上的實施例的剖面圖。主要元件符號說明
102微電子晶粒112封裝材料118介電材料層
124導電布線126第二介電層132通孔
134金屬墊136第三介電層138焊錫凸塊
200半導體元件201基底202連接墊
203晶粒墊204鈍化層205晶粒
206球下金屬層207重布層208焊錫凸塊
209核心膠210凸塊強化軸環211粘著材料
215互連結構216增層架構219球下金屬層
225導電球/導電凸塊300隔離基座/隔離罩 302凸塊開口
304粘著層400基底402凹槽
502重布層504晶粒墊600晶粒
602核心膠604導電層606晶粒墊
608球下金屬層612介電層614上層
616錫球618隔離罩619球形開口
620焊錫金屬墊621粘著層700母板/印刷電路板702電路布線704隔離基座/隔離罩 706核心膠708晶粒 710硬式基底 714 錫球/焊錫凸塊
716增層
具體實施例方式
下面結合附圖和實施方式對本發明作進一步詳細說明。 本發明提供了一半導體晶粒組件，如圖3所示，其包含晶粒、導電布線及 金屬互連結構。
圖3為一基底201的剖面圖。基底201可為一金屬、合金、硅樹脂、玻璃、 陶瓷、塑膠、印刷電路板(PCB)或聚酰亞胺(polyimide， PI)。上述基底的厚度 約為40至200微米。其可為一單層或多層基底。 一晶粒205通過一粘著材料211 而粘貼于基底201的表面上。其可具有用以吸收熱所產生的應力的彈性特性。 互連結構(詳細細節將于下文中敘述)215為耦合至晶粒205的晶粒墊203。上述 晶粒墊203可為鋁墊、銅墊或其他金屬墊。 一堆迭增層架構(stacked build-up scheme) 216形成于晶粒205及核心膠209之上，核心膠209形成于晶粒205旁 以保護晶粒205。增層架構216也包含用以露出晶粒墊203的開口。重布層207 為形成于增層架構216之內。須注意的是，部份重布層207外露于增層架構216， 用以配置導電球(導電凸塊)225。導電凸塊225耦合至重布層207。
一具有凸塊(球形)開口 302的隔離基座(或罩)300形成于增層架構216上 方，如圖3及圖4所示。凸塊開口 302與前迷增層架構216的開口對齊的。舉 例來說，隔離基座300由環氧類樹脂FR4/FR5、 BT所組成，而在較佳的情況下， 其具有玻璃纖維形成于其中的BT基座。在一實施例中，隔離罩300包含一粘著 層304形成于其下表面上。球下金屬層219形成于錫球墊上并耦合至重布層207。
重布層207以電鍍(electroplating)、鍍(plating)或蝕刻(etching)的方 式所形成。持續電鍍銅(及/或鎳)的動作直到銅層(copper layer)具有理想的厚 度。導電層延伸出容納晶粒的區域。其與扇出(擴散)架構相關。核心膠209將 晶粒205封于其中并覆蓋于基底201的上方。其可由樹脂、復合物、硅膠或環 氧類樹脂所形成。
圖5顯示出本發明的另一實施例。除了基底結構之外，此結構的絕大部分都與上述實施例相似。請參照圖5,基底400包含一凹槽(或通孔)402,用以 容納晶粒205。本發明也可應用至如圖6所示的一扇入架構。重布層502并未延 伸出晶粒區域，相反地，重布層502由位于晶粒205邊緣的晶粒墊504往晶粒 205的中心區域延伸。晶粒205的下表面及側表面暴露在外的且其尺寸也經過縮 減的。此為一真正的晶圓級晶片尺寸封裝(wafer level-chip scale package, WL-CSP)。上述兩個實施例皆包含具有球形開口形成于其上的隔離罩(或基 座)300。基底的厚度大幅度的縮減了且其可提供較傳統封裝結構更佳的散熱架 構。
請參照圖7，其顯示出本發明的互連結構，其包含一堆迭的增層，此增層具 有至少一下介電層612及一上層614堆迭于晶粒600及核心膠602上。 一導電 層604填入于堆迭增層的開口并耦合至晶粒600的晶粒墊606。 一具有球形開口 的隔離罩618形成于上述堆迭增層上。粘著層621形成于隔離罩618之下。5求 形開口 619至少露出錫球墊的一部分，此錫球墊耦合至重布層。用以配置錫球 616的區域620稱為焊錫金屬墊620，其與隔離罩618的球形開口對齊的。金屬 形成于焊錫金屬墊620之上，而球形開口下方內部稱為球下金屬層608,用以配 置上述錫球并具有隔離及粘著的功能以防止錫球與錫球墊之間出現問題。球下 金屬層之構成成分可為銅、鎳、金等；原則上來說，在高溫中將錫與鎳焊接在 一起將可建構金屬間化合物(inter metallurgy compound, IMC),其可避免在 銅區域(copper area)中的電子遷移(electron migration)。 一般來說，與其他 金屬區域相比，當金屬間化合物受到外力的沖擊時，金屬間化合物區域較易破 裂。
參照圖8及圖9 ，其顯示出球下金屬層覆蓋了隔離罩618的球形開口的側壁。 另一例子則為隔離罩具有一粘著層621形成于隔離罩的下方。由于隔離基座內 部的玻璃纖維使其具有軟質(flexible)特性，故可保護封裝結構的側壁及邊緣 (如虛線所構成的閉環所示)，以防止增層、錫球、核心或硅樹脂在處理時受到 外力(如鑷子)所損壞。
一種形成一用于半導體晶粒封裝的互連結構之方法，包含形成增層于一晶 粒或晶圓(或面板)的核心區域上方的步驟，其中上述增層包含重布層形成于其中。下一步驟為至少于增層的上層開出開口，用以露出焊錫金屬墊；接著附著 一具有球形開口樣式的隔離罩于增層上并露出上述焊錫金屬墊。之后將錫J泉配 置于隔離罩的球形開口中并附著于增層的焊錫金屬墊上。此方法還包含一形成
一球下金屬層于錫球墊上方的步驟。
然后，在完成錫球的配置之后，執行紅外線回焊步驟(IR re-flow)以形成 最后的終端。近來，業界多半采用了晶圓或面板級的最終測試，而后再將晶粒 或核心膠切割成單一晶圓并個別封裝。本發明提供了較傳統方法更簡易的制程。
請參照圖10，其顯示出架設于母板的組件。母板700包含位于其兩邊表面 及內部的電路布線(circuit traces) 702。電3各布線的采用為了在元件間形成電 性連接。母板(印刷電路板)700的熱膨脹系數約為16;隔離基座(或罩)704的熱 膨脹系數約為16;核心膠706、晶粒708、硬式基底710的熱膨脹系數分別約為 30至200、 2.6、 4至16。由于印刷電路板700與隔離基座704的熱膨脹系數為 相同的且錫球714都鎖定于隔離基座(罩)704的開口內，故錫球/凸塊714將不 受應力所影響。具有彈性特性的增層716將作為緩沖區以免除導線結構所產生 的熱應力，即增層716將依靠其彈性特性吸收晶粒/核心與隔離基座/錫球之間 的熱機械應力(thermal mechanical stress)。具有橡膠彈性特性的粘著層718 也可吸收熱應力，從而解決熱膨脹系數不匹配的問題。在其他實施例中，粘著 層718可用來替代(作為)增層716之上介電層。
本發明的優點及有利之處包含
強化錫球/焊錫凸塊的強度由于錫球系牢牢的固定于隔離罩(基座)的口袋 (洞)上而且隔離罩(基座)的熱膨脹系數為與印刷電路板的熱膨脹系數相匹配， 再加上增層的彈性/延展(elongat ion)特性可吸收溫度循環期間的熱機械應力， 因此本發明可在溫度循環測試、墜落測試及錫球剪力測試中提供較佳的可靠度。
強化扇入式與扇出(擴散)式的晶圓級封裝的頂部與側壁的強度由于隔離 罩(基座)內部具有玻璃纖維，隔離罩(BT/FR5/FR4八.)之強度泉較表面介電層 強，因此，其可避免增層在受到外力沖擊時遭到損壞，特別是在封裝邊緣的區 域。
可輕易形成錫球/焊錫凸塊的制程形成隔離基座于增層表面后，錫球墊區域將形成一 「 口袋」，此洞的深度約為60ym至150jim (視錫球直徑而定)， 因此，當把錫球配置于金屬墊時錫球將可輕易落入「 口袋J中。
可輕易替換錫球/焊錫凸塊-重工(rework):在形成隔離基座于增層表面之 后，其表面將變得更加堅固，因此， 一般針對錫球的重工流程將不會損壞封裝 的表面。
本發明由剖面圖的觀點來看提供了一種夾層結構(sandwich structure), 根據本發明的半導體元件的機械特性為上層具有軟質/硬性的特性并具有玻璃 纖維于其中；中間層具有彈性/延展性/軟性的特性(增層)；而下層則具有硬質/ 塑性/硬性的特性(晶粒/基底)。上述夾層結構可在熱機械應力測試中提供更佳 的可靠度。
以上所述，僅為本發明的具體實施方式
，但本發明的保護范圍并不局限于 此，任何熟悉本領域的技術人員在本發明所揭露的技術范圍內，可輕易想到的 變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應 該以權利要求書所限定的保護范圍為準。
權利要求
1、一種用于半導體晶粒封裝的互聯結構，其特征在于，所述的用于半導體晶粒封裝的互聯結構包含一增層，該增層具有重布層形成于其中，該增層形成于一晶粒上，而所述晶粒具有晶粒墊形成于其上方，其中所述的重布層耦合至所述晶粒墊；一隔離基座，其具有凸塊開口附著于所述增層上方以露出所述增層內的錫球墊；及一導電凸塊，配置于所述隔離基座的所述凸塊開口中，并附著于所述增層內的所述錫球墊上。
2 、根據權利要求1所述的用于半導體晶粒封裝的互聯結構，其特征在于 還包含一球下金屬層結構形成于所述導電錫球墊上方。
3 、根據權利要求1所述的用于半導體晶粒封裝的互聯結構，其特征在于 所述的球下金屬層附著于所述凸塊開口的側壁上。
4 、根據權利要求1所述的用于半導體晶粒封裝的互聯結構，其特征在于 還包含一粘著層于所述隔離基座下。
5、 根據權利要求l所述的用于半導體晶粒封裝的互聯結構，其特征在于 所述的重布層設定為扇入式(fan-in)架構。
6、 根據權利要求l所述的用于半導體晶粒封裝的互聯結構，其特征在于 所述的重布層設定為扇出(擴散)式(fan-out)架構。
7、 根據權利要求l所述的用于半導體晶粒封裝的互聯結構，其特征在于 還包含一基底形成于所述的晶粒下。
8、 根據權利要求7所述的用于半導體晶粒封裝的互聯結構，其特征在于 還包含核心膠形成于所述的晶粒旁。
9、 一種形成一用于半導體晶粒封裝的互連結構的方法，其特征在于，包含 形成增層于一晶粒或晶圓(或面板)的核心區域上方，其中所述的增層包含重布層形成于其中；至少于增層的上層開出開口，用以露出焊錫金屬墊；附著一具有凸塊開口樣式的隔離基座于所述增層上，并露出所述的焊錫金屬 墊；及將焊錫凸塊配置于所述隔離基座的所述凸塊開口中并附著于所述增層的所 述焊錫金屬墊上。
10、根據權利要求9所述的形成一用于半導體晶粒封裝的互連結構的方法，其特征在于，還包含一實行紅外線回焊制程(IR re-flow process)的步驟。
全文摘要
本發明公開了一種用于一半導體晶粒封裝的互連結構，包含一增層，該增層具有重布層形成于其中，所述增層形成于一晶粒上，所述的晶粒具有晶粒墊形成于其上方，所述重布層耦合至所述晶粒墊，一隔離基座，所述隔離基座具有球形開口附著于所述增層上方用以露出增層內的錫球墊，以及導電球配置于所述隔離基座的球形開口中并附著于所述增層內的錫球墊上。本發明可廣泛適用于各種需要高效能封裝的場合。
文檔編號H01L21/60GK101414590SQ200810170908
公開日2009年4月22日 申請日期2008年10月15日 優先權日2007年10月15日
發明者楊文焜, 許獻文 申請人:育霈科技股份有限公司