專利名稱：一種電子元件排及其印刷電路板的制作方法
技術領域：
本發明是關于電路領域，尤其是關于排阻和排容技術。
技術背景 .
目前隨著電子類產品體積不斷縮小，對印刷電路板(PCB: Printed Circuit Board)的尺寸的限制也日趨嚴格，為了減少元件的數量，提高元件的集成度， 現有技術廣泛使用排阻和排容，分別代替多個分立電阻和電容，以使PCB板 布局空間更加充裕。
在現有技術中，排阻由若干個參數完全相同的電阻封裝而成的，在有些 排阻中，多個電阻一側的引腳連到一起，作為公共引腳，另一側的引腳各自 引出。排阻一般應用在數字電路上，比如作為某個并行口的上拉或者下拉 電阻使用。
在現有技術中，排容的封裝結構與排阻類似，由若干個參數完全相同的 電容封裝而成，可以作為電源的濾波電容，為電路提供穩定的工作.電壓。
現有技術公開了一種排容及其印刷電路板，所述的排容包括至少兩個并 排設置的電容，這些電容的正負極排列方向不同，可以有效的降低排容內部 電容的寄生電感效應。本專利申請所公開的內容合并于此，以作為本發明的 現有技術。
現有技術公開了一種帶上拉或下拉的排阻，通過將串阻中各電阻的兩端 分別與一個引腳連接，以及將上拉電阻或下拉電阻的互聯端至少與一個引腳 連接，解決了串阻和上拉/下拉電阻占用PCB空間和造成走線困難的問題。 本專利申請所公開的內容合并于此，以作為本發明的現有技術。
在實現本發明的過程中，發明人發現現有技術中存在如下問題排阻的
阻值和排容的電容值固定，不能依照需要提供不同阻值和電容值的排阻和排容。
發明內容
為克服現有技術中排阻的阻值和排容的電容值固定，不能依照需要提供 不同阻值和電容值得排阻和排容的問題，本發明提供一種電子元件排及其印 刷電路板。
本發明實施例提供一種電子元件排，所述的電子元件排包括至少兩個 不同的電子元件，所述的電子元件設置于同一封裝內，所述的每個電子元件 分別引出 一個輸入端和 一個輸出端。 '
本發明實施例還提供一種印刷電路板，所述的印刷電路板包括至少一個 電子元件排，所述的電子元件排包括至少兩個不同的電子元件，所述的電 子元件設置于同一封裝內，所述的每個電子元件分別引出一個輸入端和一個 輸出端。
本發明提供的電子元件排及其印刷電路板，因為采用了將多通道同一阻 值的排阻改進成多通道阻值多樣的排阻、將多通道同一容值的排容改進成多 通道容值多樣的排容、將排阻和排容改進成電容和電阻混用使用的阻容排的 技術手段，所以克服了現有技術中排阻的阻值和排容的電容值固定，不能依 照需要提供不同阻值和電容值的排阻和排容的技術問題，進而達到了可以用 于布局空間較小，信號線上需要不同阻值排阻、不同容值排容和阻容排進行 性能調整的場合的技術效果，本發明提供的電子元件排及其印刷電路板由于 釆用了數值不同的電子元件，因此可以提供更多的數值組合以供選擇。
此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部 分，并不構成對本發明的限定。在附圖中-
圖1是本發明實施例提供的一種排阻的封裝結構示意圖； 圖2是本發明實施例提供的一種排容的封裝結構示意圖3是本發明實施例提供的一種阻容排的封裝結構示意圖4是本發明實施例提供的另一種阻容排的封裝結構示意圖5是本發明實施例提供的另一種阻容排的封裝結構示意圖6是本發明實施例提供的另一種阻容排的封裝結構示意圖7為本發明實施例提供的一種2通道的排阻的封裝結構示意圖8為本發明實施例提供的一種2通道的排容的封裝結構示意圖9為本發明實施例提供的一種2通道的阻容排的封裝結構示意圖。
具體實施例方式
為使本發明的目的、技術方案和優點更加清楚明白，下面結合實施方式 和附圖，對本發明做進一步詳細說明。在此，本發明的示意性實施方式及其 說明用于解釋本發明，但并不作為對本發明的限定。
本發明實施例提供一種電子元件排及其印刷電路板，以下結合附圖對本 發明進行詳細說明。
圖1是本發明實施例提供的一種排阻的封裝結構示意圖，如圖1所示， 排阻100包括4條通道101至107，每條通道包括輸入端和輸出端，分別連 接至兩個引腳109和111，弓|腳109和111用于連接信號線、接地或接電源。 通道101至107的阻值可以從0歐姆到無窮大，在本實施例中，通道IOI、 103和105的阻值均為10歐姆，而通道107的阻值為50歐姆，不同于通道 101、 103和105。在本發明的另一實施例中，通道101和103的阻值相等， 均為10歐姆，而通道105和107的阻值不同于通道101和103的阻值，而且 彼此也不相同，例如可以分別為50歐姆和100歐姆。在本發明的另一實施例 中，通道101至107的阻值可以各不相等，例如可以分別為10歐姆、20歐 姆、50歐姆和100歐姆。
如圖1所示，可以將引腳111連接至信號線，在信號線根據使用的需要， 將不同阻值排阻進行串聯。而根據排阻100的使用需要，在另一端，可以將 引腳109上拉至電源或下拉至地。
圖2是本發明實施例提供的一種排容的封裝結構示意圖，如圖2所示， 排容200包括4條通道201至207,每條通道包括輸入端和輸出端，分別連 接至兩個引腳209和2U，引腳209和211用于連接信號線、接地或接電源。 通道201至207的容值可以從0法拉到無窮大，在本實施例中，通道20K 203和205的容值均為IO法拉，而通道207的容值為50法拉，不同于通道 201、 203和205。在本發明的另一實施例中，通道201和203的容值相等， 均為10法拉，而通道205和207的容值不同于通道201和203的容值，而且 彼此也不相同，例如可以分別為50法拉和100法拉。在本發明的另一實施例 中，通道201至207的容值可以各不相等，例如可以分別為10法拉、20法 拉、50法拉和100法拉。
如圖2所示，可以將引腳209和211連接至信號線，在信號線根據使用 的需要，采用不同容值排容實現去耦、濾波、儲能以及實現交流信號耦合的 需要。
圖3是本發明實施例提供的一種阻容排的封裝結構示意圖，如圖3所示， 阻容排300包括4條通道301至307,每條通道包括輸入端和輸出端，分別 連接至兩個引腳309和311，引腳309和311用于連接信號線、接地或接電 源。通道301至307既可以是電阻也可以是電容，其中至少包含一電容和一 電阻，其中電阻阻值的范圍為O歐姆到無窮大，電容容值可以從O法拉到無 窮大。
圖3所示的阻容排300中，通道301和307的引腳309和311可以分別 與信號線相連，通道303和305的引腳311可以接地或與電源相連。其中， 通道301和303的引腳309可以在內部短接，通道305和307的引腳309也 可以在內部短接，用于實現RC匹配。通道301至307的引腳309也可以彼 此在內部不短接，而通過外部信號線實現短接。
圖4是本發明實施例提供的另一種阻容排的封裝結構示意圖，如圖4所 示，阻容排400包括電阻401、 403、.405和電容407，其中電阻401、 403和
405的阻值均為10歐姆，電容407的容值為10法拉。在本發明的另一實施 例中，電阻401、 403、 405的阻值可以不相同，例如分別為10歐姆、20歐 姆和50歐姆。
圖5是本發明實施例提供的另一種阻容排的封裝結構示意圖，如圖5所 示，阻容排500包括電阻501、 505，電容503和507，其中電阻501、 505的 阻值均為IO歐姆，電容503、 507的容值為IO法拉。在本發明的另一實施例 中，電阻501、 505的阻值可以不相同，例如分別為10歐姆和50歐姆；電容 503、 507的容值可以不相同，例如分別為10法拉和50法拉。
圖6是本發明實施例提供的另一種阻容排的封裝結構示意圖，如圖6所 示，阻容排600包括電容601、 603、 605和電阻607，其中電容601、 603和 605的容值均為10法拉，電阻607的阻值為10歐姆。在本發明的另一實施 例中，電容601、 603和605的容值可以不相同，例如分別為10法拉、20法 拉和50法拉。
需要注意的是，圖4至圖6所示的阻容排僅用來說明本發明，而并非用 來限定本發明，圖4至圖6中電容電阻的排列順序不以此為限，圖中電阻與 電容可以任意順序排列。
本發明實施例圖1至圖6所舉實施例均為4通道的實施例，本發明提供 的排阻，排容和阻容排的保護范圍不限于4通道，對于任何多于單通道的排 阻，排容，以及電阻和電容混合組成的各種封裝形式的阻容排，均在本發明 的保護范圍之內，以下圖7至圖9所示為本發明2通道的排阻，排容和阻容 排的實施例示意圖。
圖7為本發明實施例提供的一種2通道的排阻的封裝結構示意閨。如圖 7所示，排阻700包括2條通道701和703，每條通道包括輸入端和輸出端， 分別連接至兩個引腳709和711，引腳709和711用于連接信號線、接地或 接電源。通道701和703的阻值可以從0歐姆到無窮大，在本實施例中，通 道701和703的阻值分別為10歐姆和50歐姆。圖8為本發明實施例提供的一種2通道的排容的封裝結構示意圖。如圖
8所示，排容800包括2條通道801和803，每條通道包括輸入端和輸出端， 分別連接至兩個引腳809和811,引腳809和811用于連接信號線、接地或 接電源。通道801和803的容值可以從0法拉到無窮大，在本實施例中，通 道801和803的容值分別為10法拉和50法拉。
圖9為本發明實施例提供的一種2通道的阻容排的封裝結構示意圖。如 圖9所示，阻容排900包括2條通道901和903，每條通道包括輸入端和輸 出端，分別連接至兩個引腳909和9U，引腳909和911用于連接信號線、 接地或接電源。通道卯l為一電容、通道903為一電阻，其中通道'903電阻 阻值的范圍為O歐姆到無窮大，通道901電容容值可以從O法拉到無窮大。 在本實施例中，通道卯l和903分別為10法拉和10歐姆。
本發明還提供一種印刷電路板，所述的印刷電路板包括至少一個電子元 件排，所述的電子元件排可以是如圖l至圖9所示的那樣，包括至少兩個 不同的電子元件，所述的電子元件設置于同一封裝內，所述的每個電子元件 分別引出一個輸入端和一個輸出端。其中的電子元件可以是不同阻值的電阻、 不同容值的電容或者至少一個電阻和至少一個電容。所述的封裝包括多個引 腳，所述的引腳與所述的輸入端或輸出端相連接，用于與印刷電路板相連。
本發明將多通道同一阻值的排阻改進成多通道阻值多樣的排阻，將多通 道同一容值的排容改進成多通道容值多樣的排容，將排阻和排容改進成電容 和電阻混用使用的阻容排，用于布局空間較小，信號線上需要不同阻值排阻、 不同容值排容和排容排進行性能調整的場合，解決了布局有限走線困難的問 題，本發明提供的電子元件排及其印刷電路板由于采用了數值不同的電子元 件，因此可以提供更多的數值組合以供選擇。
以上所述的具體實施方式
，對本發明的目的、技術方案和有益效果進行 了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施方式
而 已，并不用于限定本發明的保護范圍，凡在本發明的精神和原則之內，所做 的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種電子元件排，其特征在于，所述的電子元件排包括至少兩個不同的電子元件，所述的電子元件設置于同一封裝內，所述的每個電子元件分別引出一個輸入端和一個輸出端。
2. 如權利要求l所述的電子元件排，其特征在于，所述的至少兩個不同 的電子元件是指至少兩個不同阻值的電阻。
3. 如權利要求l所述的電子元件排，其特征在于，所述的至少兩個不同 的電子元件是指至少兩個不同容值的電容。
4. 如權利要求l所述的電子元件排，其特征在于，所述的至少兩個不同 的電子元件是指至少一個電阻和至少一個電容。
5. 如權利要求l所述的電子元件排，其特征在于，所述的封裝包括-多個引腳，所述的引腳與所述的輸入端或輸出端相連接。
6. —種印刷電路板，其特征在于，所述的印刷電路板包括至少一個電子 元件排，所述的電子元件排包括 '至少兩個不同的電子元件，所述的電子元件設置于同一封裝內，所述的 每個電子元件分別弓I出 一個輸入端和一個輸出端。
7. 如權利要求6所述的印刷電路板，其特征在于，所述的至少兩個不同 的電子元件是指至少兩個不同阻值的電阻。
8. 如權利要求6所述的印刷電路板，其特征在于，所述的至少兩個不同 的電子元件是指至少兩個不同容值的電容。
9. 如權利要求6所述的印刷電路板，其特征在于，所述的至少兩個不同的電子元件是指至少一個電阻和至少一個電容。
10. 如權利要求6所述的印刷電路板，其特征在于，所述的封裝包括 多個引腳，所述的引腳與所述的輸入端或輸出端相連接。 '
全文摘要
本發明是關于一種電子元件排及其印刷電路板，所述的電子元件排包括至少兩個不同的電子元件，所述的電子元件設置于同一封裝內，所述的每個電子元件分別引出一個輸入端和一個輸出端。本發明將多通道同一阻值的排阻改進成多通道阻值多樣的排阻，將多通道同一容值的排容改進成多通道容值多樣的排容，將排阻和排容改進成電容和電阻混用使用的阻容排，用于布局空間較小，信號線上需要不同阻值排阻、不同容值排容和排容排進行性能調整的場合，本發明提供的電子元件排及其印刷電路板由于采用了數值不同的電子元件，因此可以提供更多的數值組合以供選擇。
文檔編號H01C13/02GK101369479SQ20081016903
公開日2009年2月18日 申請日期2008年10月14日 優先權日2008年10月14日
發明者劉曉松, 偉 狄 申請人:深圳華為通信技術有限公司