專利名稱：：非揮發性內存的制造方法及其結構的制作方法
技術領域：
：本發明關于一種非揮發性內存(Non-volatilememory)的制造方法及其結構，且特別涉及一種具有硅納米微晶粒的非揮發性內存的制造方法及其結構。
背景技術：
：非揮發性內存具有永久記憶的功能，在半導體的應用組件中，非揮發性內存具有體積小、儲存讀取速度快與低耗電量的優點。所以，近來常被使用于數字照相機、音樂播放器(MP3)及存儲卡(MemoryCard)等可攜式大量數據儲存(PortableMassStorage)電子產品。然而，非揮發性內存本身已經面臨到尺寸上的問題。由于制造尺寸微小化而使得其穿隧氧化層(TunnelingOxide)薄膜厚度也必需微小(例如小于5納米)，然而穿隧氧化層需要承受多次讀寫存取，所以很容易使穿隧氧化層產生缺陷，而使得穿隧氧化層具有漏電路徑發生，而造成內存的電荷流失，而無法繼續保有其優異的充電與記憶能力。現今，納米微晶的非揮發性內存組件架構是利用存在于薄膜中的納米微晶來進行電荷的儲存，以取代傳統的多晶硅浮動柵極(poly-SiFloatingGate)。因納米微晶形成的深層能級(Deep-level)是屬于分離式的陷阱(Discretetrap)，儲存的電荷間不會互相作用，因而不易因較薄的穿隧氧化層或其局部缺陷而造成電荷的流失。這些特性可增進其讀寫速度、降低操作電壓、及使高密集度具可行性。然而，納米微晶內存組件在工藝上最困難的地方在于控制納米微晶的形成與需要極高溫(〉90(TC)的退火工藝(annealingprocess)來形成制備出硅納米微晶粒(siliconnanocrystals)，但高溫的處理會使得硅基板會受到毀損。傳統硅納米微晶粒的制作方式大致分為兩種，一種為硅納米微晶粒的析出制作方法，另一種則為硅納米微晶粒的成長制作方法。傳統硅納米微晶粒的析出制作方法，首先會先沉積厚度15納米(nm)的熱氧化硅層(thermalsiliconoxide)。接著，再進行硅(Si)的離子布植步驟以使熱氧化硅層形成富硅(Si-rich)氧化硅層，其中富硅氧化硅層的組成為Sil.7502，離子布植的深度為10納米(nm)。然后，在含2%的氧氣環境下經過IOO(TC的快速熱退火(RapidThermalAnnealing;RTA)工藝后析出硅納米微晶粒。另一種傳統硅納米微晶粒的成長制作方法，首先會先以低壓化學氣相沉積(LowPressureChemicalVaporDeposition,LPCVD)成長非晶硅層(a-Si)。接著，再通過高溫爐管退火，使非晶硅層成長出硅納米微晶粒。因此，傳統硅納米微晶粒的形成，不論是通過快速熱退火或是高溫爐管火，皆須經過高溫退火處理(〉100(TC)。如此高溫的熱處理將有損于硅基板，甚至是需更低溫的玻璃基板上。另一方面，利用離子布植來獲得富硅層，不僅費時且控制不易。在面板尺寸的持續提高下，離子布植的方式將可能影響產能。另外，假若所形成的晶體密度太少或過于分散，它將無法儲存足夠的電荷。假若晶體太大或過于緊密，電子又容易跳到鄰近的微晶粒或穿透氧化層的缺陷而產生漏電現象。但在目前現有的技術中，無論是離子布植、熱處理析出法或是利用化學氣相層析合成等等，均有量子點數量過少、尺寸不易控制、分布不均勻、容易造成薄膜損害、工藝時間過長或是工藝溫度過高等等的問題。因此，如何發展出高密度及分布均勻的納米微晶的非揮發性內存組件乃業界所致力的課題之一。
發明內容本發明有關于一種非揮發內存及其制造方法，通過鐳射退火工藝形成具有硅納米微晶粒的電荷儲存介電層，工藝溫度較低，不會對基板或其余組件造成傷害。根據本發明的第一實施例，提出一種非揮發性內存的制造方法，其制造方法包括下列步驟。首先，提供一基板。接著，形成一半導體層于基板上。然后，形成一富硅介電材料層于半導體層上方。接著，進行一鐳射退火工藝，使得富硅介電材料層中形成多個硅納米微晶粒，以形成一電荷儲存介電層。然后，形成一柵極于電荷儲存介電層上方。根據本發明的第二方面，提出一種非揮發性內存，包括一基板、一半導體層、一電荷儲存介電層及一柵極。半導體層設置于基板上，且半導體層包括一第一摻雜區、一第二摻雜區及一信道區，其中信道區位于第一摻雜區及第二摻雜區之間。電荷儲存介電層設置于半導體層上，且電荷儲存介電層包括一電荷穿隧區、一電荷儲存區及一電荷阻擋區。電荷穿隧區由富硅介電材料組成，并位于半導體層上。電荷儲存區由富硅介電材料組成，且具有多個硅納米微晶粒，并且電荷儲存區位于電荷穿隧區上。電荷阻擋區由富硅介電材料組成，并位于電荷儲存區上。柵極設置于電荷儲存介電層上。以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。圖18為依照本發明第一實施例的非揮發性內存的制造方法的示意圖；圖9所示為依照本發明第一實施例的非揮發性內存的臨界電壓特性曲線圖；圖IO所示為依照本發明第二實施例的非揮發性內存的示意圖；以及圖11~13所示為依照本發明第三實施例的非揮發性內存的制造方法的示意圖。其中，附圖標記100、200、300:非揮發性內存110:基板120:半導體層120a:非晶硅層122:第一摻雜區124:通道區126:第二摻雜區130:電荷儲存介電層130a、334:富硅介電層132:電荷穿隧區134:電荷儲存區134a、334a:納米微晶粒136:電荷阻擋區140:柵極140a:導電層150:緩沖層160:內層介電層160a:第一開口160b:第二開口170:源極電極180:基極電極210:遮光層330:電荷儲存介電層332:穿隧介電層336:阻擋介電層具體實施方式以下提出較佳實施例作為本發明的說明。然而該實施例所提出的非揮發性內存的細部結構與制造方法的所有步驟僅為舉例說明之用，并不會對本發明所欲保護的范圍作限縮。非揮發性內存亦可稱為非揮發性記憶晶體管。再者，實施例中的附圖省略不必要的組件，以利于清楚顯示本發明的技術特點。第一實施例圖1~8所示為依照本發明第一實施例的非揮發性內存的制造方法的示意圖。請參照圖l，首先，提供基板110，基板110例如為硅基板、玻璃基板或者為塑料基板等。本發明在此以玻璃基板為例進行說明。接著，本實施例較佳地可包括形成緩沖層150于基板110上的步驟。緩沖層150可以采用氧化硅(Si02)層、氮化硅(Si3N4)層或非晶硅層(amorphous-Silayer)等材料，并可以采用沉積等方式形成于基板110上。如此一來，此緩沖層150便能防止基板110內的雜質(如硼或鈉等)在后續鐳射退火工藝時擴散到半導體層120，避免半導體層120受到雜質污染。接著，形成非晶硅層(amorphous-Silayer)120a于基板U0上方。由于本實施例于形成非晶硅層120a前先行形成緩沖層150，故本實施例的非晶硅層120a位于緩沖層150上。形成非晶硅層120a之后，亦可選擇性地例如用鐳射退火工藝先將非晶硅層120a轉變為多晶硅層以作為半導體層120，或是與后續步驟合并進行。在本實施例中，此步驟可與后續的鐳射退火工藝同時進行以節省成本。然后，形成富硅介電材料層130a于半導體層120上方。由于此處的半導體層120為非晶硅層120a，故此富硅介電材料層130a形成于非晶硅層120a上。本實施例的富硅介電材料層可以是富硅氧化硅(silicon-richsiliconoxide;Si-richSiOx)層、富硅氮化硅(silicon-richsiliconnitride;Si-richSiNy展或富硅氮氧化硅(silicon-richsiliconoxynitride;Si-richSiOxNy)層，其中至少一個或者是其堆棧層等或是其它富硅化合物。當富硅介電材料為富硅氧化硅時，其富硅氧化硅的分子表示式為SiOx，其中x大于0且小于2。當富硅介電材料例如為富硅氮化硅時，其富硅氮化硅的分子式為SiNy，其中y大于0且小于4/3(約1.33)。當富硅介電材料例如為富硅氮氧化硅時，其富硅氮氧化硅的分子式為SiOxNy，其中(x+y)大于0且小于2。在本實施例中，富硅介電材料層130a的形成可利用等離子體輔助化學氣相沉禾只工藝(plasmaenhancedchemicalvapordeposition,PECVD)，而等離子體輔助化學氣相沉積工藝通過通入硅垸(SiH4)、氧化氮(N20)或氨氣(NH3)等混合氣體并調整適當比例來沉積富硅介電材料層130a，借此沉積出富硅氧化硅、富硅氮化硅或富硅氮氧化硅。舉例來說，若通入的混合氣體為硅垸(SiH4)與氧化氮(N20)則可以沉積出富硅氧化硅(Si-richSiOx)，若通入的混合氣體為硅烷(SiH4)與氨氣(NH3)則可沉積出富硅氮化硅(Si-richSiNy)，若通入的混合氣體為的硅烷(SiH4)、氧化氮(N20)與氨氣(NH3)則可沉積出富硅氮氧化硅(Si-richSiOxNy)。另夕卜，材料層中硅含量愈高折射率愈大，二氧化硅的折射率為1.46，本實施例的富硅介電材料層130a的折射率至少大于1.5。此外，本實施例的富硅介電材料層130a例如為一吸光材料，以便于后續的鐳射退火工藝施行。接著，請同時參照圖1及圖2，進行鐳射退火工藝，使得富硅介電材料層130a中形成多個硅納米微晶粒134a。由于鐳射可以聚焦于特定深度，因此采用鐳射退火工藝可以在富硅介電材料層130a中間產生硅納米微晶粒134a，進而使得富硅介電材料層130a分為具有硅納米微晶粒134a的電荷儲存區134以及分別位居其下方與上方且不具有硅納米微晶粒134a的電荷穿隧區132及電荷阻擋區136，其中包括有電荷穿隧區132、電荷儲存區134及電荷阻擋區136的富硅介電材料層則稱為電荷儲存介電層130。在電荷儲存介電層130中，電荷穿隧區132仍由富硅介電材料組成且位于半導體層120上，電荷儲存區134由富硅介電材料組成并具有多個硅納米微晶粒134a，電荷儲存區134位于電荷穿隧區132上，電荷阻擋區136亦仍由富硅介電材料組成并位于電荷儲存區134上。也就是說，富硅介電材料層130a因鐳射退火工藝析出多個硅納米微晶粒134a，而使富硅介電材料層130a的內部因材料分布而產生區隔，進而形成電荷儲存介電層130。此外，本實施的所述硅納米微晶粒134a的粒徑介于0.5-20納米，較佳地則介于3-10納米。由于硅納米微晶粒的粒徑適中且分布均勻，可以避免晶體太大或過于緊密時，電子容易跳到鄰近的微晶粒或穿透底下氧化層的缺陷而產生漏電現象。另外，本實施例的鐳射退火工藝較佳的為準分子鐳射退火(excimerlaserannealing)工藝，其操作溫度低于400°C，并不會使硅基板及玻璃基板毀壞。故，本實施例的基板110的材料可以為硅基板或玻璃基板，本實施例的非揮發性內存的制造方法甚至可與低溫多晶硅(lowtemperaturepolysilicon)工藝整合在一起。再者，硅納米微晶粒134a在鐳射退火工藝形成的同時，非晶硅層120a(如圖1所示)亦可在鐳射退火工藝中同時轉變為多晶硅(polycrystalline)層以作為半導體層120。如此一來，硅納米微晶粒134a與半導體層120同時形成，可有效地降低成本。然而，半導體層120的形成方法并不限定于此，除上述可以一次鐳射退火使半導體層120及電荷儲存介電層130同時形成外，兩者亦可分別形成。比如說，亦可于非晶硅層120a形成后先使用第一次鐳射退火工藝而使非晶硅層120a先轉變為多晶硅層以作為半導體層120。接著在形成富硅介電材料層130a之后再施用第二次鐳射退火工藝以析出多個硅納米微晶粒134a。接著，請參照圖3及圖4。首先，形成導電層140a于電荷儲存介電層130上方。接著，進行圖案化工藝以形成柵極140于具有硅納米微晶粒134a的富硅介電材料層130a上方，也就是位于電荷儲存介電層130上，并暴露出部分半導體層120。在一較佳實施例中，柵極140及電荷儲存介電層130可通過同一圖案的掩模來進行圖案化工藝，有效地整合工藝步驟以降低成本。然后，請參照圖5。接著進行一摻雜工藝，局部摻雜暴露出來的半導體層120，以使半導體層120形成第一摻雜區122、第二摻雜區126以及介于二者之間的通道區124。在本實施例中，此局部摻雜半導體層120的步驟通過柵極140作為屏蔽，再摻入n型摻質或是p型摻質(如磷或硼)至半導體層120，而形成第一摻雜區122及第二摻雜區126及介于二者之間的通道區124。此外，除可同時進行柵極140及電荷儲存介電層130圖案化的步驟外，兩者的圖案化的步驟亦可分開進行。其中，電荷儲存介電層130的圖案化步驟亦可提前于鐳射退火工藝前進行。另外，局部摻雜半導體層120的步驟亦于圖案化電荷儲存介電層130后與柵極140形成前進行。也就是說，局部摻雜半導層120的步驟并不限定于柵極140形成后進行，亦可依據實際情況來調整其施行的步驟。接著，請參照圖6及圖7，形成內層介電層160于半導體層120、柵極140以及電荷儲存介電層130上方。接著，再形成第一開口160a以及第二開口160b于內層介電層160上，以分別暴露出半導體層120的第一摻雜區122及第二摻雜區126。第一摻雜區122可作為源極慘雜區，第二摻雜區126可作為基極摻雜區。接著，請再同時參照圖7及圖8,形成源極電極170于第一開口160a內與內層介電層160上，源極電極170通過第一開口160a與第一摻雜區122電性連接。并且，再形成基極電極180于第二開口160b內與內層介電層160上，且基極電極180通過第二開口160b與第二摻雜區126電性連接。由于，源極電極170與基極電極180與電荷儲存介電層130之間具有內層介電層160，亦可有效地使源極電極170及基極電極180與電荷儲存介電層130之間絕緣，以避免電荷儲存介電層130漏電。利用上述方法制造而成的非揮發性內存的結構如圖8所示。本實施例的非揮發性內存100包括基板U0、半導體層120、電荷儲存介電層130以及柵極140。半導體層120設置于基板110上，半導體層120包括第一摻雜區122、第二摻雜區126及信道區124，其中信道區124位于第一摻雜區122及第二摻雜區126之間。電荷儲存介電層130設置于半導體層120的通道區124上方，其中電荷儲存介電層130包括電荷穿隧區132、電荷儲存區134以及電荷阻擋區136。電荷穿隧區132由富硅介電材料組成，并位于半導體層120的通道區124上。電荷儲存區134由富硅介電材料組成，且具有多個硅納米微晶粒134a，并電荷儲存區134位于電荷穿隧區132上。電荷阻擋區136由富硅介電材料組成，并位于電荷儲存區134上。柵極140設置于電荷儲存介電層130上。將本實施例的非揮發性內存100進行電性測試。請同時參照圖8及圖9，圖9所示為依照本發明第一實施例的非揮發性內存的臨界電壓特性曲線圖。本發明儲存在電荷儲存介電層130中的電荷可以是電子或是空穴。在本實施例中，非揮發性內存100例如為p型的非揮發性內存。因此，當非揮發性內存100進行編程(program)時，在柵極140施加-15伏(V)的電壓并在基極電極180施力n-10伏(V)的電壓，以使空穴從第一摻雜區122加速進入電荷儲存區134中，并儲存在硅納米微晶粒134a中。當非揮發性內存100進行抹除(earase)時，在柵極140施加15伏(V)的電壓并在基極電極180施加-10伏(V)電壓，以排除被儲存于硅納米微晶粒134a的空穴。在本發明的一變化實施例中，非揮發性內存100亦可為n型的非揮發性內存，利用電子實現前述的功能。如此一來，由于本實施例的硅納米微晶粒134a通過鐳射退火工藝且于低溫(〈40(TC)中形成，不但可選用硅基板作為基板110，更可選用更需低溫工藝的玻璃基板。采用鐳射退火工藝不但具有選用硅基板及玻璃基板的好處外，更可與現今的低溫多晶硅工藝兼容。另外，經由鐳射退火工藝所形成的硅納米微晶粒134a以高密度三維分布，而有效地提高電荷儲存介電層130的電荷儲存能力。第二實施例請參照圖10，其所示為依照本發明第二實施例的非揮發性內存的示意圖。第二實施例的非揮發性內存200與第一實施例的非揮發性內存100兩者的差別僅在于第二實施例較佳地具有一層遮光層210(包括吸光層)的結構，因此，其它如制造方法及結構與第一實施例相同，故其結構、相關的材料及設計條件在此不再重復贅述。由于硅納米微晶粒134a對光相當敏感，當硅納米微晶粒134a吸收光時，硅納米微晶粒134a本身便會產生電荷，而使得儲存的電荷流失或是產生變化。故于本實施例中，非揮發性內存200較佳地更包括遮光層210(包括吸光層)，由遮光材料或是吸光材料所構成，并設置在基板110與緩沖層150之間，對準該半導體層120的該通道區124，用以阻擋環境光，以避免硅納米微晶粒134a受到環境光的影響。第三實施例請同時參照圖8及圖13。第三實施例的非揮發性內存300與第一實施例的非揮發性內存100兩者的差別在于第三實施例的電荷儲存層330的結構，因此其它相同的結構與相關材料及設計條件在此不再重復贅述。圖1113所示為依照本發明第三實施例的非揮發性內存的制造方法的示意圖。請先參照圖ll。在本實施例中，先于位于基板110的非晶硅層上120a形成一穿隧介電層332。接著，再形成一富硅介電層334于穿隧介電層332之上,再形成一阻擋介電層336于富硅介電層334之上。在本實施例中，穿隧介電層332及阻擋介電層336的材料例如二氧化硅(Si02)，而富硅介電層334的材料特性如同第一實施例所述，故于此并不加以重復敘述。接著，請同時參照圖ll及圖12，進行一鐳射退火工藝，使得富硅介電材料層334中形成多個硅納米微晶粒334a，而使富硅介電材料層334形成為電荷儲存介電層330。相同地，非晶硅層120a可同時在鐳射退火工藝中形成多晶硅以作為半導體層120，亦可于非晶硅層120a形成后先行形成多晶硅以作為半導體層120。由于富硅介電材料層334上下已經形成有穿隧介電層332及阻擋介電層336，因此可相對地增加電荷儲存介電層330中電荷儲存區的厚度，增加可儲存硅納米微晶粒334a的數量，降低電荷穿隧區與電荷阻擋區的厚度。接著，請參照圖13。如同第一實施例所述，接續進行柵極140的形成、圖案化步驟、局部摻雜的工藝、形成內層介電層160、源極電極170及基極電極180的形成等步驟。利用上述方法制造而成的非揮發性內存的結構如圖13所示。本實施例的非揮發性內存300設置于基板IIO上，包括半導體層120(包含第一摻雜區122、通道區124與第二摻雜區126)、穿隧介電層332、電荷儲存介電層330及阻擋介電層336以與柵極140。穿隧介電層332設置于半導體層120與電荷儲存層330之間，且阻擋介電層336設置于柵極140與電荷儲存層330之間。本發明上述實施例所公開的非揮發性內存及其制造方法，通過鐳射退火工藝使富硅介電層析出多個硅納米微晶粒，以作為一電荷儲存介電層。由于鐳射退火工藝可于低溫(〈40(TC)下使硅納米微晶粒形成，故其選用的基板材料可為硅基板及玻璃基板。并非如公知采用高溫退火工藝(〉90(TC)，而使得硅基板局部熱處理而毀損，當然更不能采用需更低溫工藝的玻璃基板。采用鐳射退火工藝不但具有選用硅基板及玻璃基板的好處外，更可與現今的低溫多晶硅工藝兼容。另外，經由鐳射退火工藝所形成的硅納米微晶粒以高密度三維分布，而有效地提高電荷儲存介電層的電荷儲存能力。當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發明所附的權利要求的保護范圍。權利要求1.一種非揮發性內存的制造方法，其特征在于，包括提供一基板；形成一半導體層于該基板上；形成一富硅介電材料層于該半導體層上；進行一鐳射退火工藝，使得該富硅介電材料層中形成多個硅納米微晶粒；形成一柵極于具有所述硅納米微晶粒的該富硅介電材料層上。2.根據權利要求1所述的制造方法，其特征在于，形成該半導體層的步驟包括形成一非晶硅層于該基板上；以及將該非晶硅層轉變為一多晶硅層以作為該半導體層。3.根據權利要求1所述的制造方法，其特征在于，形成該半導體層的步驟包括形成一非晶硅層于該基板上；以及進行該鐳射退火工藝中，同時將該非晶硅層轉變為一多晶硅層以作為該半導體層。4.根據權利要求1所述的制造方法，其特征在于，該方法還包括局部摻雜該半導體層，以在該半導體層中形成一第一摻雜區、一第二摻雜區以及介于二者之間的一通道區。5.根據權利要求4所述的制造方法，其特征在于，于該柵極形成的步驟之后，該制造方法還包括形成一內層介電層于該半導體層、該柵極以及該電荷儲存介電層上方。6.根據權利要求5所述的制造方法，其特征在于，在該內層介電層形成的步驟之后，該制造方法還包括形成一第一開口以及一第二開口于該內層介電層上，以分別暴露出該半導體層的該第一摻雜區及該第二摻雜區。7.根據權利要求6所述的制造方法，其特征在于，在所述開口形成的步驟之后，該制造方法還包括形成一源極電極于該第一開口內與該內層介電層上，該源極電極通過該第一開口與該第一摻雜區電性連接；以及形成一基極電極于該第二開口內與該內層介電層上，且該基極電極通過該第二開口與該第二摻雜區電性連接。8.根據權利要求1所述的制造方法，其特征在于，于提供該基板的步驟之后及形成該半導體層的步驟之前，該制造方法還包括形成一緩沖層于該基板上。9.根據權利要求1所述的制造方法，其特征在于，該方法還包括形成一穿隧介電層于該半導體層與該富硅介電材料層之間；以及形成一阻擋介電層于該富硅介電材料層與該柵極之間。10.根據權利要求9所述的制造方法，其特征在于，該穿隧介電層以及該阻擋介電層的材料包括二氧化硅。11.根據權利要求1所述的制造方法，其特征在于，該富硅介電材料包括富硅氧化硅、富硅氮化硅或富硅氮氧化硅其中至少一個。12.根據權利要求1所述的制造方法，其特征在于，該富硅介電材料的折射率大于1.5。13.根據權利要求1所述的制造方法，其特征在于，該富硅介電材料的分子式為SiOx，其中x大于0且小于2。14.根據權利要求1所述的制造方法，其特征在于，該富硅介電材料的分子式為SiNy，其中y大于0且小于4/3。15.根據權利要求1所述的制造方法，其特征在于，該富硅介電材料的分子式為SiOxNy其中(x+y)大于0且小于2。16.根據權利要求1所述的制造方法，其特征在于，該富硅介電材料為一吸光材料。17.根據權利要求1所述的制造方法，其特征在于，該鐳射退火工藝包括一準分子鐳射退火工藝。18.—種非揮發性內存，其特征在于，包括一基板；一半導體層，設置于該基板上，該半導體層包括一第一摻雜區；一第二摻雜區；及一通道區，位于該第一摻雜區及該第二摻雜區之間；一電荷儲存介電層，設置于該半導體層上，由一富硅介電材料組成，包括:一電荷穿隧區，由該富硅介電材料組成，并位于該半導體層上；一電荷儲存區，由該富硅介電材料組成，且具有多個硅納米微晶粒，且該電荷儲存區位于該電荷穿隧區上；以及一電荷阻擋區，由該富硅介電材料組成，并位于該電荷儲存區上；以及一柵極，設置于該電荷儲存介電層上。19.根據權利要求18所述的非揮發性內存，其特征在于，還包括一源極電極，與該第一摻雜區電性連接；以及一基極電極，與該第二摻雜區電性連接。20.根據權利要求18所述的非揮發性內存，其特征在于，還包括一內層介電層，覆蓋于該半導體層、該柵極及該電荷儲存介電層上。21.根據權利要求18所述的非揮發性內存，其特征在于，還包括一緩沖層，設置于該半導體層及該基板之間。22.根據權利要求18所述的非揮發性內存，其特征在于，該富硅介電材料的折射率大于1.5。23.根據權利要求18所述的非揮發性內存，其中該富硅介電材料的分子式為SiOx，其中x大于0且小于2。24.根據權利要求18所述的非揮發性內存，其特征在于，該富硅介電材料的分子式為SiNy，其中y大于0且小于4/3。25.根據權利要求18所述的非揮發性內存，其特征在于，該富硅氮氧化硅的分子式為SiOxNy，其中(x+y)大于0且小于2。26.根據權利要求18所述的非揮發性內存，其特征在于，所述硅納米微晶粒的粒徑介于0.5-20納米。27.根據權利要求18所述的非揮發性內存，其特征在于，該半導體層包括一多晶硅層。28.根據權利要求18所述的非揮發性內存，其特征在于，還包括一穿隧介電層，位于該半導體層與該電荷儲存介電層之間。29.根據權利要求18所述的非揮發性內存，其特征在于，還包括一阻擋介電層，位于該電荷儲存介電層與該柵極之間。30.根據權利要求18所述的非揮發性內存，其特征在于，還包括一遮光層，位于該半導體層與該基板之間，對準該半導體層的該通道區。全文摘要一種非揮發性內存及其制造方法，其中制造方法包括下列步驟。首先，提供一基板。接著，形成一半導體層于基板上。然后，形成一富硅介電材料層于半導體層上方。接著，進行一鐳射退火工藝，使得富硅介電材料層中形成多個硅納米微晶粒，以形成一電荷儲存介電層。然后，形成一柵極于電荷儲存介電層上方。文檔編號H01L27/12GK101330012SQ20081013209公開日2008年12月24日申請日期2008年7月28日優先權日2008年7月28日發明者卓恩宗,彭佳添,趙志偉申請人:友達光電股份有限公司