專利名稱：半導體器件制造方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種半導體器件制造方法。
背景技術：
如圖1所示，傳統的半導體器件的形成方法包括，步驟ll:如圖2所示， 提供基底，包括襯底IO、位于所述襯底10上的柵極20、位于所述柵-極20 兩側的襯底l0內的源區32和漏區34;所述基底中可包含輕摻雜區30及/或 環繞所述柵極20側壁的側墻22;步驟12:如圖3所示，形成覆蓋所述基底 上的阻擋層40;所述阻擋層40例如為富硅氧化物(SRO);步驟13:如圖 4所示，形成圖形化的阻擋層42;步驟14:如圖5所示，形成金屬層60, 所述金屬層60覆蓋經歷所述圖形化操作后暴露的基底；步驟15:如圖6所 示，對具有所述金屬層60的基底執行熱處理操作，形成金屬硅化物62。
實際生產發現，應用上述方法形成的器件內易發生針型漏電流、貫穿 漏電流的缺陷。因此，在器件的體積越來越小的趨勢下，若仍舊采用傳 統的方法生產器件，將降低器件的品質及良率(yield)，并增加生產的成
2003年3月5日公布的公告號為"CN1159753C"的中國專利中提供了 一種制作金屬氧化物半導體場效應晶體管的方法，包括提供一至少包 括一底材晶片；形成一渠溝于底材內；形成一閘極于渠溝的底部；形成 一間隙壁于閘極的兩側并填滿渠溝；植入離子于間隙壁兩側的底材內； 進行第 一快速加熱制程以在底材內形成一 源極/漏極區域與 一 源極/漏極 延伸區域；形成一金屬層于閘極、間隙壁與源極/漏極區域；進行第二快 速加熱制程以在閘極與源極/漏極區域上形成一金屬硅化物層；及移除金 屬層。本發明將金屬氧化物半導體場效應晶體管的閘極與間隙壁制作在 一預先形成在底材內的渠溝內，以降低源極/漏極的接合深度，并降低漏極電壓導致源極與通道間電位能下降與貫穿漏電流的效應，避免在后續 制程中發生針型漏電流的缺陷。但是，應用上述方法形成半導體器件時， 涉及制程的大幅改變，研發成本巨大。
發明內容
本發明提供了 一種半導體器件制造方法，可減少器件內針型漏電 流、貫穿漏電流等缺陷的產生。
本發明提供的一種半導體器件制造方法，包括
提供基底，包括襯底、位于所述襯底上的4冊極、位于所述4冊極兩側 的^于底內的源區和漏區；
形成覆蓋所述基底的阻擋層； 圖形化所述阻擋層，暴露部分基底；
對覆蓋圖形化的阻擋層的基底執行用以修復所述基底的第 一熱處 理操作；
形成金屬層，所述金屬層覆蓋經歷所述圖形化操作后暴露的基底；
對具有所述金屬層的基底執行用以形成金屬硅化物的第二熱處理 操作。
可選地，在形成覆蓋所述基底的阻擋層之后、圖形化所述阻擋層之 前，還包括，對覆蓋所述阻擋層的基底執行用以激活所述源區和漏區內
注入離子的第三熱處理操:作的步驟。
可選地，圖形化所述阻擋層的步驟包括
采用干式工藝對所述阻擋層執行主刻蝕操作，去除厚度為H。的所述 阻擋層；
采用濕式工藝對所述阻擋層執行過刻蝕操作，去除剩余的所述阻擋層。
可選地，執行所述主刻蝕操作后，繼續去除厚度為H,的所述阻擋層， H。與Hi的和小于所述阻擋層的厚度H;可選地，所述阻擋層為二氧化硅；可選地，所述金屬層包含鎳、鈷、鈦中的一種或其組合；可選地，執行 所述第一及/或第三熱處理操作時采用快速熱退火工藝；可選地，執行 所述第一及/或第三熱處理操作的溫度范圍為950攝氏度~1100攝氏 度；可選地，執行所述第一及/或第三熱處理操作的時間范圍為10秒~ 30秒。
與現有技術相比，上述技術方案具有以下優點
上述技術方案提供的半導體器件制造方法，通過在執行圖形化所述阻 擋層操作后，增加熱處理操作，以修復采用干式工藝圖形化所述阻擋層 后造成的基底損傷，可在后續金屬層的熱處理過程中減少由于晶格錯位 引發的金屬離子擴散，繼而減少器件內針型漏電流、貫穿漏電流等缺陷 的產生；
上述技術方案提供的半導體器件制造方法的可選方式，在增加熱處理 操作后，通過增加利用干式工藝去除所述阻擋層的比例，減少利用濕式 工藝去除所述阻擋層的比例，可在減少器件內針型漏電流、貫穿漏電流 等缺陷之余，進一步減少刻蝕底部凹陷的產生。
圖1為說明現有技術中制造半導體器件的流程示意圖； 圖2 ~ 6為說明現有技術中制造半導體器件流程的結構示意圖； 圖7為說明采用本發明第一實施例制造半導體器件的流程示意圖； 圖8 ~ 13為說明采用本發明第一實施例制造半導體器件流程的結構
示意圖。
具體實施例方式
盡管下面將如附圖對本發明進行更詳細的描述，其中表示了本發明 的優選實施例，應當理解本領域技術人員可以修改在此描述的本發明而 仍然實現本發明的有利效果。因此，下列的描述應當被理解為對于本領 域技術人員的廣泛教導，而并不作為對本發明的限制。
6為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細 描述公知的功能和結構，因為它們會使本發明由于不必要的細節而混 亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實 現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實 施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和 耗費時間的，但是對于本領域技術人員來說僅僅是常規工作。
在下列段落中如附圖以舉例方式更具體地描述本發明。根據下列說 明和權利要求書本發明的優點和特征將更清楚。需說明的是，附圖均采 用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說 明本發明實施例的目的。
如圖7所示，制造半導體器件的具體步驟包括
步驟71:如圖8所示，提供基底，包括襯底100、位于所述襯底100 上的柵極120、位于所述柵極120兩側的襯底100內的源區142和漏區 144。
所述村底100包含但不限于包括元素的硅材料，例如單晶、多晶或 非晶結構的硅或硅鍺(SiGe),也可以是絕緣體上硅(SOI)。
在所述基底上形成柵極120的步驟包括在所述基底上沉積柵層； 形成圖形化的抗蝕劑層，所述圖形化的抗蝕劑層具有相W及圖形；以所述 圖形化的抗蝕劑層為掩膜，刻蝕所述柵層，以形成柵極120。所述柵層 包含多晶硅。所述柵層還可包含金屬硅化物。所述金屬硅化物通過后續 在多晶硅上沉積金屬層，繼而經歷退火過程獲得。
所述基底中可包含輕摻雜區140及/或環繞所述柵才及120側壁的側 墻122。所述輕摻雜區140包含輕摻雜漏注入(Lightly Doped Drain, LDD)區及袋式(Pocket)離子注入區，所述輕^參雜區140用于定義MOS 器件的源漏擴展區。LDD雜質位于4冊^L下方緊貼溝道區邊^^， Pocket雜 質位于LDD區下方緊貼溝道區邊緣，均為源/漏區^是供雜質濃度梯度。釆用離子注入工藝形成所述輕摻雜區140、源區142和漏區144。 涉及的注入離子包含硼(B)、氟化亞硼(BF2)、砷(As)、磷(P)或其 它可摻雜材料中的一種。
形成所述側墻122的步驟包括形成覆蓋具有柵極120的基底的介 質層；刻蝕所述介質層，去除覆蓋所述柵極的介質層。所述介質層包括 氧化硅或順序疊加的氧化硅和氮化硅或氮氧化硅。可采用化學氣相淀積 方法形成所述介質層；可采用等離子體刻蝕工藝刻蝕所述介質層。
步驟72:如圖9所示，形成覆蓋所述基底的阻擋層160。所述阻擋層160用以作為后續沉積金屬層繼而形成金屬硅化物時的 掩模層。所述阻擋層160包括氧化硅層及/或摻雜的氧化硅層。可采用 化學氣相淀積方法形成所述阻擋層160。所述摻雜的氧化硅層包括但不 限于磷硅玻璃(PSG )、硼硅玻璃(BSG )、硼磷硅玻璃(BPSG )、氟硅玻 璃(FSG)中的一種或其組合。
步驟73:如圖10所示，形成圖形化的阻擋層162，暴露部分基底。
可采用等離子體刻蝕工藝圖形化所述阻擋層。圖形化的阻擋層162 用以作為后續沉積金屬層繼而形成金屬硅化物時的掩模。
實踐中，圖形化所述阻擋層后，形成覆蓋經歷所述圖形化操作后暴 露的基底的金屬層；繼而，對具有所述金屬層的基底執行第二熱處理操 作，形成金屬硅化物。然而，實際生產發現，經歷此過程獲得的半導體 器件內易發生針型漏電流、貫穿漏電流的缺陷。
本發明的發明人分析后認為，產生上述問題的原因在于采用等離 子體刻蝕工藝圖形化所述阻擋層后造成基底損傷，繼而，在后續金屬層 的熱處理過程中，由于晶^4晉位引發了金屬離子擴散，所述金屬離子的 擴散導致所述器件內針型漏電流、貫穿漏電流、等缺陷的產生。
由此，本發明的發明人如何減少所述金屬離子擴散成為減少上述缺 陷的指導方向。且本發明的發明人經歷分析與實踐后提出，在圖形化所述阻擋層后引入熱處理操作，以修復所述刻蝕操作造成的基底損傷，即 修復由所述刻蝕操作造成的基底表面晶格錯位，可減少后續金屬層的熱 處理過程中發生的金屬離子擴散。
步驟74:如圖11所示，對覆蓋圖形化的阻擋層162的基底執行用 以修復所述基底的第 一熱處理操作。
執行所述第一熱處理操作時釆用快速熱退火(RTA)工藝。執行所 述第一熱處理操作的溫度范圍為950攝氏度 1100攝氏度，如1000攝 氏度；執行所述第一熱處理操作的時間范圍為10秒 30秒，如20秒。
經歷所述第一熱處理操作后，所述基底，包括襯底102、位于所述 襯底102上的柵極124、位于所述柵極124兩側的襯底102內的源區147 和漏區148和覆蓋所述基底的阻擋層164;或者，還包括輕摻雜區146 及/或環繞所述^fr極124側壁的側墻126。
為驗證所述第 一熱處理操作對器件性能的影響，本發明的發明人進 行了分批試驗。試驗結果表明，對具有柵極、輕摻雜區、側墻以及源區 和漏區的基底執行所述第一熱處理操作后，利用電子束掃描檢測判定， 每片基底上出現上述問題的器件數目由18個降至2個，降幅達89%。即 通過在執行圖形化所述阻擋層操作后，增加熱處理操作，可修復采用干 式工藝圖形化所述阻擋層后造成的基底損傷，繼而可在后續金屬層的熱 處理過程中減少由于晶格錯位《1發的金屬離子擴散，可減少器件內針型 漏電流、貫穿漏電流等缺陷的產生。
步驟75:如圖12所示，形成金屬層180，所述金屬層180覆蓋經 歷所述圖形化搡作后暴露的基底。
可采用金屬化學氣相淀積工藝或電鍍、濺射等物理氣相淀積工藝 形成所述金屬層180。所述金屬層180例如為鈷，所述金屬層180也可 為鎳、鉻、鈦、鈥鵠、鉭或鎳鉑中的一種或其組合。實踐中，不同的工 藝節點通常選用不同的金屬，如，90納米制程時為鎳；65納米制程時為鉻。
步驟76:如圖13所示，對具有所述金屬層180的基底執行用以形 成金屬硅化物182的第二熱處理操作。
執行第二熱處理操作的步驟包括-.
步驟7601:對具有所述金屬層的基底執行第一退火操作，以形成初 相硅化物層；
步驟76Q2:去除所述金屬層；
步驟7603:執行第二退火操作，以形成金屬硅化物層。 執行所述第 一退火操作時，溫度范圍為2 5 0攝氏度~ 3 5 0攝氏度，如3 0 0 攝氏度，持續時間范圍為10秒 30秒，如20秒。可采用化學機械研磨或 其與濕法工藝相結合的方法去除所述金屬層。執行所述第二退火操作時， 溫度范圍為350攝氏度 500攝氏度，如400攝氏度、450攝氏度，持續時 間范圍為10秒 30秒，如20秒。
特別地，在形成覆蓋所述基底的阻擋層之后、圖形化所述阻擋層之前， 還可包括，對覆蓋所述阻擋層的基底執行第三熱處理操作的步驟。所述 第三熱處理操作用以對經歷離子注入操作后形成的源/漏區進行熱退火， 以激活注入離子。所述第三熱處理操作還可用以增強形成的所述阻擋層 的均勻性。
執行所述第三熱處理操作時采用快速熱退火(RTA)工藝。執行所述 第三熱處理操作的溫度范圍為950攝氏度 IIOO攝氏度，如1000攝氏度； 執行所述第三熱處理操作的時間范圍為10秒 30秒，如20秒。
此外，圖形化所述阻擋層的步驟包括
步驟7301:采用干式工藝對所述阻擋層執行主刻蝕操作，去除厚度 為H。的所述阻擋層；
步驟7302:采用濕式工藝對所述阻擋層執行過刻蝕操作，去除剩余的 所述阻擋層。
10優選地，執行所述主刻蝕操作后，繼續去除厚度為H,的所述阻擋層，
H。與H,的和小于所述阻擋層的厚度H。
實踐中，若利用干式工藝完全去除所述阻擋層時，將在基底表面造成
相當程度的損傷；而采用濕式工藝完全去除所述阻擋層時，易在所述側 墻的底角處形成凹陷(notching)，因此，傳統工藝中，通常采用干式 工藝和濕式工藝相結合的方法去除所述阻擋層；即，首先，采用干式工 藝去除厚度小于所述阻擋層沉積厚度的阻擋層，以使采用所述干式工藝 去除所述阻擋層時，涉及的等離子體無法觸及所述基底；隨后，釆用濕 式工藝去除剩余的所述阻擋層，減少所述濕式工藝作用于所述基底的時 間，以減少在所述側墻的底角處凹陷的產生。
而采用本發明提供的方法，由于已引入第 一熱處理操作以修復由于干 式工藝造成的基底損傷，因此，本發明的發明人提出，增加利用所述干 式工藝去除的阻擋層的比例，雖然將加重所述基底損傷，但是，在引入 第一熱處理操作的前提下，增加上述比例后獲得的基底損傷，仍可小于 采用傳統比例時獲得的基底損傷；此外，增加利用所述干式工藝去除的 阻擋層的比例后，使得采用濕式工藝去除的所述阻擋層的厚度減小，可 減少所述濕式工藝作用于所述基底的時間，進而可減少在所述側墻的底 角處凹陷的產生。
具體地，若傳統技術中，沉積的所述阻擋層的厚度為H,應用干式工 藝去除的所述阻擋層的厚度為H。時，采用濕式工藝去除剩余的所述阻擋層 的耗時為T。；而采用本發明的發明人提供的方法時，沉積的所述阻擋層的 厚度為H時，應用干式工藝去除的所述阻擋層的厚度為Hn+H" H>H。+H1; 而采用濕式工藝去除剩余的所述阻擋層的耗時為T， T < T。。
換言之，在增加熱處理操作后，通過增加利用干式工藝去除所述阻擋 層的比例，減少利用濕式工藝去除所述阻擋層的比例，可在減少器件內 針型漏電流、貫穿漏電流等缺陷之余，進一步減少刻蝕底部凹陷的產生。需強調的是，未加說明的步驟均可釆用傳統的方法獲得，且具體的工 藝參數根據產品要求及工藝條件確定。
盡管通過在此的實施例描述說明了本發明，和盡管已經足夠詳細地描 述了實施例，申請人不希望以任何方式將權利要求書的范圍限制在這種 細節上。對于本領域技術人員來說另外的優勢和改進是顯而易見的。因 此，在較寬范圍的本發明不限于表示和描述的特定細節、表達的設備和 方法和說明性例子。因此，可以偏離這些細節而不脫離申請人總的發明 概念的精神和范圍。
權利要求
1.一種半導體器件制造方法，其特征在于，包括提供基底，包括襯底、位于所述襯底上的柵極、位于所述柵極兩側的襯底內的源區和漏區；形成覆蓋所述基底的阻擋層；圖形化所述阻擋層，暴露部分基底；對覆蓋圖形化的阻擋層的基底執行用以修復所述基底的第一熱處理操作；形成金屬層，所述金屬層覆蓋經歷所述圖形化操作后暴露的基底；對具有所述金屬層的基底執行用以形成金屬硅化物的第二熱處理操作。
2. 根據權利要求l所述的半導體器件制造方法，其特征在于在 形成覆蓋所述基底的阻擋層之后、圖形化所述阻擋層之前，還包括，對 覆蓋所述阻擋層的基底執行用以激活所述源區和漏區內注入離子的第 三熱處理操:作的步驟。
3. 根據權利要求1所述的半導體器件制造方法，其特征在于，圖 形化所述阻擋層的步驟包括采用干式工藝對所述阻擋層執行主刻蝕操作，去除厚度為H。的所述 阻擋層；采用濕式工藝對所述阻擋層執行過刻蝕操作，去除剩余的所述阻擋層。
4. 根據權利要求3所述的半導體器件制造方法，其特征在于執 行所述主刻蝕操作后，繼續去除厚度為Hi的所述阻擋層，H。與Hi的和 小于所述阻擋層的厚度H。
5. 根據權利要求1所述的半導體器件制造方法，其特征在于所 述阻擋層為二氧化硅。
6. 根據權利要求l所述的半導體器件制造方法，其特征在于所述金屬層包含鎳、鈷、鈦中的一種或其組合。
7. 根據權利要求1或2所述的半導體器件制造方法，其特征在于 執行所述第一及/或第三熱處理操作時采用快速熱退火工藝。
8. 根據權利要求7所述的半導體器件制造方法，其特征在于執 行所述第 一及/或第三熱處理操作的溫度范圍為9 5 0攝氏度~ 1100攝氏度。
9. 根據權利要求7所述的半導體器件制造方法，其特征在于執 行所述第一及/或第三熱處理操作的時間范圍為10秒~ 30秒。
全文摘要
一種半導體器件制造方法，包括提供基底，包括襯底、位于所述襯底上的柵極、位于所述柵極兩側的襯底內的源區和漏區；形成覆蓋所述基底的阻擋層；圖形化所述阻擋層，暴露部分基底；對覆蓋圖形化的阻擋層的基底執行用以修復所述基底的第一熱處理操作；形成金屬層，所述金屬層覆蓋經歷所述圖形化操作后暴露的基底；對具有所述金屬層的基底執行用以形成金屬硅化物的第二熱處理操作。可減少器件內針型漏電流、貫穿漏電流等缺陷的產生。
文檔編號H01L21/02GK101593696SQ200810112779
公開日2009年12月2日 申請日期2008年5月26日 優先權日2008年5月26日
發明者神兆旭 申請人:中芯國際集成電路制造(北京)有限公司