專利名稱：半導體芯片的制作方法
技術領域：
本發明涉及改善含碳絕緣膜與其它絕緣膜的粘附性的技術。
技術背景在滿足近來對半導體元件的高速操作的需求中，對將多層互連層中的層間絕緣膜從現有的氧化硅膜(比介電常數大約為k=3.9)改變成低介電常數材料膜進行了深入研究，其目的在于降低寄生互連電容。在此涉及的低介電常數材料是指具有3.3或更小的比介電常數的任何絕緣材料。含碳氧化硅材料是這樣的低介電常數材料之一，其中近來 已經對具有在其膜中引入的微孔的多孔材料的開發進行了研究，目的是為了進一步降低介電常數。利用這些低介電常數材料使得能夠降低 互連之間的串擾，并實現元件的高速操作。但是，產生的問題在于由這樣的低介電常數材料組成的層間絕 緣膜與通常由SiCN制成的刻蝕停止膜或者與通常由Si02制成的保護 絕緣膜的粘附性差，這會導致剝離。日本特開專利公開No.2002-203899公開了當使用銅作為互連材料 時，對絕緣膜進行等離子處理以由此改善粘附性的技術。順便提及，通常通過使用切割刀進行稱作劃片的切割以便分開半 導體芯片，來制作半導體器件。但是，通過劃片來分成半導體芯片偶爾會導致晶片的碎裂。因此，如日本特開專利公開No.2004-179302中 公開的，已經研究了通過沿著半導體晶片上的劃線照射激光束，來進 行切割和分開。但是，日本特開專利公開2002-203899中描述的現有方法不得不 對銅和阻擋膜分別進行處理，以便改善粘附性，結果使工藝更加復雜。發明內容根據本發明，提供了一種半導體芯片，其包括 半導體襯底；以及層疊膜，其形成在半導體襯底上，包括含碳絕緣膜和無碳絕緣膜； 其中無碳絕緣膜的端面位于含碳絕緣膜的端面的外側。本發明人發現，具有由低介電常數膜構成的含碳絕緣膜的半導體 器件易于引起在低介電常數膜和刻蝕停止膜的端部處的二者之間的分 離。含碳絕緣膜由低介電常數材料構成，并且能夠構造為具有在其中 形成的互連和通路的互連層或者通路層。含碳絕緣膜通常能夠由SiOC 構成。根據本發明，含碳絕緣膜的端面位于無碳絕緣膜的端面的內側。 這使得能夠防止在半導體器件被分成半導體芯片之后，含碳絕緣膜的 端部由于諸如搬運等接觸而被施加沖擊。這也使得能夠有效地降低例 如在使用成型樹脂來封裝半導體芯片的時候可能施加到含碳絕緣膜的 端部的應力。在此注意，不是總需要無碳絕緣膜的所有端面都位于含碳絕緣膜 的端面的外側，而是允許無碳絕緣膜的端面在平均意義上位于含碳絕 緣膜的端面的外側。根據本發明，還提供一種半導體芯片，其包括 半導體襯底；以及層疊膜，其形成在半導體襯底上，包括含碳絕緣膜； 其中含碳絕緣膜在端部的碳組分比在內部的碳組分低。在此涉及的碳組分是指碳元素與包括在膜中的成分的比，所述成分諸如Si、 0、 C、 N、 H等。當絕緣膜包含碳時，隨著膜中的碳組分增加，膜與其它絕緣膜的 粘附性變差。為了保持與其它絕緣膜的理想的粘附性，優選的是降低 絕緣膜中的碳組分。另一方面，絕緣膜中的碳含量的降低不理想地增 加了絕緣膜的介電常數，并且因而導致互連之間的串擾增加。根據本 發明，含碳絕緣膜構成為在端部的碳組分比在內部的碳組分低。這使 得能夠改善含碳絕緣膜在其端部處的粘附性。因此，這使得能夠抑制 含碳絕緣膜在端部處與上面的層和下面的層分離。這還使得能夠保持 含碳絕緣膜的內部的低水平的碳含量，并且因而保持含碳絕緣膜的低 水平的介電常數。這使得能夠保持介電常數為低，并抑制互連之間的 串擾。根據本發明，還提供一種半導體芯片，其包括 半導體襯底；以及層疊膜，其形成在半導體襯底上，包括含碳絕緣膜； 其中含碳絕緣膜在端部的膜密度比在內部的膜密度高。根據本發明，含碳絕緣膜在端部的膜密度比在內部的膜密度高。 這使得能夠改善含碳絕緣膜在端部處的粘附性。因此，這使得能夠抑 制含碳絕緣膜在端部處與上面的層和下面的層分離。根據本發明，還提供制作半導體芯片的方法，該方法包括在半導體襯底上形成包括含碳絕緣膜的層疊膜；沿芯片的外周邊從表面側對半導體襯底進行劃片，從而允許含碳絕緣膜的側面暴露出來；以及向具有暴露的側面的含碳絕緣膜提供氧化氣體，由此氧化含碳絕緣膜的側面。根據本發明，通過在半導體襯底上形成層疊膜并通過在劃片期間 提供氧化氣體，使得能夠改善半導體芯片的絕緣材料之間的粘附性。 因此，不再需要在每次形成銅層和阻擋層時都執行等離子體處理，那 么使得能夠僅通過簡單工藝來改善絕緣材料之間的粘附性。根據本發明，使得能夠改善層間絕緣膜與其它絕緣膜的粘附性， 同時保持層間絕緣膜的介電常數為低。
從下面結合附圖的描述中，本發明的上述和其它目的、優點和特 征將更加清楚，其中圖1是剖面圖，示出了在本發明的一個實施例中的半導體芯片的構造；圖2A到2D是剖面圖，示出了制作圖l所示的半導體芯片的工藝步驟；圖3A到3C是剖面圖，示出了制作本發明的一個實施例的半導體 芯片的工藝步驟；圖4A到4C是剖面圖，示出了制作本發明的一個實施例的半導體 芯片的工藝步驟；圖5A和5B是剖面圖，示出了在例子1和例子2中制作的半導體 芯片的構造；圖6是示出了SiOC膜距離半導體芯片的邊緣的距離與碳組分之間 的關系的圖，其中所述半導體芯片是根據例子1和例子2中描述的工 序制作的；圖7是示出了 SiOC膜的膜密度(g/cm3)與SiOC膜和SiCN膜之 間的粘附強度(Mpa.m"2)的關系的圖；圖8是示出了 SiOC膜的碳濃度與SiOC膜和SiCN膜之間的粘附 強度(Mpa'm"2)的關系的圖；圖9是示出了碳濃度和膜密度之間的關系的圖；以及圖10是剖面圖，示出了半導體芯片的另一個典型構造。
具體實施方式
現在，參照示例性實施例在此對本發明進行描述。本領域技術人員將會認識到，使用本發明的講解，可以實現多種可選的實施例，并 且本發明并不受這些出于說明的目的而描述的實施例的限制。(第一實施例)圖l是剖面圖，示出了本實施例的半導體芯片的一部分構造。半導體芯片100包括半導體襯底(未示出)；以及形成在半導 體襯底上的層疊膜，其包括含碳絕緣膜(第一層間絕緣膜106、第二層 間絕緣膜112、第三層間絕緣膜118、第一刻蝕停止膜104、第二刻蝕 停止膜IIO、第三刻蝕停止膜116和第四刻蝕停止膜122)和無碳絕緣 膜(包括有晶體管的底層102、頂覆蓋膜124、第一保護絕緣膜108、 第二保護絕緣膜114以及第三保護絕緣膜120)。在此，無碳絕緣膜的 端面位于含碳絕緣膜的端面的外側。含碳絕緣膜形成為在其端部的碳組分比在內部的碳組分低。含碳 絕緣膜形成為在其端部的膜密度比在內部的膜密度高。下面的段落將詳細描述半導體芯片100的構造。半導體芯片IOO包括半導體襯底(未示出)和層疊膜150，在層 疊膜150中以此順序層疊有底層102、第一刻蝕停止膜104、第一層間絕緣膜106、第一保護絕緣膜108、第二刻蝕停止膜110、第二層間絕緣膜112、第二保護絕緣膜114、第三刻蝕停止膜116、第三層間絕 緣膜118、第三保護絕緣膜120、第四刻蝕停止膜122以及頂覆蓋膜124。 半導體芯片100還包括第一互連130、通路栓塞132以及第二互連134。第一層間絕緣膜106、第二層間絕緣膜112以及第三層間絕緣膜 118是含碳絕緣膜。這些膜中的每一個通常能夠由低介電常數膜構成， 所述低介電常數膜具有3.3和更小、更優選地為2.9和更小的介電常數。 它們通常能夠使用含碳材料構成，諸如SiOC、甲基倍半硅氧垸(MSQ)、 氫化的甲基倍半硅氧烷(MHSQ)、有機聚硅氧垸以及轉變為多孔材料 的這些材料的膜。使用這些材料并降低膜的碳組分使得能夠改善這些 膜與由SiCN等構成的刻蝕停止膜的粘附性。在本實施例中，第一層間 絕緣膜106、第二層間絕緣膜112和第三層間絕緣膜118中的每一個都 能夠由SiOC膜構成。在此，SiOC有時可以表示為SiOCH，并且通常 含有Si、 O、 C和H作為組成元素。在本實施例中，第一層間絕緣膜106、第二層間絕緣膜112和第 三層間絕緣膜118形成為在其端部的碳組分比在內部的碳組分低。釆 用該構造，使得能夠改善第一層間絕緣膜106、第二層間絕緣膜112和 第三層間絕緣膜118在其端部與上面的層和下面的層的粘附性。這些 膜還形成為在其端部的膜密度比在內部的膜密度高。采用該構造，使 得能夠改善第一層間絕緣膜106、第二層間絕緣膜112和第三層間絕緣 膜118在其端部與上面的層和下面的層的粘附性。在本實施例中，第一刻蝕停止膜104、第二刻蝕停止膜110、第三 刻蝕停止膜116以及第四刻蝕停止膜122是含碳絕緣膜。第一刻蝕停 止膜104、第二刻蝕停止膜110、第三刻蝕停止膜116以及第四刻蝕停 止膜122中的每一個通常能夠由SiCN膜或者SiC膜構成。第一刻蝕停 止膜104、第二刻蝕停止膜110、第三刻蝕停止膜116以及第四刻蝕停 止膜122可以由相同的材料構成，或者可以由不同的材料構成。在本實施例中，第一刻蝕停止膜104、第二刻蝕停止膜IIO、第三刻蝕停止膜116以及第四刻蝕停止膜122中的每一個能夠由SiCN膜構成。在本實施例中，第一刻蝕停止膜104、第二刻蝕停止膜IIO、第三 刻蝕停止膜116以及第四刻蝕停止膜122形成為在端部的碳組分比在 內部的碳組分低。采用該構造，能夠改善第一刻蝕停止膜104、第二刻 蝕停止膜110、第三刻蝕停止膜116以及第四刻蝕停止膜122在其端部 與上面的層和下面的層的粘附性。第一刻蝕停止膜104、第二刻蝕停止膜IIO、第三刻蝕停止膜116 以及第四刻蝕停止膜122形成為在端部的膜密度比在內部的膜密度高。 采用這種構造，使得能夠改善這些膜在這些膜的端部與上面的層和下 面的層的粘附性。第一保護絕緣膜108、第二保護絕緣膜114以及第三保護絕緣膜 120是無碳絕緣膜，并且分別保護第一層間絕緣膜106、第二層間絕緣 膜112以及第三層間絕緣膜118。第一保護絕緣膜108、第二保護絕緣 膜114以及第三保護絕緣膜120的每一個通常能夠由Si02膜、SiN膜 等構成。在本實施例中，第一保護絕緣膜108、第二保護絕緣膜114以 及第三保護絕緣膜120的每一個能夠由Si02膜構成。在由低介電常數 材料構成的層間絕緣膜上提供這樣的保護絕緣膜，使得能夠在形成第 一互連130、通路栓塞132以及第二互連134時保護各層間絕緣膜。更 具體地說，在形成第一互連130、通路栓塞132以及第二互連134的工 藝步驟中，需要通過化學機械拋光(CMP)工藝來去除暴露在互連溝 槽和通路孔之外的金屬材料，其中使得能夠保護各層間絕緣膜不被拋 掉。底層102形成在諸如硅襯底等的半導體襯底上。在半導體襯底上， 形成有晶體管等。底層102和頂覆蓋膜124的每一個通常能夠由無碳 絕緣膜構成，諸如Si02膜、SiN膜、SiON膜等。在本實施例中，底層102和頂覆蓋膜124能夠由Si02膜構成。在本實施例中，底層102、第一保護絕緣膜108、第二保護絕緣膜 114、第三保護絕緣膜120以及頂覆蓋膜124的端面位于第一刻蝕停止 膜104、第二刻蝕停止膜110、第三刻蝕停止膜116以及第四刻蝕停止 膜122的端面的外側和第一層間絕緣膜106、第二層間絕緣膜112以及 第三層間絕緣膜118的端面的外側，其中底層102、各保護絕緣膜以及 頂覆蓋膜124的每一個都由作為無碳膜的SiOj莫構成，各刻蝕停止膜 的每一個都由作為含碳膜的SiCN膜構成，各層間絕緣膜的每一個由也 作為含碳膜的SiOC構成。通過將層間絕緣膜和刻蝕停止膜的端面定位 在例如底層102和頂覆蓋膜124的端面的內側，使得能夠降低通常在 使用成型樹脂來封裝半導體芯片100時可能施加在層間絕緣膜和刻蝕 停止膜的端部上的應力，并且能夠防止各膜在端部處的剝離。第一層間絕緣膜106、第二層間絕緣膜112以及第三層間絕緣膜 118的端面優選地構成為自芯片的邊緣向內凹進0.5nm或更多，其中所 述各膜的每一個都由SiOC膜構成。這使得能夠有效地降低當使用成型 樹脂來封裝半導體芯片100時可能施加到層間絕緣膜和刻蝕停止膜的 端部的應力。第一刻蝕停止膜104、第二刻蝕停止膜IIO、第三刻蝕停止膜116 以及第四刻蝕停止膜122的端面位于第一層間絕緣膜106、第二層間絕 緣膜112以及第三層間絕緣膜118的端面的內側，其中各刻蝕停止膜 的每一個都由SiCN膜構成，各層間絕緣膜的每一個都由SiOC膜構成。圖2A到2D是剖面圖，示出了制作本實施例的半導體芯片100的 工藝步驟。制作本實施例的半導體芯片100的工序包括如下步驟在半導體襯底(未示出)上形成層疊膜150的步驟，其中層疊膜150包括含碳絕緣膜(第一層間絕緣膜106、第二層間絕緣膜112、第三層間絕緣膜118、第一刻蝕停止膜104、第二刻蝕停止膜110、第三刻蝕停止膜116 以及第四刻蝕停止膜122)(圖2A);沿著芯片的外周邊從其表面對 半導體襯底進行劃片的步驟，從而允許含碳絕緣膜的側面暴露出來(圖 2B);以及向具有暴露的側面的含碳絕緣膜提供氧化氣體的步驟，從 而氧化含碳絕緣膜的側面(圖2C)。下面將給出更具體的說明。首先，通過普通的方法，在半導體襯底(未示出)上形成層疊膜 150 (圖2A)。下面將描述圖2A所示的制作半導體器件101的典型工 序。首先，在半導體襯底上形成底層102。然后，通過等離子體CVD 工藝，在底層102上形成第一刻蝕停止膜104。接著，在提供三甲基硅 烷(trimethylsilane)氣體時，通過等離子體CVD工藝，在第一刻蝕停 止膜104上形成第一層間絕緣膜106。然后，通過等離子體CVD工藝 在第一層間絕緣膜106上形成第一保護絕緣膜108。接著，根據公知的 光刻技術和刻蝕技術，將抗蝕膜形成為預定圖形，并且通過抗蝕膜作 為掩模來刻蝕第一保護絕緣膜108、第一層間絕緣膜106以及第一刻蝕 停止膜104，由此形成互連溝槽。然后，去除用于形成互連溝槽的抗蝕膜，并且通過濺射工藝在互 連溝槽中形成阻擋膜。阻擋膜通常能夠由Ta/TaN、 Ti、 TiN、 TiSiN、 Ta、 TaN、 TaSiN等構成。接著，通常通過電鍍的工藝，在阻擋膜上形 成互連金屬膜，從而填充互連溝槽。互連金屬膜通常能夠由Cu (銅)、 Ag (銀)或者這些金屬的合金構成。然后，通過CMP (化學機械拋光) 來去除形成在互連溝槽之外的互連金屬膜和阻擋膜的暴露的部分。由 此形成第一互連130。與上述類似地，在第一保護絕緣膜108上形成第二刻蝕停止膜 110、第二層間絕緣膜112以及第二保護絕緣膜114。然后，根據已知的光刻技術和刻蝕技術，形成通路孔，然后用阻擋膜和互連金屬膜填 充該通路孔的內部，并且去除形成在通路孔之外的互連金屬膜和阻擋 膜的暴露的部分。由此形成通路栓塞132。再次與上述相似地，在第二保護絕緣膜114上形成第三刻蝕停止膜116、第三層間絕緣膜118以及第三保護絕緣膜120。然后，根據已 知的光刻技術和刻蝕技術，形成互連溝槽，然后用阻擋膜和互連金屬 膜填充該互連溝槽的內部，并且通過CMP來去除形成在互連溝槽之外 的互連金屬膜和阻擋膜的不需要的部分。由此形成第二互連134。盡管圖2A僅示出了第一互連130、通路栓塞132和第二互連134， 但是重復與上述相似的工序使得能夠形成具有多層互連結構的半導體 器件。然后，在多層互連結構上形成第四刻蝕停止膜122，并且進一步 在第四刻蝕停止膜122上形成頂覆蓋膜124。接著，沿著芯片的外周邊從其表面對如此制作的半導體器件101 的半導體襯底進行劃片，由此將其分成多個半導體芯片100。下面將描 述工序。首先，通過刀片劃片、激光劃片或者光刻和刻蝕技術的組合，沿 著芯片的外周邊從半導體襯底的上表面切割半導體器件101，由此允許 層疊膜150的至少含碳絕緣膜的側面暴露出來(圖2B)。在本實施例 中，直到該工藝步驟，每個半導體芯片100還沒有被分開，切割只進 行到一部分。圖2B示出了使底層102被切割一部分的狀態，但是還允 許切割底層102的整個厚度并切割半導體襯底(未示出)的一部分。然后，在此狀態下，將氧化氣體提供給具有暴露的側面的層疊膜 150，由此氧化層疊膜150中的含碳絕緣膜的側面(圖2C)。氧化氣體 可以是含氧氣體，更具體地說，是含有02、 03、 N20、 C0和C02中的 任何一種的氣體。在此，氧化可以采用如下方法。將采用每種方法的優化的條件。(1)熱氧化氧化氣體含有02、 N20、 CO和C02中的任何一種的氣體; 工藝溫度室溫(RT)到400。C;以及 工藝時間30分鐘。通過優化上述條件，含碳絕緣膜的端部能夠收縮，并且因而能夠 構成為從芯片的邊緣向內凹進。例如，將半導體襯底的溫度調節到 200°C，并且在空氣氣氛中加熱大約30分鐘，這使得能夠將第一層間 絕緣膜106、第二層間絕緣膜112以及第三層間絕緣膜118的端面定位 為從芯片的邊緣向內凹進0.5pm，其中上述各層間絕緣膜的每個都由 SiOC膜構成。該條件還使這些膜的端部氧化，并且各膜的端部的碳組 分隨著氧組分的升高而降低。這些膜的端部的膜密度還隨著碳組分的 降低而增加。這使得能夠改善各膜的端部與上面的層和下面的層的粘 附性。因此，使得能夠抑制各膜的端部從各上面的層和下面的層分離。(2)紫外線處理氧化氣體含有03、 02、 N20、 CO和C02中的任何一種的氣體; 工藝溫度室溫(RT)到400。C;以及工藝時間5分鐘。在該情況下，例如，通過將半導體襯底的溫度調節到200°C，并 且在空氣氣氛中用1000W的燈功率照射紫外線5分鐘，這使得能夠將 第一層間絕緣膜106、第二層間絕緣膜112以及第三層間絕緣膜118構 造為從芯片的邊緣向內凹進0.5pm，其中上述各層間絕緣膜的每個都由 SiOC膜構成。(3)等離子體處理 氧化氣體含有02、 N20、 CO和C02中的任何一種的氣體; 工藝溫度室溫(RT)到400。C;以及工藝時間5分鐘。在該情況下，例如，通過使用平行板型等離子體處理裝置，將半導體襯底的溫度調節到200。C，并且在5Torr的工藝壓力和500W的RF 功率下，在02氣氛中照射等離子體5分鐘，這使得能夠將第一層間絕 緣膜106、第二層間絕緣膜112以及第三層間絕緣膜118構造為從芯片 的邊緣向內凹進0.5pm，其中上述各層間絕緣膜的每個都由SiOC膜構 成。如上所述，在使含碳絕緣膜的側面暴露出來的情況下，通過使用 氧化氣體來氧化含碳絕緣膜的側面，含碳絕緣膜的端部在其端部被氧 化，同時由于碳的消失而降低了碳組分。通過該工藝，在含碳絕緣膜 的端部附近，含碳絕緣膜構成為具有碳組分朝向內部增加的區域。含 碳絕緣膜的膜密度隨著其碳含量降低而增加。因此，在含碳絕緣膜的 端部附近，含碳絕緣膜構成為具有膜密度朝向內部降低的區域。在本實施例中，包括由SiCN膜構成的第一刻蝕停止膜104的刻蝕 停止膜收縮到比包括由SiOC膜構成的第一層間絕緣膜106的層間絕緣 膜的程度大的程度。因此，在本實施例中，包括第一刻蝕停止膜104 的刻蝕停止膜的端面被定位為從諸如第一層間絕緣膜106的層間絕緣 膜的端面向內凹進。在該情況下，在氧化期間，例如，第一層間絕緣膜106不僅在其 側面上被氧化，而且還在與第一刻蝕停止膜104接觸的一部分表面上 被氧化，其中所述一部分表面是暴露的表面部分。結果，第一層間絕 緣膜106在與第一刻蝕停止膜104接觸的區域中的碳組分比在內部的 碳組分低。類似地，第一層間絕緣膜106在與第一刻蝕停止膜104接 觸的區域的端部中的膜密度比在內部的膜密度高。對其它層間絕緣膜 也是同樣的。接著，通過刀片劃片來切割未切割的半導體襯底，由此分成多個 半導體芯片(圖2D)。如上所述，根據本實施例的半導體芯片100，含碳絕緣膜的端面 被構造為位于無碳絕緣膜的端面的內側。因此，使得能夠防止含碳絕 緣膜的端部由于在半導體器件被分成半導體芯片之后的搬運期間的接 觸而被施加沖擊。這還使得能夠有效地抑制通常在使用成型樹脂來封 裝半導體芯片的時候可能施加到含碳絕緣膜的端部的應力。本實施例的半導體芯片100被構造為含碳絕緣膜在其端部的碳組 分比在內部的碳組分低。這使得能夠改善含碳絕緣膜在其端部的粘附 性。因此，使得能夠抑制含碳絕緣膜在端部從上面的層和下面的層分 離。本實施例的半導體芯片100被構造為含碳絕緣膜在其端部的膜密 度比在內部的膜密度高。這使得能夠改善含碳絕緣膜在其端部的粘附 性。因此，使得能夠抑制含碳絕緣膜在端部從上面的層和下面的層分 離。對于層間絕緣膜和刻蝕停止膜由含碳絕緣膜構成的另外的情況， 使得能夠構造如上所述的這兩種膜，以有效地改善這些膜之間的粘附 性，并抑制分離。(第二實施例)同樣在本實施例中，半導體芯片具有與第一實施例的半導體芯片100相同的構造。本實施例與第一實施例的不同之處在于分開半導體芯 片的工序。圖3A到3C是剖面圖，示出了制作本實施例的半導體芯片100的 工藝步驟。'同樣在本實施例中，根據與參考圖2A說明的第一實施例中相似的工序，形成半導體器件101 (圖3A)。然后，首先，通過刀片劃片、激光劃片、或者光刻和刻蝕技術的組合，沿著芯片的外周邊從半導體襯底的上表面切割半導體器件101， 由此分開半導體芯片100 (圖3B)。由此暴露出層疊膜150的側面。 然后將氧化氣體提供到具有暴露的側面的層疊膜150，由此氧化層疊膜 150中的含碳絕緣膜的側面(圖3C)。用于氧化的條件可以與第一實 施例中的條件相同。同樣，本實施例成功地獲得了與在第一實施例中的半導體芯片100 相同的效果。(第三實施例)同樣在本實施例中，半導體芯片具有與第一實施例的半導體芯片 100相同的構造。本實施例與第一實施例的不同之處在于分開和氧化半 導體芯片的工序。圖4A到4C是剖面圖，示出了制作本實施例的半導體芯片100的 工藝步驟。同樣在本實施例中，根據與參考圖2A說明的第一實施例中相似的 工序，形成半導體器件101 (圖4A)。然后，通過刀片劃片、激光劃 片、或者光刻和刻蝕技術的組合，沿著芯片的外周邊從半導體襯底的 上表面對半導體器件101進行劃片，并同時提供氧化氣體以便進行氧 化(圖4B)。由此氧化半導體器件101的層疊膜150的側面。用于氧 化的條件可以與第一實施例中的條件相同。'通過上述的工藝，含碳絕緣膜的端部能夠收縮，并且含碳絕緣膜的端部能夠位于芯片的邊緣的內側。該條件還使得能夠氧化這些膜的 端部，結果在各膜的端部中，氧組分增加，碳組分降低。這些膜的端 部的膜密度增加，并且碳組分降低。這些處理成功地改善了各膜的端 部與上面的層和下面的層的粘附性，由此抑制了各膜的端部從上面的 層和下面的層分離(圖4C)。同樣，本實施例成功地獲得了與在第一和第二實施例中的半導體 芯片100相同的效果。[例子] [例子1]根據與參考圖2A說明的第一實施例中說明的工序類似的一部分工序來制作半導體芯片。首先，在半導體襯底上設置底絕緣膜，并通過等離子體CVD工藝在該底絕緣膜上形成SiCN膜(50nm厚)。然后 通過等離子體CVD工藝在SiCN膜上形成SiOC膜(300nm厚)。然 后通過等離子體CVD工藝在SiOC膜上形成Si02膜(100nm厚)。然 后在Si02膜上形成抗蝕膜，并且通過光刻技術和刻蝕技術來形成互連 溝槽。然后，去除抗蝕膜。然后通過濺射工藝在互連溝槽中形成Ta/TaN 膜。通過電鍍的工藝在該阻擋膜上形成互連金屬膜，從而填充互連溝 槽。然后，通過CMP去除形成在互連溝槽之外的互連金屬膜和阻擋膜 的暴露的部分，并進一步在其上形成Si02膜，由此制作了半導體器件。然后，根據參考圖2B到2D在第一實施例中說明的工序，將如此 形成的半導體器件劃片到一部分。接著，半導體襯底被升溫到200。C， 并且在空氣氣氛中加熱大約30分鐘，從而進行氧化(熱氧化)。然后， 對半導體襯底進行劃片，由此分開了半導體芯片100。(例子2)根據與例子1中的工序相似的工序來制作半導體器件，然后在常 溫下在空氣氣氛中對半導體器件進行劃片，由此分開了半導體芯片。圖5A是剖面圖，示出了在例子1中制作的半導體芯片在TEM(透
射電子顯微鏡)下的照相觀測的結果。發現SiOC膜(106)的端面從 Si02膜(108)的端面向內凹進0.5|am。
圖5B是剖面圖，示出了在例子2中制作的半導體芯片的TEM照 相觀測的結果。半導體芯片200包括底層202、刻蝕停止膜204、層間 絕緣膜206、保護絕緣膜208以及頂覆蓋膜224 (SiOj莫)。在該例子 中，在由SiCN膜構成的刻蝕停止膜204和由SiOC膜構成的層間絕緣 膜206中都沒有觀察到收縮。
圖6是示出了SiOC膜距離半導體芯片的邊緣的距離和碳組分之間 的關系，其中半導體芯片是根據例子1和例子2中描述的工序制作的。
通過使用EDX (能量分散X-ray)熒光光譜儀在剖面TEM圖像分 析中測量碳(C)和硅(Si)的強度比，來計算碳組分。
如圖所示，在例子1中制作的半導體芯片的SiOC膜在從芯片的邊 緣凹進0.5jim的位置(端面)和2|am的位置處都表現出大約0.05的 C/Si比，這表明與內部相比碳組分降低了。證實了例子1中的SiOC膜 具有在其端部附近的一區域，在該區域中，碳組分朝向內部增加。發 現在例子2中制作的半導體芯片的SiOC膜在從端部到內部的整個范圍 上具有保持在幾乎恒定水平的碳濃度。
圖7是示出了 SiOC膜的膜密度(g/cm3)與SiOC膜和SiCN膜之 間的粘附強度(Mpa.m"2)的關系的圖。根據m-ELT (改進的邊緣剝離 測試)方法來評估粘附強度。如從圖中可以看出的，顯示了較高的膜 密度導致了較大的粘附強度。
圖8是示出了 SiOC膜的碳含量(FT-IR光譜中的Si-CH3峰值強度)與SiOC膜和SiCN膜之間的粘附強度(MpaTn1/2)的關系的圖。 如從圖中可以看出的，顯示了膜中的較低碳組分導致了較大的粘附強 度。
圖9是示出了碳含量和膜密度之間的關系的圖。如從圖中可以看 出的，碳含量越低，膜密度越大。
上面的段落已經參考實施例和例子說明了本發明。這些實施例和 例子只是為了示范目的，因而本領域技術人員應該容易理解，會存在 很多可能的修改，并且這樣的修改也在本發明的范圍之內。
上面所示的實施例涉及如下構造，其中通過單大馬士革工藝形成 包括層疊膜的半導體芯片100，但半導體芯片100的層疊膜也可以通過 雙大馬士革工藝形成。
上面說明的實施例涉及如下情況，其中刻蝕停止膜由含碳絕緣膜 構成，但刻蝕停止膜也能夠以諸如SiN膜、Si02膜等的形式由無碳材 料構成。上面說明的實施例涉及如下情形，其中保護絕緣膜由無碳絕 緣膜構成，但保護絕緣膜也能夠以諸如SiCN膜、SiC膜等的形式由含 碳材料構成。
如圖IO所示，還可以構造不具有保護絕緣膜的半導體芯片100的 層疊膜。同樣在該情況中，半導體芯片100的底層102和頂覆蓋膜124 的端部位于第一層間絕緣膜106、第二層間絕緣膜112、第三層間絕緣 膜118等的端面的外側，從而使得能夠防止含碳絕緣膜的端部由于在 半導體器件被分成半導體芯片之后的諸如搬運的接觸而被施加沖擊。
這還使得能夠有效地降低例如在使用成型樹脂封裝半導體芯片的時候 可能施加到含碳絕緣膜的端部的應力。粘附性也得到改善。
上面所示的實施例涉及如下例子，其中通過使用氧化氣體進行氧化，來在半導體芯片100的含碳絕緣膜的端部中降低碳濃度或者增加 膜密度，但是還可以使用其它任何方法來在半導體芯片100的含碳絕 緣膜的端部中降低碳含量或者增加膜密度。例如，還能夠在真空氣氛 中進行紫外線處理，從而從半導體芯片100的含碳絕緣膜的端部去除 碳，由此在這些部分中降低碳組分并增加膜密度。
顯然，本發明不限于上述實施例，而是可以進行修改和變化而不 偏離本發明的范圍和精神。
權利要求
1. 一種半導體芯片，包括半導體襯底；以及層疊膜，其形成在所述半導體襯底上，包括含碳絕緣膜，所述含碳絕緣膜在端部的碳組分比在內部的碳組分低。
2. 根據權利要求1的半導體芯片，其中所述含碳絕緣膜在其端部附近包括碳組分朝向內部增加的區域。
3. 根據權利要求1的半導體芯片，其中所述含碳絕緣膜由SiOC、 SiCN或者SiC構成。
4. 根據權利要求1的半導體芯片，還包括與所述含碳絕緣膜接觸 的另一絕緣膜，其中所述含碳絕緣膜在與所述另一絕緣膜接觸的區域的端部的碳 組分比在內部的碳組分低。
5. 根據權利要求4的半導體芯片，其中所述另一絕緣膜由SiCN 或者SiC構成。
6. —種半導體芯片，包括-半導體襯底；以及層疊膜，其形成在所述半導體襯底上，包括含碳絕緣膜，所述含 碳絕緣膜在端部的膜密度比在內部的膜密度高。
7. 根據權利要求6的半導體芯片，其中所述含碳絕緣膜在其端部附近包括膜密度朝向內部降低的區域。
8. 根據權利要求6的半導體芯片，其中所述含碳絕緣膜由SiOC、SiCN或者SiC構成。
9. 根據權利要求6的半導體芯片，還包括與所述含碳絕緣膜接觸 的另一絕緣膜，其中所述含碳絕緣膜在與所述另一絕緣膜接觸的區域的端部的膜 密度比在內部的膜密度高。
10. 根據權利要求9的半導體芯片，其中所述另一絕緣膜由SiCN 或者SiC構成。
全文摘要
一種半導體芯片，包括半導體襯底；以及層疊膜，其形成在所述半導體襯底上，包括含碳絕緣膜，所述含碳絕緣膜在端部的碳組分比在內部的碳組分低。
文檔編號H01L23/52GK101276803SQ20081009215
公開日2008年10月1日 申請日期2006年3月20日 優先權日2005年3月18日
發明者大音光市, 宇佐美達矢 申請人:恩益禧電子股份有限公司