具雙面增層之晶圓級半導體封裝及其方法

專利名稱：具雙面增層之晶圓級半導體封裝及其方法
具雙面增層之晶圓級半導體封裝及其方法
技術領域：
本發明系有關晶圓級封裝(WLP)結構，特別系關于具有雙面 覆蓋之雙面增層之扇出(fan out)型晶圓級封裝，以改良其可靠 度并減少其裝置之尺寸。背景技術：
于半導體組件領域中，其組件之密度不斷地增加，而其尺 寸漸漸縮小。封裝或內接(interconnecting)技術，應用于高密 集度之組件的需求也增加，以滿足上述之情況。 一般覆晶接合 (flip-chip attachment)方法中， 一錫凸塊數組系形成于晶粒 之表面上。其錫凸塊之構成可使用錫化合材料，透過一錫球罩 幕(so 1 der mask)用以產生想要的錫凸塊圖案。芯片封裝之功能 包括電源分配、信號分配、散熱、防護與支撐等等功能。當半 導體技術越復雜，傳統的封裝技術，例如導線架封裝(lead frame package)、軟式封裝(flex package)、剛性封裝(rigid package)等等封裝技術已經不能滿足在芯片上具有高密度組件 之小尺寸芯片生產之需求。再者，因為傳統封裝技術必須分割晶圓上的晶粒成為個別 的晶粒，并隨后個別地封裝其晶粒。因此，上述等等封裝技術 消耗了許多制程時間。集成電路的發展系高度地影響芯片封裝 技術，因此當電子組件之尺寸視為趨勢時，封裝技術勢必也隨 之起舞。基于上述理由，現今封裝技術的趨勢系朝向球型門陣 列(BGA)、覆晶技術(FC-BGA)、芯片級封裝(CSP)、晶圓級封裝 (WLP)。 「晶圓級封裝」從字面的意思，可了解其系在將晶圓切 割成芯片前，完整的封裝其芯片并完成晶圓上所有的內接 (interconnections)以及其它的制程步驟。在組裝程序或封裝 程序之后，從具有復數個半導體晶粒之晶圓上，分割為個別之半導體封裝結構。晶圓級封裝具有極小的尺寸以及極優良的電 性等等優點。晶圓級封裝技術系為先進封裝技術，其中晶粒系于晶圓上制造及測試，并且進行分割(dicing)成為個別晶粒 (singulated)， 以禾lj于在表面黏著線(surf ace-mount line)內 組裝。因為晶圓封裝技術系利用整個晶圓當成一物品處理，并 非將其切割為芯片或晶粒后再處理，因此，執行切割程序前， 已先完成封裝及測試程序。再者，晶圓級封裝系如此先進之制 程，以致于可省略打線接合(wire bonding)、黏晶(diemount) 以及底部填充(under fill)等制程。使用晶圓級封裝技術，可 減少成本與制程時間，且完成的晶圓級封裝結構之尺寸與晶粒 大小相同。因此，其技術可滿足電子裝置微小化之需求。雖然晶圓級封裝有上述之諸多優點，但存在某些問題影響 了晶圓級封裝之接受度。例如，晶圓級封裝結構與母板(PCB) 材質間的熱膨脹系數差異(不匹配)，成為另一影響其結構之機 械不穩定性(mechanical instabi 1 i ty)的關鍵因素。揭露于美 國專利第6， 271， 469號之封裝方法會遭受到熱膨脹系數差異的 問題。此系因為先前技術藉由模封材料(molding compound)封 裝硅晶粒。 一般而言，硅材質的熱膨脹系數為2.3，但模封材 料的熱膨脹系數系約40至80。因為模封材料與介電層材料的 固化溫度(curing temperature)較高，以致于上述的排列制程 期間芯片位置偏移，且其內接(inter-connecting)接墊亦偏移， 導致良率與效能上的問題。于溫度循環期間(若固化溫度接近/ 超過玻璃轉換溫度Tg，環氧樹脂特性將產生此結果)，將難于 將晶粒回到原本的位置。此意味著先前技術所揭露的封裝結構 無法處理大尺寸的封裝，且將產生較高的制造成本。再者，某些封裝技術需要晶粒直接形成于基板之上部表面 上。 一般半導體晶粒之接墊透過具有一重布層之重布程序重布 至復數個區域數組形式的金屬接墊。其增層將增加封裝之尺寸。 因此，封裝之厚度系增加。此將抵觸減少芯片尺寸的需求。再者，先前技術利用復雜的制程以形成「面板型」封裝。 其需要封模工具以密封(encapsulation)與注膠成型 (injection of mold material)。因為在熱固化封模材料后所產生的變形，難以控制晶粒表面與封模材料保持在相同高度，須利用化學機械研磨(CMP)制程以拋光不平坦的表面。制程的成 本因而增加。
發明內容本發明的目的系提供一種扇出型晶圓級封裝結構 (F0-WLP)，具有良好的熱膨脹系數匹配能力以及縮小體積能力， 以克服前述問題，并提供較好的母板級(board level)溫度循環 之可靠度測試。本發明的目的系提供一扇出型的晶圓級封裝，具有及優良 的熱膨脹系數匹配能力以及極小的尺寸。本發明的目的系提供一扇出型的晶圓級封裝，其基板具有 容納晶粒通孔，以改善可靠度及縮小組件尺寸。本發明的目的系在提供扇出型晶圓級封裝，具有雙面增層 (上部區域與下部區域)以增加扇出數。因此，本發明之封裝 透過雙面增層重布接墊間距(pitch)以及導電布線尺寸以改善 散熱能力。本發明揭露一種具有容納晶粒通孔以及雙面覆蓋之雙面增 層之晶圓級半導體裝置封裝結構，包含 一基板，具有至少一 容納晶粒之通孔(through hole)、 一導電連接通孔結構以及藉 由導電連接通孔耦合在基板上表面之一第一接觸接墊(f i r s t contact pads)與基板下表面之一第二接觸接墊。至少一具 有金屬接墊之晶粒，配置于其容納晶粒通孔內。 一第一材料形 成于晶粒之下方，且填充一第二 (環繞)材料于其晶粒與其容 納晶粒通孔之側壁間空隙，其中第一材料的下部表面保持與基 板相同高度。一第一重布層(RDL)，形成于其晶粒之主動面與其 基板之上方，并耦合至其第一接觸接墊。 一第二接觸接墊，形 成于其基板之下部表面處，并藉由導電連接通孔結構耦合至第 一接觸接墊。 一第二重布層，形成于其基板與第一材料及第二 (環繞)材料之下方，并耦合其第二接觸接墊至端點接墊。基板之材質包括環氧樹脂類型(epoxy type)的FR5或FR4、 BT、硅、印刷電路板(PCB)材質、玻璃或陶瓷。或者，其基板之 材質包括合金或金屬；其熱膨脹系數系接近母板(PCB)的熱膨脹系數，約14至17。介電層的材質包括一彈性介電層、 一感光層、 一 硅基(silicone based)介電層、 一硅氧類高分子(siloxane polymer, SINR)層、 一 聚亞酰胺(polyimide, PI)層或硅樹月旨(silicone resine)層。本發明系提供一形成半導體組件封裝之方法，包含提供至 少一具有至少一容納晶粒通孔之基板， 一導電連接通孔結構，且藉由導電連接通孔耦合在基板上表面之第一接觸接墊與基板 下表面之第二接觸接墊；形成(印刷)圖案之黏著劑在表面具 有對準圖案之晶粒重布工具上；接合基板于晶粒重布工具之圖 案膠上；且利用一揀選配置精細對準系統(Pick and place fine al ignment system)重新分布所需之至少一具有金屬接墊之晶 粒于 一 具有所需間距之晶粒重布工具(die redistributiontool)上，晶粒之主動面與圖案之黏著劑黏合；填充一第一黏著 材料在晶粒的背面上(其也許在切割之前就在晶圓形式完成 了)；填充一第二黏著(環繞)材料于晶粒邊緣(側壁)與其 基板之容納晶粒通孔間之空隙；藉由分解圖案之黏著劑從晶粒 重布工具分離面板型晶圓(panel wafer)(面板型晶圓形 式意指同時具有埋置晶粒及黏著材料之基板)；形成第一重布 層(增層)以連接金屬接墊及第一接觸接墊；貼附保護層于增 層之上表面上(基板之上表面)；形成一第二重布層于基板之 下表面上以連接基板之第二接觸接墊以及基板之端點接墊；形 成一球下金屬層(UBM)結構；形成錫球/錫凸塊耦合至端點接 墊；接著將封裝結構(面板形式)架設于一膠膜(tape)上以進 行個別晶粒之切割(singulation)。在切割前，其封裝結構可在 面板型晶圓形式中，預先完成最后測試且/或預燒(burn-in)。
第1 (a) 、 1 (b) 、 1 (c)圖根據本發明之較佳實施例， 為本發明扇出型晶圓級封裝之截面圖。第2圖根據本發明之較佳實施例，為本發明之基板之截面圖。第3圖根據本發明之較佳實施例，為本發明基板結合玻璃 載體之截面圖。第4圖根據本發明之較佳實施例，為本發明基板之頂視圖。第5圖根據本發明之較佳實施例，為本發明之半導體裝置封裝結構于母板級溫度循環測試之示意圖。第6圖根據本發明之較佳實施例，為本發明具有多晶粒扇 出型晶圓級封裝結構之截面圖。第7圖根據本發明之較佳實施例，為本發明具有多晶粒、 被動組件及覆晶封裝于上表面之扇出型晶圓級封裝結構之截面 圖。圖中102 基板104 第一端點接觸導電接墊 106 容納晶粒通孔 108 晶粒110 第一材料111 第二材料112 導電層114 接觸金屬接墊116 介電層118 重布層120 接觸通孔122 第二端點接觸導電接墊124 切割線126 保護層128 介電層130 重布層132 保護層134 球下金屬層136 導電球300 工具302 黏著材料400 邊緣區域502 印刷電路板具伴實施方式本發明將配合其較佳實施例與隨附之圖示詳述于下。應可 理解者為本發明中所有之較佳實施例僅為例示之用，并非用以限制。因此除文中之較佳實施例外，本發明亦可廣泛地應用在 其它實施例中。且本發明并不受限于任何實施例，應以隨附之 申請專利范圍及其同等領域而定。本發明揭露一種扇出型(或稱擴散型)晶圓級封裝結構，利用一基板102其系具有預定的第一端點接觸導電接墊104形成 于其上，以及預先形成于基板102內的容納晶粒通孔106，其 將從基板之上表面穿透至基板之下表面。至少一具有金屬接墊 之晶粒配置于基板102之容納晶粒通孔內，且利用第二 (砂心 膠合劑(core paste)材料于晶粒之環繞區域內完成貼附。例如， 一彈性砂心膠合劑材料填充于基板內之容納晶粒通孔之側壁與 晶粒邊緣間之空隙且/或晶粒下方。在晶粒切割前，于晶粒下方 之第一材料可以被預先完成于硅晶圓形式內，例如，于晶粒切 割制程或電鍍金屬制程期間，貼附膠膜可架設形成于晶圓之背 面，其亦可使用相同材質于第一及第二材料。 一感光介電材料 涂布于晶粒與預先形成的基板(包括砂心膠合劑區域)上，并形 成感光介電材料于其下部表面處。較佳地，感光介電材料的材 質最好由彈性材料所形成以克服由熱膨脹系數不匹配而產生熱 應力之問題。第1 (a) 、 1 (b)及1 (c)圖系為根據本發明之較佳實施 例，為本發明之扇出型晶圓級封裝(FO-WLP)之截面圖。參照第 1 (a) 、 1 (b)及1 (c)圖，其結構包含一基板102，具有一 第 一 端點接觸導電接墊104(用于有機基板)以及形成于基板 102內的容納晶粒通孔106，以容納晶粒108。容納晶粒通孔106 形成于基板之上部表面穿過基板至其下部表面。容納晶粒通孔 106系預先形成于基板102內。第一材料110系印刷/涂布/ 分散于晶粒108之下部表面，藉以密封晶粒108。第二材料(砂 心膠合劑)111填于晶粒108邊緣與容納晶粒通孔106側壁間 之空隙。其也可使用不同材質于晶粒下之材料及空隙內之材料 間，以作些其它的應用。
一導電(金屬)層112涂布于容納晶粒通孔106之側壁上當做選擇性制程，以改善砂心膠合劑材料與 基板的黏著性。晶粒108配置于容納晶粒通孔106及第二材料111內且位 于第一材料110上。一般而言，接觸金屬接墊114 (焊墊(bonding pads))系形成于晶粒108之主動面區域上。I感光層或介電層 116系形成于晶粒108與基板102之上部表面上。復數個開口 透過微影(lithography)或曝光及顯影制程形成于介電層116 內。復數個開口個別地對位至接觸金屬接墊114(或輸入/輸出 接墊)，以及于基板102上部表面的第一端點接觸導電接墊104。 重布層118也可稱為導電布線118，藉由選擇性地移除形成于 介電層116上之部份金屬層，而形成于介電層116之上。其中 重布層118透過接觸金屬接墊114及第一端點接觸導電接墊 104，與晶粒108保持電性連接。 一保護層126覆蓋于重布層 118上，上述制程步驟系為增層制程。基板102更包含導電接 觸通孔120形成于基板102內，其系于制造基板102時預先形 成。第一端點接觸導電接墊104形成于接觸通孔120上。導電 材質系回填至接觸通孔120，以利電性連接。切割線124系界 定于封裝單元間，以便分割每個封裝單元，選擇性地，可不形 成介電層于切割線上。第二端點接觸導電接墊122置于基板102之下部表面處， 且位于導電連接通孔120下方，并連接至基板102之第一端點 接觸導電接墊104。 一感光層或介電層128形成于第二端點接 觸導電接墊122上，且位于第一材料110與基板102之下部表 面上。若需要連接該晶粒之背面區域作接地或散熱，可使用雷 射的方式打通晶粒下方(晶粒背面區域)的第一材料110。復數 個開口透過微影(lithography)或曝光及顯影制程形成于介電 層128內。復數個開口個別地對位至基板102下部表面的第二 端點接觸導電接墊122,以形成接觸信道(contact via)。重布 層(導電布線)130藉由選擇性地移除形成于介電層128上之 部份金屬層，而形成于介電層128之上。最終，形成保護層132 以覆蓋重布層130，且形成復數個開口于保護層132上以構成 球下金屬層(UBM)134。導電球136系形成于球下金屬層134上。由于介電層具有彈性性質，介電層116與126，以及第一 材料110與第二材料111就如同緩沖層，可吸收于溫度循環期 間晶粒108與基板102間的熱機械應力(thermal mechanical stress)。另外，介電層128與132更有助于吸收熱機械應力。 前述的結構系為球型門陣列封裝(BGA)。基板102之材質最好為有機基板，如環氧樹脂類型的FR5、 BT(Bismaleimide triazine)、具有預定通孔的印刷電路板(PCB) 或具有預先蝕刻的電路的銅金屬板。其熱膨脹系數(CTE)最好與 母板(mother board)相同(印刷電路板)。具有高玻璃轉換溫度 (Tg)的有機基板最好為環氧樹脂類型的FR5或BT型基板。亦 可使用銅金屬(其熱膨脹系數約為16)。而玻璃、陶瓷、硅，亦 能作為基板之材料。彈性砂心膠合劑系由硅膠(silicone ruber) 彈性材料所形成。環氧樹脂類型的有機基板(FR5/BT)，其熱膨脹系數(X/Y軸 方向)大約16，而Z軸方向的熱膨脹系數系約60;可選擇芯片 重布工具之熱膨脹系數，使趨近于基板的熱膨脹系數。此可減 低砂心膠合劑材料于溫度固化期間晶粒偏移問題。于溫度循環 期間后(其溫度驅近玻璃轉換溫度)，有機基板(FR5/BT)不太可 能回復至原本的位置，若使用熱膨脹系數不匹配的材質于需要 幾項高溫制程的晶圓級封裝期間，將導致面板形式內的晶粒位 移。例如，介電層的固化溫度與砂心膠合劑固化等等。基板之形狀可為圓形，如晶圓形狀，其直徑系為200、 300 毫米(mm)或更高。亦可使用矩形的基板，如面板形狀。基板102 系預先形成容納晶粒通孔106于其內。切割線124界定于每個 欲切割封裝單元間。參照第2圖，基板102包括復數個預先形 成的容納晶粒通孔106與連接通孔120。導電材質系回填至連 接通孔120，藉以構成連接通孔結構。于本發明之較佳實施例中，介電層116、 128或132最好為 彈性介電材料，由彈性硅基介電材料所組成，其中彈性硅基介 電材料包含硅氧類高分子(SINR)、Dow Corning WL5000 series, 或兩者之組合。于另一較佳實施例，其介電層材質由一種材質 所組成，其材質包含聚亞酰胺(PI)或硅樹脂。其介電層最好 利用簡單的制程形成感光層。于本發明之較佳實施例，彈性介電層系為熱膨脹系數大于100(ppm/°C)、伸長率(elongation rat e)約百分之四十(最好為 百分之三十至五十間)之類的材質，且其材質的硬度系介于塑料 與橡膠間。彈性介電層之厚度端視溫度循環測試期間累積于重 布層/介電層界面之應力。第3圖系為用于BT/FR5載體(可為玻璃、硅、陶瓷或金屬 /合金)之工具300以及基板102。黏著材料302，例如，紫外 線固化(UV curing)類型的材料形成于工具300之周圍區域。工 具可由BT/FR5材質制成，且可為面板形狀。連接通孔結構并不 形成于基板邊緣。第3圖較下方的圖標部份顯示工具300與基 板102結合之示意圖。面板黏著于BT/FR5載體，于制程期間可 黏住并固定于面板上。載體厚度大約400至600微米(um)。第4圖為具有容納晶粒通孔106之基板102之頂視圖。基 板102的邊緣區域400沒有容納晶粒之通孔106，其系利用晶 圓級封裝制程期間固定BT/FR5載體。晶圓級封裝制程完成后， 自玻璃載體處，沿虛線切割基板102，或切割黏著材料以分離 面板與載體。此意味著將藉由用于切割封裝(package s ingulat ion)之切割制程處理虛線內部區域。參照第5圖，系關于熱膨脹系數爭議之主要部份。硅晶粒 108(熱膨脹系數約為2.3)系封裝于封裝結構內。材質為FR5或 BT的有機環氧樹脂類型(熱膨脹系數約為16)的基板102，其熱 膨脹系數系與印刷電路板或母板502相同。其晶粒108與基板 102間之空隙填入材料(最好為彈性砂心膠合劑)，以吸收因熱 膨脹系數不匹配(晶粒與環氧樹脂類型的FR5/BT之間)所產生 的熱機械應力。再者，介電層116包括彈性材料，以吸收晶粒 輸入/輸出接墊與印刷電路板502間之應力。重布層金屬系為 銅/金材質，其熱膨脹系數約為16，其相同于印刷電路板502 以及有機基板，且接觸凸塊(導電球)136的球下金屬層134置 于基板102的第一端點接觸導電接墊104之下方。印刷電路板 502的金屬電極材質系為銅合成的金屬物，其熱膨脹系數約為 16，相配于印刷電路板。由上述可知，本發明為扇出型晶圓級 封裝可提供極優異的熱膨脹系數解決方法(完全與X/Y方向匹 配)。圖^系為應用于多晶粒封裝結構之一具體實施例，以及圖 七系為架設被動組件及/或具有錫凸塊之覆晶或具有錫凸塊之晶粒尺寸封裝(CSP)于多晶粒封裝結構之上表面上，且電性耦 合至第一重布層之另一具體實施例，其系變成系統封裝(SIP)之應用。本發明系解決了增層(build-up layers)的(印刷電路板與基板)熱膨脹系數匹配問題，并提供較好的可靠度(封裝設置于 母板時，基板上的端點接墊(錫球/凸塊)無X/Y軸方向熱應力產 生)；且利用彈性介電層吸收Z軸方向的應力。可填充彈性介電 材料于芯片108邊緣與基板102的通孔120側璧間的空隙，以 吸收其機械/熱應力。于本發明之較佳實施例中，重布層的材質包括鈦/銅/金 之合金(Ti/Cu/Au alloy)或鈦/銅/鎳/金之合金 (Ti/Cu/Ni/Au alloy)。重布層的厚度約在2至15微米(um)間。 鈦/銅合金系藉由濺鍍晶種金屬層(seed metal layers)方式形 成；而銅/金或/銅/鎳/金系利用電鍍方式形成。使用電鍍 制程形成重布層可使重布層厚度足夠，且使重布層具有較好的 機械特性，以抵抗于溫度循環期間的熱膨脹系數不匹配。金屬 接墊可為鋁、銅，或其組合之材質制成。若擴散型晶圓級封裝 (F0-WLP)結構利用硅氧類高分子(SINR)做為彈性介電層的材 質，且銅做為重布層的材質，根據應力分析(未顯示)，其累積 于重布層/介電層界面間的應力系減少了。參照第一 (a) 、 一 (b) 、 一 (c)圖與第2圖，重布層可 從晶粒108扇出(fan out)并向下與第二端點接觸導電接墊122 以及球下金屬層134電性連接。此與先前技術不同，晶粒108 系容納于基板102之預先形成的容納晶粒之通孔106，藉以減 少封裝的厚度。先前技術系違反縮小晶粒封裝厚度之原則。本 發明之封裝結構較先前技術為薄。再者，于封裝前，系以預備 好基板，且容納晶粒通孔106亦系預先界定。因此，其產量較 以往提升。本發明系揭露一扇出形晶圓級封裝，其具有減少厚 度以及良好的熱膨脹系數匹配能力。本發明包括預備 一基板(最好為有機基板FR4/FR5/BT)，以 及透過連接通孔形成接觸金屬接墊于頂部以及底部表面上。容納晶粒通孔之尺寸系比晶粒大，約100微米/邊長；其厚度系與 晶粒厚度相似(或約25微米)。下一步驟，藉由背面研磨，研磨晶圓以獲得想要的厚度。 晶圓引入切割程序以分割晶粒。隨后，本發明之方法包括提供一具有對位(alignment)圖案形成于其上之晶粒重布(對位)工具。隨后，印刷具有圖案之黏 著劑于晶粒重布工具(用于固定晶粒表面)。而后利用一具有精 細對位之取放(pick and place)系統，且此系統具有覆晶功能 (flip chip),用以重布所需晶粒于具有所需間距(pitch)之晶 粒重布工具上。具有圖案之黏著劑將黏住芯片(主動面)于晶粒 重布工具上。隨后，接合(bonding)基板(具有容納晶粒通孔) 于該晶粒重布工具；且接著印刷彈性砂心膠合劑材料于晶粒與 基板(FR5/BT)通孔側壁間之空隙以及晶粒背面。砂心膠合劑之 表面與基板最好保持相同之高度。接著，使用固化程序以固化 砂心膠合劑材料，并藉由紫外線或熱固化接合載體。使用面板 接合器(panel bonder)接合載體于基板以及晶粒背面。執行真 空接合程序，隨后自面板型晶圓，分離其工具。一但晶粒重布于基板上(面板基底)，藉由濕及/或干清洗， 執行清洗程序以清潔晶粒表面。下一步驟系涂布介電層材料于 面板表面。隨后，執行微影制程以打通信道(via)(接觸金屬接 墊)以及鋁接墊或切割線(可選擇的)。執行電漿清洗步驟清洗信 道與鋁接合點之表面。下一步驟系濺鍍鈦/銅作為晶種金屬層， 而后涂布光阻于介電層與晶種金屬層以形成重布層之圖案。接 著，電鍍銅/金或/銅/鎳/金材料作為重布層金屬，隨后， 去除光阻并濕蝕刻金屬以形成重布層金屬電路。下一步驟系涂 布或印刷頂部介電層并打通接觸金屬信道(可選擇用于最終測 試)，或打通切割線(選擇性的)。可重復上述步驟以形成多個重 布層與介電層，例如晶種(seed)層、光阻、電鍍或去除(strip) /蝕刻等等步驟。之后，從載體300背面分離載體300后，接合載體300于 面板正面上。藉由濕及/或干清洗，執行清洗程序以清潔面板 背面；選擇性地，可使用雷射的方式打開晶粒背面處(若有必 要)。下一步驟系涂布介電層材料于面板背面以形成介電層。隨后，執行微影制程以打開信道(接觸金屬接墊)及/或部分晶粒之背面。下一步驟系濺鍍鈦/銅于介電層上做為晶種金屬層； 而后涂布光阻于介電層以及晶種金屬層，以形成重布層之圖案。 之后，使用電鍍制程以形成銅/金或/銅/鎳/金材質之重布 層金屬，隨后去除光阻與濕蝕刻金屬以形成重布層金屬電路。 下一步驟系涂布或印刷頂部介電層并打開接觸金屬接墊以形成 球下金屬層。在植球(ball placement)或錫膏印刷(solder paste printing)之后，于錫球端(用于球型門陣列類型)執行熱回焊 (heat reflow)程序。執行其測試程序。使用垂直或環氧樹脂類 型探針卡接觸錫球或錫凸塊，以執行面板型晶圓級(panel wafer level)的最終測試。于測試后，切割基板使每個封裝為 獨立的封裝單元。之后，每個封裝系個別取放于托盤或巻帶 (tape and reel)。本發明之優點如下其制程系易于形成面板型晶圓，且易于控制面板表面的粗 糙度。面板的厚度系易于控制，并消除制程期間晶粒偏移的問 題。可省略注模(injection mold)工具，也不需要化學機械研 磨(CMP)制程，且沒有制程期間所造成的變形問題。面板型晶圓 系易于使用晶圓級封裝制程處理。增層下(印刷電路板與基板) 的熱膨脹系數匹配可具有較好的可靠度，沒有產生于電路板上 X/Y軸方向的熱應力；并可使用彈性介電層吸收Z軸方向的應 力。于切割(singulation)期間，僅單一的材質被切割。基板系預先準備，且具有于預先形成的通孔、內接通孔以 及端點接觸金屬接墊(用于有機基板)。容納晶粒通孔的尺寸系 約大于晶粒尺寸100微米/邊長。藉由填充彈性砂心膠合劑材 料，容納晶粒之通孔可作為應力緩沖釋放區域，以吸收因硅晶 粒與基板(FR5/BT)間的熱膨脹系數不同所產生的熱應力。 另外，可填充彈性介電材料至晶粒邊緣與基板側壁間之空隙， 用以吸收因熱膨脹系數不匹配所產生的機械或熱應力。由于應 用簡易的增層于晶粒頂部表面以及背面處，可增加封裝產量(減 少制造周期時間)。端點接墊系形成于晶粒主動面的對面。芯片放置(dice placement)的制程與現今制程相同。于本 發明中，彈性砂心膠合劑(樹脂、環氧樹脂、硅膠等等)系 回填至晶粒邊緣與通孔側壁間的空隙以釋放緩沖熱應力；隨后， 執行真空熱固化程序。于面板型制程期間(使用BT/FR5材質的 載體，其熱膨脹系數與基板相同)，熱膨脹系數不匹配的問題系 被克服。晶粒與基板間的深度約25微米，且介電層與重布層系 形成于面板的正面及反面。僅硅材質的介電層(最好為硅氧類高 分子(SINR))涂布于主動面與基板(最好為FR4/5或BT)表面。 由于介電層(硅氧類高分子(SINR))系為用以打開接觸開口的 感光層，故僅利用光罩程序即可打開接觸接墊。晶粒與基板系 與載體接合。封裝與母板級(board level)的可靠度皆比先前技 術優良，特別是母板級的溫度循環測試，因為基板與印刷電路 板的熱膨脹系數系相似，因此，并沒有熱機械應力施加于錫凸 塊/錫球；且具有防護能力的封裝，其厚度相當薄，小于200 微米。其成本較低廉且制程簡易，且易于構成多芯片封裝結構。對熟悉此領域技藝者，本發明雖以較佳實例闡明如上，然 其并非用以限定本發明之精神。在不脫離本發明之精神與范圍 內所作之修改與類似的配置，均應包含在下述之申請專利范圍 內，此范圍應覆蓋所有類似修改與類似結構，且應做最寬廣的 詮釋。
權利要求
1.一種具有容納晶粒通孔以及雙面覆蓋之雙面增層之晶圓級半導體裝置封裝結構，其特征在于包含一基板，具有至少一容納晶粒之通孔(throughhole)、一導電連接通孔結構，其中該導電連接通孔系耦合在該基板上表面之一第一接觸接墊(firstcontact pads)與該基板下表面之一第二接觸接墊；至少一具有金屬接墊之晶粒，配置于該容納晶粒通孔內；一第一材料，形成于該晶粒之下方，且一第二(環繞)材料填充于該晶粒與該容納晶粒通孔之側壁間之空隙；至少一第一重布層(RDL)，形成于該晶粒與該基板之上方，并耦合該晶粒之金屬接墊至該第一接觸接墊；且至少一第二重布層，形成于該第一材料與該基板之下方，并耦合該第二接觸接墊至端點接墊。
2.如權利要求1之一種具有容納晶粒通孔以及雙面覆圭 皿之雙面增層之晶圓級半導體裝置封裝結構，其特征在于:更包含一具有開口信道之第一介電層，形成于該曰 曰曰粒與該基板上其中該第 一 重布層形成于該第一_■介電層上;其中該第 一 介電層包括彈性介電層、一感光層、一 一娃^￡(silicone baS 6d)介電層、娃氧類高分子(si 1o Xane polymer,S INR)層、聚亞酰胺(P o 1 y im i d ePI)層或硅樹脂(s i1 ic o n 6resine)層 。
3. 如權利要求1之 一 種具有容納晶粒通？L以及雙 面覆蓋之雙面增層之晶圓級半導體裝置封裝結構， 其特征在于更包括在該晶粒下方之第 一 材料的開口孔洞贅用以曝露該硅曰 曰曰粒之背面部分區域，其中該第二重布層合至該開□孔洞
4.如權利要求1之一種具有容納晶粒通孔以及雙面<^雙面增層之晶圓級半導體裝置封裝結構，其特征在于更包含一第介電層，形成于該基板與該第一材料之下部表面處輦其中該第重布層形成于該第介電層上;其中該第-重布層形成于該第二介電層之上其中該第介電層包括彈性介電層、一感光層、一-硅基介1電層、-硅氧類高分子層、—聚亞酰胺層或硅樹脂層
5 .如權利要求1之 一 種具有容納晶粒通？L以及雙面 覆蓋之雙面增層之晶圓級半導體裝置封裝結構，其特征在于更包含一保護層，形成于該第一重布層 或該第二重布層上；其中該第一重布層或該第二重布層之材質包含鈦/銅/金之合金(Ti/Cu/Au alloy)或鈦/銅/鎳/金之合金(Ti/Cu/Ni/Au alloy);其中該保護層之材質包含有樹脂、硅、環 氧樹脂型FR4、 FR5或內部具有玻璃纖維之BT;以 及導電凸塊結構，耦合至該端點接墊，其中該端點 接墊包含球下金屬層(UBM)結構。
6.如權利要求l之一種具有容納晶粒通孔以及雙面 覆蓋之雙面增層之晶圓級半導體裝置封裝結構，其 特征在于其中該基板之材質包括環氧樹脂類型 (epoxy type)的FR5、FR4、BT、娃、印刷電路板(PCB) 材質、玻璃、陶瓷、合金或金屬；其中該第二 (圍 繞)材質包括彈性砂心膠合劑(c o r e p a s t e )材質。
7 .如權利要求 1之 一 種具有容納晶粒通孔以及雙 面覆蓋之雙面增層之晶圓級半導體裝置封裝結構， 其特征在于其中該至少 一 晶粒包括有半導體芯
8. —種形成具有容納晶粒通孔以及雙面覆蓋之雙面 增層之晶圓級半導體裝置封裝結構之方法，其特征 在于包含提供一基板，具有至少一容納晶粒之通孔、 一導電連接通孔結構以及形成接觸金屬接墊于該基板之兩側上且藉由該導電連接通孔連接；印刷圖案之黏著劑于一表面具有對準圖案之晶粒 重布工具上；藉由使用該圖案之黏著劑接合(bonding)該基板至 該晶粒重布工具上；利用 一 具有精細對位之取放(pick and place)系 統，重布至少一所需之晶粒于具有利用該圖案之黏 著劑黏著主動面且具有所需間距(pitch)之該晶粒 重布工具上；重填(r e f i 1 1)砂心膠合劑(環繞)材質于該晶粒與 該基板之通孔側壁間之空隙以及該晶粒背面； 藉由分解圖案之黏著劑從晶粒重布工具分離內部具有埋置晶 粒之該基板；形成導電增層(build up layers)于內部具有埋置晶 粒之該基板之上部及下部表面處；以及 形成一接觸結構，于該導電增層上。件以及電性裝置；其中更包括一復數之 /或一復數之覆晶封裝或具有錫球之芯 (CSP)，形成于該第一重布層上，并
9 .如權利要求8之 一 種形成具有容納晶 雙面覆蓋之雙面增層之晶圓級半導體裝 之方法，其特征在于更包含形成一導 合至該接觸結構，其中該接觸結構包含 (UBM ) 結構。層1組及裝第動件封該被.組寸至，動尺合片被片耦及構耦層以結，屬孔裝塊金通封凸下粒置電球權利要求書第4/4頁
10.如.權利要求8之 一 種形成具有容納晶粒通孔以及雙面覆蓋之雙面增層之晶圓級半導體裝置封裝結構之方法，其特征在于其中該介電層包括彈性介電層、 一 感光層、一 硅基介電材料層、聚亞酰胺層或 一 硅樹脂層；其中該娃基介電材料包含娃氧類高分子、DowCorningWL5000S 6r i6 S，或其組合
11.如權利要求 8之一種形成具有容納曰 昍粒通孔以及雙面覆蓋之雙面增層之晶圓級半導體裝置封裝結構之方法，其特征在于其中該基板之材質包括環氧樹脂類型(epoxy type)的FR5、 FR4、BT、硅、印刷電路板材質、玻璃、陶瓷、合金或金屬；其中該 至少一導電增層包含鈦/銅/金之合金或鈦/銅 /鎳/金之合金。
12.如權利要求8之一種具有容納晶粒通孔以及雙面覆蓋:之雙面增層之晶圓級半導體裝置封裝結構之方法其特征在于更包括在該晶粒下方之砂心膠合劑環繞)材料上形成一開口孔洞用以在形成該增層于底部表面之前，曝露硅晶粒之部分區域。
13.如權利要求8之 一 種具有容納晶粒通孔以及雙 面覆蓋之雙面增層之晶圓級半導體裝置封裝結構之方法，其特征在于更包括一復數之被動組件及 /或一復數之覆晶封裝或具有錫球之芯片尺寸封裝(CSP)，利用表面黏著技術(SMT)制程，形成于 該第 一 增層上。
全文摘要
本發明系揭露一種封裝結構。其封裝結構包含一基板，具有至少一容納晶粒的通孔、一導電連接通孔結構以及一接觸接墊在基板的兩側上。至少一晶粒，配置于容納晶粒之通孔內。一第一材料形成在晶粒之下方，且第二材料填充于晶粒與容納晶粒通孔之側壁間空隙。介電層形成于晶粒與基板之兩側表面上。重布層(RDL)形成于兩面上，且耦合至接觸接墊。一保護層形成于重布層上。
文檔編號H01L23/48GK101325188SQ20081008942
公開日2008年12月17日 申請日期2008年3月31日 優先權日2007年3月30日
發明者楊文焜 申請人:育霈科技股份有限公司