專利名稱：不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法
技術領域：
本發明涉及一種半導體器件和集成電路結構及制造方法，特別涉及一種不同摻雜濃度多 分區高擊穿電壓淺結低溫半導體結構及制造方法，適用于高壓半導體器件和集成電路的結構 及制造。(二) 背景技術在高壓半導體器件和集成電路的結構及制造中，保證器件能夠有足夠的電壓承受能力是 器件能夠正常工作的前提條件。現代半導體器件和集成電路的制造一般采用從表面不同區域 摻入雜質的方法來形成器件，對半導體材料內部進行任意區域，任意濃度的摻雜還很難做到。 現代的半導體器件和集成電路的這種制造方法可統稱為平面工藝。 一般半導體器件平面工藝 摻雜過程使得在半導體材料表面下形成有一定曲率的雜質擴散結，這種結承受電壓的能力往 往比沒有曲率的理想平行平面結所能承受的電壓低很多，這將影響半導體器件最終的工作電 壓。因此出現了許多提高平面工藝產生的曲率結擊穿電壓的方法， 一般統稱為結終端技術。 己有的結終端結構和技術與平面工藝比較兼容有導電金屬或者多晶的各種場板結構、多個保 護環結構(場限環結構)、半絕緣多晶電阻場板結構、橫向變摻雜結構等；還有一些與平面工 藝兼容性不是很好的如正、負斜面、雙斜面技術和衍生的正、負腐蝕成形技術。見經典專著 《功率MOSFET與高壓集成電路》見陳星弼，東南大學出版社，1990版。這些技術已經為 從事高壓半導體器件制造領域技術人員所熟悉，不再詳說。從器件設計和制造的方便、有利、 經濟等角度，上述結終端技術各有特點。對于場板，各種導電場板能夠正常工作一般都需要放置場板的介質厚度越厚效果越好， 這與現代平面工藝的低溫、低臺階、細光刻線條的趨勢存在一定的矛盾，有時限制了場板的 發揮效果。另外場板在器件設計時，其優化計算是比較復雜的。場限環技術與平面工藝兼容 性比場板技術好一些， 一般因為曲率原因，場限環的結深大一些有利場限環發揮更好作用， 但是場限環的結深和間距之間對工藝控制是比較敏感的，對表面雜質濃度的變化也比較敏感， 并且在器件設計時，其優化計算也是比較復雜的。橫向變摻雜技術在工藝上實現比較麻煩， 對摻入雜質量和版圖及結構設計相對也比較麻煩和復雜。正、負斜面、雙斜面技術存在平面 工藝的兼容性不好的問題。前述背景技術中與平面工藝兼容性較好的提高主結擊穿電壓結終端技術存在一些不易調 和的矛盾，共同的問題首先是器件結構設計優化的復雜性，要獲得理想的擊穿電壓比較難設 計；其次是耐壓提高的效果對工藝加工尺寸，如臺階和介質厚度等比較敏感，這增加了設計與器件制造工藝之間匹配的難度；最后這些終端技術基本上都與擴散結深有或多或少的關系， 一般情況是深結有利耐壓的提高，而深結一般意味著較高的工藝溫度，與現代平面工藝低溫 的發展趨勢和高密度集成相矛盾。針對上述較高擊穿的結終端技術的設計復雜、依賴較深的 結深、較厚的介質厚度以及與現代深亞微米低溫淺結工藝趨勢不兼容的問題，提出本發明。
發明內容針對上述較高擊穿的結終端技術的設計復雜、依賴較深的結深、較厚的介質厚度以及與 現代深亞微米低溫淺結工藝趨勢不兼容的問題，本發明提供了一種不同摻雜濃度多分區高擊 穿電壓淺結低溫半導體結構及制造方法，提出一種符合現代平面工藝發展趨勢的一種新的結 終端技術。形成了一套制備可動部件與環的優化方法。本發明解決上述技術問題的技術方案在于，本發明的不同摻雜濃度多分區高擊穿電壓淺 結低溫半導體結構及制造方法，包括半導體材料l，主擴散結2， n個耐壓層B廣Bn(n》2)，耗盡終止區4和介質層3，其中主 擴散結2、 n個耐壓層B廣Bn、耗盡終止區4都處于半導體材料1中，主擴散結2和n個耐壓 層B廣Bn的導電類型與半導體材料1是相反導電類型，耗盡終止區4與半導體材料1是相同 導電類型。所述n個耐壓層Bi Bn和耗盡終止區4表面允許存在各種厚度和多層不同性質的介質層3， 但不允許存在導電性材料，如金屬和多晶。所述n個耐壓層B『Bn中，耐壓層B, B^凈摻入雜質面密度在半導體材料1理想平行平 面結雪崩擊穿前最大耗盡層空間電荷面密度與介質層3及半導體材料1間電荷面密度帶符號 運算之和的0.5倍到5倍范圍內，而與耗盡終止區4的分區雜質耐壓層Bn凈摻入雜質面密度 在半導體材料1理想平行平面結雪崩擊穿前最大耗盡層空間電荷面密度與介質層3及半導體 材料1間電荷面密度帶符號運算之和的0倍到1.3倍范圍內。所述耐壓層B「Bn橫向長度L廣U取值范圍是半導體材料1理想平行平面結最大雪崩擊 穿時耗盡層厚度的0.3倍到5倍范圍內，所述耐壓層Bn和耗盡終止區4可以相接觸，也可以 存在間距，如果存在間距，則要求間距小于半導體材料1理想平行平面結最大雪崩擊穿時耗 盡層厚度的20%。所述耐壓層B廣Bn中鄰近的耐壓層Bm.廣Bm可以存在間距，也可以相接觸，相鄰耐壓層 Bm., Bm可以存在的間距要求小于半導體材料1理想平行平面結最大雪崩擊穿時耗盡層厚度的20%，其中2《m《n，所述第一耐壓層Bi與主擴散結2可以相接觸，也可以存在間距，如 果存在間距，則要求間距小于半導體材料1理想平行平面結最大雪崩擊穿時耗盡層厚度的 20%。所述耗盡終止區4雜質濃度與半導體材料1雜質濃度之和可以只等于半導體材料1雜質濃度。所述半導體材料1可以是單晶半導體材料，也可以是外延單晶半導體材料，還可以是硅 片鍵合的單晶半導體材料。所述半導體材料1是商業意義上雜質分布均勻的單晶半導體材料，包括商業意義上雜質 分布均勻的外延和硅片鍵合的單晶半導體材料。有益效果由于本發明的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法采用了上 述技術方案，具有以下優點1) 提高器件承受電壓的主擴散結擊穿所用的結終端結構較一般結終端技術簡單，降低了 器件結終端設計技術的復雜度和難度。2) 對器件加工的介質厚度和臺階不敏感，允許較一般結終端技術更低的臺階和更薄的介 質厚度。3) 對主擴散結結深不敏感，允許很低或者很淺的主擴散結結深。4) 具有高壓、淺結、低溫工藝特點，同時也完全適合深結和高溫工藝，這使得其應用的 適用范圍較一般的結終端技術更廣，更適合現代平面工藝低溫的發展趨勢和高密度集成。5) 這種結構可以將主擴散結2的擊穿電壓提高30%以上，能夠使主擴散結2擊穿電壓達 到半導體材料1理想平行平面結最大雪崩擊穿電壓80%以上。6) 本發明結構適合要求擊穿大于7V的半導體器件，其上限僅受制于半導體表面因制造 工藝引起的缺陷及界面態的影響，如果工藝控制恰當、測試環境受控，則保護電壓上限可以 達到5000 10000V。
圖l是本發明的適合淺結低溫工藝增加擊穿電壓的半導體結構示意圖。 圖2是本發明實施例的硅片外延及第一次氧化后的示意圖。 圖3是在本發明圖2的硅片上進行耐壓層Bh B2區域注入后的示意圖。 圖4是在本發明圖3的硅片上進行耗盡終止區4區域注入后的示意圖。 圖5是在本發明圖4的硅片上進行主擴散結2區域注入、金屬化后的示意圖。 (五)具體實施例本發明的具體實施方式
不僅限于以下描述的半導體器件，還可以是根據本方法的結構核 心和設計精神，采用各種能夠滿足本結構要求的類似方法來達到提高擊穿電壓的其它半導體 器件。本方法提出的結終端技術主要結構如圖l所示，其結構包括半導體材料l，主擴散結2，分區耐壓層Bi、 B2、 B3直到Bn (其中n>2)以及耗盡終止區4和介質層3。圖1中還示意 表示出處于左上角"被保護器件"和圖右側"劃片道位置"。 一般被保護器件的結終端是對稱 的，而圖1以"被保護器件"右側結終端剖面對稱結構為例來說明本方法的內容，同樣剖面 結構作一個鏡象軸對稱可以放在"被保護器件"左側構成完整的結終端保護。以對稱右側描 述方法的內容是完整和清晰的。由于本結構所需工藝溫度非常低，基本上是激活離子注入摻 雜所需的溫度，因此結合所要保護器件的制造工藝可以方便地將本結構加入而達到提高器件 主耐壓結的擊穿電壓目的。所述結構中主擴散結2和分區耐壓層B廣Bn的導電類型與半導體材料1是相反導電類型， 耗盡終止區4與半導體材料1是相同導電類型。主擴散結2、分區耐壓層B廣Bn和耗盡終止 區4可以采用平面工藝中的擴散或者離子注入方法來形成。分區耐壓層Bi Bn和耗盡終止區 4表面允許存在各種厚度和多層不同性質的介質層5 (如二氧化硅、氮化硅)，但不允許存在 導電性材料，如金屬和多晶硅。耗盡終止區4縱向尺寸越大越有利提高保護效果。分區耐壓 層B廣Bn結構由兩組參數控制， 一組參數是其凈摻入雜質面密度，另一組是橫向長度L廣U， 分區耐壓層B廣Bn對縱向深度不敏感，即其結深不明顯影響主擴散結2耐壓。主擴散結2的控制參數主要是結深，主擴散結2相對于分區耐壓層B廣Bn結深越深，則分區耐壓層B廣Bn和耗盡終止區4組成的結終端結構對主擴散結2擊穿電壓的提高效果就越弱，這種特性非常 符合現代平面低溫淺結工藝的發展趨勢，避免了前述背景技術獲取高擊穿電壓一般要求較深 的主結的缺點。這種結構可以將主擴散結2的擊穿電壓提高30%以上，能夠使主擴散結2擊 穿電壓達到半導體材料1理想平行平面結最大雪崩擊穿電壓80%以上。其基本原理是，主擴散結2因結面曲率原因導致其單獨存在時擊穿電壓遠低于半導體材 料1理想平行平面結最大雪崩擊穿電壓，在主擴散結2增加同導電型號的分區耐壓層B廣Bn 可以降低主擴散結2較大曲率結面附近(如圖1中A位置所示)的電場，同時又未在其它地 方引入更大電場的薄弱點，從而提高了整個器件的擊穿電壓。耗盡終止區4主要作用是防止 半導體材料1表面可能的反型和吸收分區耐壓層B廣Bn未能夠完全屏蔽的主擴散結2橫向電 力線，限制耗盡擴展到劃片道附近及其引起的漏電。要達到上述目的，分區耐壓層B廣Bn是關鍵，分區耐壓層BrBn必須滿足一定的條件上述效果才能夠達到。前面已經敘述，這個條件主要受到兩組參數控制， 一組參數是其凈摻入雜質面密度，另一組是橫向長度Ln，分區耐壓層Bn與耗盡終止區4間距Lc的影響可以忽略， 也即Lc可以等于零而令分區耐壓層Bn與耗盡終止區4相接觸。所述主擴散結2和分區耐壓層B,可以存在間距，并且間距小于半導體材料1理想平行平 面結最大雪崩擊穿時耗盡層厚度的20%直至擴散結2和分區耐壓層B！相接觸。相鄰分區耐壓層Bm.廣Bm也可以存在間距，也可以相接觸，相鄰分區耐壓層Bm.廣Bm可以存在的每一個間距要求小于半導體材料1理想平行平面結最大雪崩擊穿時耗盡層厚度的 20%。其中2《m《n。下面的討論假設半導體材料1是一般商業意義上的均勻摻雜材料，這符合大多數半導體 單晶或者外延或者硅片鍵合材料的情況。非均勻摻雜情況復雜一些，對于縱向方向的不均勻， 本方法是適用的；對于處于非有意商業水平橫向不均勻摻雜，從效果看是適用的，如果存在 嚴重不均勻性，如大于15%以上則效果將減弱可能比較明顯，這取決于橫向不均勻性嚴重程 度和橫向位置。分區耐壓層B廣Bn相關結構參數確定方法如下首先計算半導體材料1理想平行平面結最大雪崩擊穿時平行電場方向的耗盡層面電荷密 度。這可以從最大電場得到。此最大電場與主擴散結2結面附近(圖1A位置所示)半導體 材料I的雜質濃度N^有關。對于高壓器件，采用突變結近似公式來計算此電場是合適的。 當然也可以采用其它試驗方法或經驗公式來確定最大電場。此最大電場計算式可寫為Emax,根據耗盡層面電荷密度與電位移矢量相等的原理，耗盡層面電荷密度Qs-SsiEmax，其相應的耗盡層電荷數目為N^Qs/q， q為單位電荷，即電子所帶電荷量。分區雜質耐壓層B廣Bw凈摻入雜質面密度可設計或者取值為(0.5 5)NB，而分區雜質耐壓 層Bn凈摻入雜質面密度取值范圍為(0 1.3)NB。即Bn凈摻入雜質面密度是所有分區雜質耐壓 層B廣Bn中最低的，取為"0"時相當于分區雜質耐壓層Bn是完全雜質補償的。如果用離子 注入或者擴散摻雜方式來實現分區雜質耐壓層B廣Bn，則還需考慮分區雜質耐壓層B廣Bn與 半導體材料1的雜質濃度補償以及介質層3與耐壓層B廣Bn之間可能存在界面電荷或者固定 電荷因素，而需要增加或減小一定量的分區雜質耐壓層B廣Bn面摻雜雜質密度，保證其"凈"雜質濃度，也即雜質補償和介質層電荷補償后的雜質面密度處于(0.5 5)NB和(0 1.3)NB范圍。 其次是耐壓層B廣Bn的橫向長度L廣Ln的確定，當L廣U的長度分別大于半導體材料1 理想平行平面結最大雪崩擊穿時耗盡層厚度WD的0.5倍時就開始有提高主擴散結2擊穿電壓 的效果，L廣U越大提高效果越好，但L「Ln非常大時泄漏電流也將增加， 一般U取為Wo 的0.3 5倍。其中WD-NB/Nsub， 1《k《n。圖1中"被保護器件"可以是包括二極管、雙極三極管、MOSFET、 VDM0S、 LDM0S、 IGBT、 LIGBT在內的能夠利用此結構作為結終端保護的半導體器件或者集成電路器件。下面以結構最簡單的硅二極管提高擊穿電壓為例來更具體地說明。如圖2所示，半導體硅 材料1以外延生長在銻重摻雜的N型〈100, 0.02Q.cm硅片5上的40jim， 17acm材料為例。此 時，其Nsub-2.6X10"/cm3， Emax=4010(Nsub)1/8=2.54X 105V/cm, WD=sSiEmax/q/Nsub=60.5tmi， NB=Qs/q=eSiEmax/q=1.57X 1012/cm2，其理想平行平面結最大雪崩擊穿為1/2XEmaxXWD=769V。 可以看到，外延硅材料的厚度只有40^m比WD小約1/3，其原因是采用了行業通行的所謂穿通設計而得。1、 在所述N型〈100, 0.02Q.cm硅片5上采用行業通行的外延方法生長出40^im, 17Q.cm 硅外延材料l，經行業通行的氧化前清洗后進行熱氧化，氧化條件為850'C，水汽氧化60分鐘， 獲得約40-80nm的熱生長二氧化硅層3。如圖3所示。2、 經行業通行的光刻方法套刻出耐壓層B1，取B!的長度L產1.3Wi^79^im，利用光刻膠 作為掩蔽層進行硼離子注入，注入能量為80kev，注入劑量為3XNB^.71X10力cm2，經行業 通行的注入后去膠方法去除光刻膠。再套刻出耐壓層B2，取B2的長度Lf0.8Wi^48tim，利用 光刻膠作為掩蔽層進行硼離子注入，注入能量為80kev，注入劑量為lXNB-1.57X10力cm2， 經行業通行的注入后去膠方法去除光刻膠。令B卜B2相接觸。如圖4所示。3、 經行業通行的光刻方法套刻出耗盡終止區4區域，利用光刻膠作為掩蔽層進行磷離子 注入，注入能量為100kev，注入劑量為7X10"/cm2。經行業通行的注入后去膠方法去除光刻 膠。耗盡終止區4區與耐壓層B2相接觸，如圖5所示。4、 經行業通行的光刻方法套刻出主擴散結2區域，利用光刻膠作為掩蔽層進行硼離子注 入，注入能量為80kev，注入劑量為7X1015/0112。經行業通行的注入后去膠方法去除光刻膠， 令主擴散結2與第一耐壓層B^目接觸。如圖6所示。5、 經行業通行LPCVD或者PECVD淀積Si02，厚度400nm (也可以省略此400nm介質層)。 經行業通行的退火程序進行85(TC，惰性氣氛退火10分鐘。再經行業通行的光刻方法刻蝕出接 主擴散結2的介質窗口，濺射1.2pmAlSi，經行業通行的光刻方法刻蝕AlSi使其只連接上主擴 散結2如圖6中6所示。所述耐壓層B卜B2和耗盡終止區4上無金屬AlSi。最后減薄硅片并在背 面形成行業通行的背面金屬化層。再采用行業通行的硅片劃片方法將二極管器件切割下來， 完成器件的芯片制造。按照此程序獲得的二極管擊穿電壓可以達到660V左右，是理想值的660/769=85.8%。如果 沒有耐壓層Bi、 B2和耗盡終止區4而只有主擴散結2，擊穿電壓約只有300V左右，所述結構擊 穿電壓約提高至廿660/300=220%。
權利要求
1.一種不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，包括半導體材料1，主擴散結2，n個耐壓層B1～Bn(n≥2)，耗盡終止區4和介質層3，其中主擴散結2、n個耐壓層B1～Bn、耗盡終止區4都處于半導體材料1中，主擴散結2和n個耐壓層B1～Bn的導電類型與半導體材料1是相反導電類型，耗盡終止區4與半導體材料1是相同導電類型。
2.如權利要求1的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特征 在于所述n個耐壓層B廣Bn和耗盡終止區4表面允許存在各種厚度和多層不同性質的介質 層3，但不允許存在導電性材料，如金屬和多晶。
3. 如權利要求l的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特征 在于所述n個耐壓層B廣Bn中，耐壓層B廣B^凈摻入雜質面密度在半導體材料1理想平行 平面結雪崩擊穿前最大耗盡層空間電荷面密度與介質層3及半導體材料1間電荷面密度帶符 號運算之和的0.5倍到5倍范圍內，而與耗盡終止區4的分區雜質耐壓層Bn凈摻入雜質面密 度在半導體材料1理想平行平面結雪崩擊穿前最大耗盡層空間電荷面密度與介質層3及半導 體材料1間電荷面密度帶符號運算之和的0倍到1.3倍范圍內。
4. 如權利要求1的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特征在于所述耐壓層B廣Bn橫向長度L廣Ln取值范圍是半導體材料1理想平行平面結最大雪崩擊穿時耗盡層厚度的0.3倍到5倍范圍內，所述耐壓層Bn和耗盡終止區4可以相接觸，也 可以存在間距，如果存在間距，則要求間距小于半導體材料1理想平行平面結最大雪崩擊穿 時耗盡層厚度的20%。
5.如權利要求1的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特征在于所述耐壓層B廣Bn中鄰近的耐壓層Bm.廣Bm可以存在間距，也可以相接觸，相鄰耐 壓層Bm.廣Bm可以存在的間距要求小于半導體材料1理想平行平面結最大雪崩擊穿時耗盡層厚度的20%，其中2《m《n，所述第一耐壓層B！與主擴散結2可以相接觸，也可以存在間距， 如果存在間距，則要求間距小于半導體材料1理想平行平面結最大雪崩擊穿時耗盡層厚度的 20%。
6. 如權利要求l的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特征 在于所述耗盡終止區4雜質濃度與半導體材料1雜質濃度之和可以只等于半導體材料1雜 質濃度。
7. 如權利要求l的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特征在于所述半導體材料1可以是單晶半導體材料，也可以是外延單晶半導體材料，還可以是硅片鍵合的單晶半導體材料。
8.如權利要求1的不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法，其特 征在于所述半導體^"料1是商業意義上雜質分布均勻的單晶半導體材料，包括商業意義 上雜質分布均勻的外延和硅片鍵合的單晶半導體材料。
全文摘要
本發明涉及一種不同摻雜濃度多分區高擊穿電壓淺結低溫半導體結構及制造方法。本發明包括半導體材料、主擴散結、n個耐壓層B<sub>1</sub>～B<sub>n</sub>(n≥2)、耗盡終止區和介質層，其主擴散結、n個耐壓層B<sub>1</sub>～B<sub>n</sub>、耗盡終止區都處于半導體材料中，主擴散結和耐壓層的導電類型與半導體材料的導電類型相反，耗盡終止區與半導體材料的導電類型相同。這種結構可以將主擴散結的擊穿電壓提高30％以上，能夠使主擴散結擊穿電壓達到半導體材料理想平行平面結最大雪崩擊穿電壓80％以上。本發明結構可以應用于數十伏到數千伏的半導體器件結終端中，適用于高壓半導體器件和集成電路的結構及制造。
文檔編號H01L29/06GK101330098SQ20081007001
公開日2008年12月24日 申請日期2008年7月22日 優先權日2008年7月22日
發明者勇 劉, 唐昭煥, 歐宏旗, 胡永貴, 譚開洲 申請人:中國電子科技集團公司第二十四研究所