專利名稱：多晶硅級連二極管的制作方法
技術領域：
本發明屬于集成電路技術領域，尤其涉及一種多晶硅級連二極管。
背景技術：
靜電放電(ESD，Electron Static Discharge)是當一個集成電路的管腳浮接時，大量靜電荷從外向內灌入集成電路的瞬時過程，整個過程大約耗時100ns。在集成電路的靜電放電時會產生數百甚至數千伏特的高壓，將集成電路中輸入級的柵氧化層擊穿。隨著集成電路工藝的進步，MOS管的特征尺寸越來越小，柵氧化層的厚度也越來越薄，在這種趨勢下，使用高性能的ESD防護器件來泄放靜電電荷以保護柵極氧化層顯得十分重要。
ESD現象的模型主要有四種人體放電模型(HBM)、機械放電模型(MM)、器件充電模型(CDM)以及電場感應模型(FIM)。對一般集成電路產品來說，一般要經過人體放電模型，機械放電模型以及器件充電模型的測試。為了能夠承受如此高的靜電放電電壓，集成電路產品通常必須使用具有高性能、高耐受力的靜電放電保護器件。為了達到保護芯片抵御靜電打擊的目的，目前已有多種靜電防護器件被提出，比如二極管，柵極接地的NMOS管，其中公認效果比較好的防護器件是可控硅(SCR，SiliconControlled Rectifier)。但是，傳統可控硅ESD防護器件的觸發電壓很高。隨著器件的特征尺寸的縮小，電路的工作電壓也不斷下降，為了將可控硅ESD防護器件的觸發電壓降低到可觀的電壓值內，人們提出了一種利用基于級連二極管觸發的可控硅ESD防護器件。
圖1為級連二極管在可控硅ESD防護器件中的三種連接方案。級連二極管可控硅ESD防護器件是利用級連二極管的低電壓觸發后將電流灌入可控硅器件的柵極，使得可控硅ESD防護器件快速開啟。但是級連二極管可控硅ESD防護器件的難點是CMOS工藝中二極管的設計，由于達靈頓效應(Darlington Effect)易造成級連二極管的直流漏電很大。
如圖2所示，一種傳統的級連二極管，包括P型襯底，P型襯底上設有4個N阱，每個阱N上設有一P+擴散有源區和一N+擴散有源區，所有擴散有源區之間都由淺溝槽隔離層(STI，Shallow Trench Isolation)隔離(M.D.Ker，Y.W.Hsiao，and W.L.Wu，″ESD-Protection Design With ExtraLow-Leakage-Current Diode String for RF Circuits in SiGe BiCMOSProcess，″IEEE Transactions on Device and Materials Reliability，vol.6，pp.517-527，2006.)。
該級連二極管上最靠近邊緣的P+擴散有源區連接電學陽極(Anode)，最靠近邊緣的N+擴散有源區接電學陰極(Cathode)，但是該級連二極管的直流漏電較大，限制了其應用范圍。
發明內容
本發明提供了一種直流漏電小的多晶硅級連二極管。
一種多晶硅級連二極管，包括P襯底，P襯底一端設有第一N阱以及底部連成一體的第一深N阱和第二深N阱，第一深N阱和第二深N阱之間設有第一P阱，側面被第一N阱包圍；P襯底另一端設有第二N阱以及底部連成一體的第三深N阱和第四深N阱，第三深N阱和第四深N阱之間設有第二P阱，側面被第二N阱包圍；第一深N阱、第二深N阱、第三深N阱、第四深N阱上分別設有第一N+擴散有源區、第二N+擴散有源區、第三N+擴散有源區、第四N+擴散有源區，由外向內，第一P阱上設有第一P+擴散有源區和第五N+擴散有源區，第二P阱上設有第六N+擴散有源區和第二P+擴散有源區，所有擴散有源區均通過淺溝槽隔離層隔離，第一N阱與第二N阱之間的淺溝槽隔離層上覆有若干P+本征多晶硅和相同數量的N+本征多晶硅，P+本征多晶硅與N+本征多晶硅相互間隔分布并通過本征多晶硅連接。
上述級連二極管應用于可控硅中時，其電路連接方式如下 每個P阱上的P+擴散有源區以及其兩側的兩個深N阱上的N+擴散有源區通過導線連接，第一N阱與第二N阱之間的淺溝槽隔離層上的P+本征多晶硅或N+本征多晶硅中，除兩端端部的P+本征多晶硅或N+本征多晶硅外，其余的P+本征多晶硅或N+本征多晶硅中一層P+本征多晶硅與一層N+本征多晶硅通過導線連接，第一P阱上的第一P+擴散有源區連接電學陽極，第五N+擴散有源區連接第一N阱與第二N阱之間的淺溝槽隔離層上位于最端部的P+本征多晶硅，第二P阱上的第六N+擴散有源區連接電學陰極，第二P+擴散有源區連接第一N阱與第二N阱之間的淺溝槽隔離層上位于最端部的N+本征多晶硅。
上述結構中P阱上的P+擴散有源區和N+擴散有源區相當于二極管的陽極和陰極，P+本征多晶硅和N+本征多晶硅相當于一個二極管，可以看出，上述結構相當于由至少3個二極管串連組成的級連二極管。
本發明多晶硅級連二極管每個P阱上的P+擴散有源區以及兩側深N阱上的N+擴散有源區相連接，即相當于上述級連二級管中寄生三極管的發射極和基極相連，使得達靈頓效應得到抑制，而且電流從多晶硅二極管流過，從而大大減小了襯底電流，達到了直流漏電小和觸發電壓低的雙重效果。
圖1為級連二極管應用于可控硅中三種連接方式的電路原理圖； 圖2為現有級連二級管的剖面結構示意圖； 圖3為本發明多晶硅級連二級管的剖面結構示意圖； 圖4為圖3所示多晶硅級連二級管的俯視圖。
具體實施例方式 如圖所示，一種多晶硅級連二極管，包括P襯底1，P襯底1一端設有第一N阱21以及底部連成一體的第一深N阱51和第二深N阱52，第一深N阱51和第二深N阱52之間設有第一P阱31，側面被第一N阱21包圍；P襯底1另一端設有第二N阱22以及底部連成一體的第三深N阱53和第四深N阱54，第三深N阱53和第四深N阱54之間設有第二P阱32，側面被第二N阱22包圍。
第一深N阱51、第二深N阱52、第三深N阱53、第四深N阱54上分別設有第一N+擴散有源區81、第二N+擴散有源區82、第三N+擴散有源區83、第四N+擴散有源區84，由外向內，第一P阱31上設有第一P+擴散有源區61和第五N+擴散有源區85，第二P阱32上設有第六N+擴散86有源區和第二P+擴散有源區62，所有擴散有源區均通過淺溝槽隔離層4隔離。
第一N阱21與第二N阱22之間的淺溝槽隔離層4上覆有若2個P+本征多晶硅91和2個N+本征多晶硅92，P+本征多晶硅91與N+本征多晶硅92相互間隔分布并通過本征多晶硅9連接。
上述多晶硅二極管上的N阱、P阱、深N阱、P+擴散有源區以及N+擴散有源區通過在P襯底上進行離子注入得到。
P+本征多晶硅91與N+本征多晶硅92也是在本征多晶硅9上通過離子注入得到。
上述多晶硅級連二極管應用于可控硅時，電路連接方式如下 每個P阱上的P+擴散有源區以及其兩側的兩個深N阱上的N+擴散有源區通過導線連接，第一N阱21與第二N阱22之間的淺溝槽隔離層4上的P+本征多晶硅91或N+本征多晶硅92中，除兩端端部的P+本征多晶硅91或N+本征多晶硅92外，其余的P+本征多晶硅91或N+本征多晶硅92中一層P+本征多晶硅91與一層N+本征多晶硅92通過導線連接。
第一P阱21上的第一P+擴散有源區61連接電學陽極，第五N+擴散有源區85連接第一N阱21與第二N阱22之間的淺溝槽隔離4層上位于最端部的P+本征多晶硅91，第二P阱22上的第六N+擴散有源區86連接電學陰極，第二P+擴散有源區62連接第一N阱21與第二N阱22之間的淺溝槽隔離層4上位于最端部的N+本征多晶硅92。
權利要求
1.一種多晶硅級連二極管，包括P襯底(1)，其特征在于P襯底(1)一端設有第一N阱(21)以及底部連成一體的第一深N阱(51)和第二深N阱(52)，第一深N阱(51)和第二深N阱(52)之間設有第一P阱(31)，側面被第一N阱(21)包圍；P襯底(1)另一端設有第二N阱(22)以及底部連成一體的第三深N阱(53)和第四深N阱(54)，第三深N阱(53)和第四深N阱(54)之間設有第二P阱(32)，側面被第二N阱(22)包圍；第一深N阱(51)、第二深N阱(52)、第三深N阱(53)、第四深N阱(54)上分別設有第一N+擴散有源區(81)、第二N+擴散有源區(82)、第三N+擴散有源區(83)、第四N+擴散有源區(84)，由外向內，第一P阱(31)上設有第一P+擴散有源區(61)和第五N+擴散有源區(85)，第二P阱(32)上設有第六N+擴散有源區(86)和第二P+擴散有源區(62)，所有擴散有源區均通過淺溝槽隔離層(4)隔離，第一N阱(21)與第二N阱(22)之間的淺溝槽隔離層(4)上覆有若干P+本征多晶硅(91)和相同數量的N+本征多晶硅(92)，P+本征多晶硅(91)與N+本征多晶硅(92)相互間隔分布并通過本征多晶(9)硅連接。
全文摘要
本發明公開了一種多晶硅級連二極管，包括P襯底，P襯底兩端分別設有N阱，每個N阱內設有兩個底部連成一體的深N阱，兩個深N阱之間設有P阱，每個深N阱上設有N+擴散有源區，P阱上設有一P+擴散有源區和一N+擴散有源區，所有擴散有源區均通過淺溝槽隔離層隔離，兩個N阱之間的淺溝槽隔離層上覆有若干和相同數量的N+本征多晶硅，P+本征多晶硅與N+本征多晶硅相互間隔分布并通過本征多晶硅連接。本發明多晶硅級連二極管每個P阱上的P+擴散有源區以及兩側深N阱上的N+擴散有源區相連接，即相當于上述級連二級管中寄生三極管的發射極和基極相連，使得達靈頓效應得到抑制。
文檔編號H01L27/08GK101281910SQ20081006206
公開日2008年10月8日 申請日期2008年5月28日 優先權日2008年5月28日
發明者杜曉陽, 朱科翰, 董樹榮, 雁 韓 申請人:浙江大學