專利名稱：1.5t sonos快速閃存存儲器單元結構的制作方法
技術領域：
本發明涉及一種半導體集成電路制造器件，具體涉及一種存儲器單元結構，尤其涉及一種1. 5T (1. 5管)SONOS (硅-氧化物-氮化物-氧化物-硅)快速閃存存儲器單元結構。
背景技術：
目前在主流的2T FLASH NVM(雙晶體管結構的快速存取非易失性存儲器)單元存儲器的單元面積比較大，由此導致特別是在較大存儲容量的產品中用于數據存儲部分的芯片面積很大，增加了制造成本。 如圖1和圖2所示，現有的雙晶體管結構的快速存取非易失性存儲器的存儲單元由一個SONOS (硅POLY GATE-氧化物ODIXE-氮化物NITRIDE-氧化物ODIXE-硅SILICON)晶體管(FET)以及一個FLASH NPASS FET (閃存單元選擇場管)構成。其中，SONOS管具有門柵極(SONOS GATE)，而NPASS管具有門柵極(NPASS GATE) 。 SONOS管的漏端(DRAIN)作為字線端——WORD LINE, NPASS管的源端(SOURCE)作為位線端——BIT LINE。 SONOSFET(晶體管)和FLASH NPASS FET (閃存單元選擇場管)共用的N+型源漏摻雜區作為SONOS和NPASS區域電流通道。在讀取存儲器狀態時，電流從DRAIN端(字線端——WORD LINE)流向源端(位線端——BIT LINE)。而在讀取數據的狀態，通過選擇管來的開關來定義和讀取被選中的SONOS管的狀態。通常的選擇管都采用MOSFET (MOS場效應晶體管)，因此其往往會占很大的面積，使得整個FLASH CELL(快速存儲器單元)的面積都很大，導致在使用大存儲容量的芯片面積變得很大。
發明內容
本發明要解決的技術問題是提供一種1. 5T SONOS快速閃存存儲器單元結構，在盡量保持現有雙晶體管結構的快速存取非易失性存儲器以及器件的電學特性情況下，能減小現有存儲單元的面積，節省制造成本。 為解決上述技術問題，本發明提供一種1. 5T SONOS快速閃存存儲器單元結構，該存儲器單元由一個SONOS晶體管和一個閃存單元選擇場管構成，其中SONOS晶體管和閃存單元選擇場管共用一個門柵極，該門柵極為存儲單元的字線端，位于該門柵極左邊的N型源漏注入區域為存儲單元的位線端，位于該門柵極右邊的N型源漏注入區域為源線端，SONOS晶體管為ONO介質層柵氧結構，閃存單元選擇場管為氧化物介質層柵氧結構。
所述的門柵極是一層全部覆蓋在包括ONO介質層和氧化物介質層上的整體多晶
娃o 所述SONOS介質對應結構為多晶硅門_氧化層_氮氧化物_氧化層_硅襯底，其中ONO介質層的厚度在80 200埃之間，所述閃存單元選擇場管的氧化物介質層對應于作為標準化的MOS晶體管的柵氧，其厚度在30 300埃之間。
所述閃存單元選擇場管的氧化物介質層的厚度為110埃。
在所述位線端和源線端的兩個N型源漏注入區域之間的溝道注入表面形成一種
SONOS晶體管和閃存單元選擇場管的N型耗盡型溝道，該N型耗盡型溝道是一種相對于源漏
注入更輕的N型注入，其能調節S0N0S晶體管和閃存單元選擇場管的開啟電壓。和現有技術相比，本發明具有以下有益效果通過共用SONOS FET和FLASH NPASS
FET的門柵極，實現了減少多余字線門柵，由于該復用門柵結構比通常2T NOR FLASH NVM少
用一個控制端，并占用更少的CELLSIZE(存儲器單元面積)，能大幅的節約芯片的面積，節
省制造成本。此外，通過形成耗盡型N溝道消除兩個SONOS FET和FLASH NPASS FET的共
用源漏端，完成了簡化存儲器單元結構和減小存儲器單元面積，但同時能實現非易失性快
速存儲器的基本讀寫操作。
圖1是現有的雙晶體管結構的快速存取非易失性存儲器的版圖； 圖2是現有的雙晶體管結構的快速存取非易失性存儲器單元的剖面示意圖； 圖3是本發明1. 5T SONOS快速閃存存儲器單元結構的剖面示意圖； 圖4是本發明1. 5T SONOS快速閃存存儲器單元結構的版圖； 圖5是本發明1. 5T SONOS快速閃存存儲器的陣列結構示意圖。
具體實施例方式
下面結合附圖和實施例對本發明作進一步詳細的說明。 如圖1和圖2所示，現有的雙晶體管結構的快速存取非易失性存儲器，SONOSFET(晶體管)和FLASH NPASS FET(閃存單元選擇場管)共用的N+型源漏摻雜區僅作為SONOS和NPASS區域電流通道(在讀取存儲器狀態時，電流從DRAIN端(字線端——WORDLINE)流向源端(位線端——BITLINE))，因此可以考慮減小甚至替代或消除此N+型源漏摻雜區，從而減小存儲單元面積。 選中某個存儲管的時候，由WORD LINE和BIT LINE確定其在ARRAY (陣列)中的位置，2T SONOS CELL的擦寫操作由SONOS GATE和BIT LINE選中，而讀操作則是由NPASSGATE和BIT LINE選中，因此可以設計一種CELL(存儲單元)，共用SONOS GATE和NPASSGATE,無論讀還是擦寫選中該GATE(門柵極)和BIT LINE就可以選中所需存儲單元。
如圖3和圖4所示，本發明提供一種1. 5T SONOS快速閃存存儲器單元結構，該存儲器單元由一個SONOS晶體管(FET)和一個FLASH NPASSFET(閃存單元選擇場管)構成，其中SONOS FET和FLASH NPASS FET共用門柵極(CELL GATE)，圖3中左邊的N+源漏注入區域(N型源漏摻雜區)為存儲單元的位線端(BIT LINE)，右邊的N+源漏注入區域(N型源漏摻雜區)為源線端(SOURCE LINE), S :POLY GATE(多晶硅門)為存儲單元的WORD LINE端，SONOS FET為ONO多介質結構柵氧，FLASH NPASS為110 i矣柵氧結構(FLASH NPASS的柵氧化物對應于作為標準化的MOS晶體管的柵氧，其厚度應該在30 300埃之間)。SONOS介質對應結構多晶硅門_氧化層_氮氧化物_氧化層_硅襯底，其中ONO介質層的厚度應該介于80 200埃之間。門柵極(CELL GATE)是一層全部覆蓋在包括ONO介質層和FLASHNPASS的氧化物介質層上的整體多晶硅。 本發明利用一次針對調整存儲器溝道狀態的注入形成SONOS FET和NPASS FET的N型耗盡型溝道。在整個襯底存儲管區域，在形成左邊的位線端和右邊的源線端的兩個N型源漏注入區域之間的溝道注入表面形成了一種相對于源漏注入更輕的N型注入，稱之為耗盡型的N型存儲溝道調節注入，其既可以調節存儲管(S0N0S FET)的開啟電壓，也可以調節選擇管(FLASH NPASS FET)的開啟電壓。通過形成N型耗盡型溝道消除兩個SONOS FET和FLASH NPASS FET的共用源漏端，完成了簡化存儲器單元結構和減小存儲器單元面積，但同時能實現非易失性快速存儲器的基本讀寫操作。 本發明1. 5T SONOS快速閃存存儲器的陣列結構如圖5所示，T、A、B、C四個單管組成行和列的矩陣陣列。表1為本發明存儲單元陣列在進行各個讀寫或者擦寫操作的各個端子的電壓偏置表。
表1
OperationCellVWLVSRCVBLVBPW
Er3S6T.A-3. 5Floating7. 27. 2
B,C7.2Floating7. 2
T7. 2Floating_3. 5
ProgramA7. 2Floating1. 2-3， 5
B-3. 5Floating1. 2
C-3. 5Floating-3. 5
T001. 1
ReadA0000
B-3. 500
C—3. 501. 1 表1中，PROGRAM表示寫操作，ERASE表示擦操作，READ表示讀操作，VWL表示字線電壓，VBL表示位線電壓，VSRC表示源線電壓，VBPW表示阱電壓。
權利要求
一種1.5T SONOS快速閃存存儲器單元結構，其特征在于，該存儲器單元由一個SONOS晶體管和一個閃存單元選擇場管構成，其中SONOS晶體管和閃存單元選擇場管共用一個門柵極，該門柵極為存儲單元的字線端，位于該門柵極左邊的N型源漏注入區域為存儲單元的位線端，位于該門柵極右邊的N型源漏注入區域為源線端，SONOS晶體管為ONO介質層柵氧結構，閃存單元選擇場管為氧化物介質層柵氧結構。
2. 如權利要求1所述的1. 5T SONOS快速閃存存儲器單元結構，其特征在于，所述的門 柵極是一層全部覆蓋在包括0N0介質層和氧化物介質層上的整體多晶硅。
3. 如權利要求1或2所述的1. 5T SONOS快速閃存存儲器單元結構，其特征在于，所述 SONOS介質對應結構為多晶硅門_氧化層_氮氧化物_氧化層_硅襯底，其中0N0介質層的 厚度在80 200埃之間，所述閃存單元選擇場管的氧化物介質層對應于作為標準化的MOS 晶體管的柵氧，其厚度在30 300埃之間。
4. 如權利要求1所述的1. 5T SONOS快速閃存存儲器單元結構，其特征在于，所述閃存 單元選擇場管的氧化物介質層的厚度為110埃。
5. 如權利要求1所述的1. 5T SONOS快速閃存存儲器單元結構，其特征在于，在所述位 線端和源線端的兩個N型源漏注入區域之間的溝道注入表面形成一種SONOS晶體管和閃存 單元選擇場管的N型耗盡型溝道，該N型耗盡型溝道是一種相對于源漏注入更輕的N型注 入，其能調節S0N0S晶體管和閃存單元選擇場管的開啟電壓。
全文摘要
本發明公開了一種1.5T SONOS快速閃存存儲器單元結構，該存儲器單元由一個SONOS晶體管和一個閃存單元選擇場管構成，其中SONOS晶體管和閃存單元選擇場管共用一個門柵極，該門柵極為存儲單元的字線端，位于該門柵極左邊的N型源漏注入區域為存儲單元的位線端，位于該門柵極右邊的N型源漏注入區域為源線端，SONOS晶體管為ONO介質層柵氧結構，閃存單元選擇場管為氧化物介質層柵氧結構。本發明簡化了存儲器單元結構并減小了存儲器單元面積，能大幅的節約芯片的面積，節省制造成本。
文檔編號H01L27/115GK101764132SQ20081004417
公開日2010年6月30日 申請日期2008年12月24日 優先權日2008年12月24日
發明者楊斌, 陳廣龍 申請人:上海華虹Nec電子有限公司