專利名稱：利用原位低溫氧化減少多晶硅柵中磷擴散的方法
技術領域：
本發明涉及一種半導體制造的工藝方法，尤其涉及一種利用原位低溫氧化減少多
晶硅柵中磷擴散的方法。
背景技術：
在現代甚大規模集成電路(ULSI)的制造過程中，M0S(金屬氧化物半導體)器件 利用摻雜的多晶硅作為MOS(金屬氧化物半導體)管的柵電極。摻雜N型雜質的為N型多 晶硅柵，摻雜P型雜質的為P型多晶硅柵，多晶硅摻雜工藝通常應用于0. 25um(微米)及以 下尺寸的集成電路技術中。利用摻雜多晶硅作為柵電極的方法一般采用如下流程(l)多 晶硅柵淀積； (2)氮化膜阻擋層淀積；(3)光刻定義多晶硅柵圖形；(4)刻蝕形成多晶硅柵；(5) 濕法清洗去除刻蝕過程中生成的聚合物及光刻膠剝離；(6)多晶硅柵側壁氧化(90(TC生長 約50埃氧化膜)。利用摻雜多晶硅作柵電極的方法，在工藝集成中有許多優勢。例如通 過摻雜可得到特定的電阻；和二氧化硅有著優良的界面特性；比金屬電極具有更高的可靠 性；在陡峭的結構上淀積的均勻性；實現柵的自對準工藝等。目前應用最廣泛的多晶硅柵 摻雜為磷摻雜，分為磷離子注入，磷烷原位摻雜等工藝。由于磷的化學性質比較活潑，在高 溫(> 900°C )時就會有明顯磷外擴散現象產生。但是在后續工藝多晶硅柵側壁氧化(去 除多晶硅柵刻蝕損傷兼有井推進作用)時的反應溫度通常比較高(> 900°C )，因此極易發 生磷外擴散現象。由于磷的外擴散，少量的磷會在高溫下通過擴散進入器件的溝道，導致閾 值電壓產生波動，對于短溝道器件尤為明顯。
發明內容
本發明要解決的技術問題是提供一種利用原位低溫氧化減少多晶硅柵中磷擴散 的方法，該方法可以在較低的氧化溫度下在多晶硅柵外壁上生成一層薄而致密的熱氧化 層，由此來抑制多晶硅中磷的外擴散現象，從而防止短溝道器件閾值電壓產生波動的問題。
為解決上述技術問題，本發明提供一種利用快速熱氧化減少多晶硅柵中磷擴散的 方法，包括如下步驟(l)多晶硅柵淀積；(2)氮化膜阻擋層淀積；(3)光刻定義多晶硅柵圖 形；(4)刻蝕形成多晶硅柵；(5)濕法清洗去除刻蝕過程中生成的聚合物及光刻膠剝離；(6) 多晶硅柵側壁氧化；在步驟(6)中，首先進行原位低溫氧化，在多晶硅柵側壁上生成一層熱 氧化層作為磷外擴散的阻擋層，然后再升高溫度在多晶硅柵側壁生長氧化膜。
所述的熱氧化層為35埃的薄氧層。 所述原位低溫氧化步驟的溫度為650°C _900°C ，時間為1秒_100分鐘，氧氣流量 為50sccm-10slm，壓力為50mtorr-lOOOtorr。 在步驟(6)多晶硅柵側壁氧化中，先在80(TC在多晶硅柵側壁生長35埃的薄氧層，
再升高溫度在90(TC在多晶硅柵側壁生長氧化膜，保證總氧化膜的厚度達到50埃。 和現有技術相比，本發明具有以下有益效果通過在多晶硅柵側壁氧化前添加原位低溫氧化的方法來解決磷外擴散的問題。利用原位低溫氧化工藝，可以在較低的氧化溫 度下在多晶硅柵外壁上生成一層薄而致密的熱氧化層，由此來抑制多晶硅中磷的外擴散現 象。之后再升高溫度進行多晶硅柵側壁氧化，這樣可以先生長一層薄氧作為磷外擴散的阻 擋層，同時對熱履歷的影響較小。 實驗數據證明，通過本發明可以解決摻雜多晶硅后續高溫側壁氧化中磷外擴散的 問題，從而防止短溝道器件閾值電壓產生波動的問題，并且對器件的基本特性不會產生影 響。
圖1是按現有方法和本發明方法制備產品的電學測試P型短溝道閾值電壓分布比
較示意圖，其中，左邊的柱狀圖表示按現有方法(單純氧化，即無原位低溫氧化工藝)，右邊 的柱狀圖表示按本發明方法(有原位低溫氧化工藝)。
具體實施例方式
下面結合附圖和實施例對本發明作進一步詳細的說明。 本發明在多晶硅柵摻雜和多晶硅柵側壁氧化之間增加原位低溫氧化工藝用來解 決磷外擴散的問題。本發明的工藝流程如下(l)多晶硅柵淀積；(2)氮化膜阻擋層淀積； (3)光刻定義多晶硅柵圖形；(4)刻蝕形成多晶硅柵；(5)濕法清洗去除刻蝕過程中生成的 聚合物及光刻膠剝離；(6)原位低溫氧化，在多晶硅柵側壁上生成一層熱氧化層作為磷外 擴散的阻擋層(80(TC下生長約35埃的薄氧層)；(7)多晶硅柵側壁高溫氧化(90(TC生長至 總的氧化膜厚度約為50埃)。 其中，步驟(6)原位低溫氧化工藝采用增加反應制程步驟的方法，在反應開始，硅 片進入多晶硅側壁氧化工藝腔先在低溫下進行部分氧化生長，可以在很短的時間內在多 晶硅柵外壁上生成一層薄而致密的熱氧化層，作為磷外擴散的阻擋層；然后再升高溫度至 90(TC進行多晶硅柵側壁氧化，具有不增加額外反應流程，熱履歷影響少等特點。本發明原 位低溫氧化步驟中，反應溫度選擇800°C (可選擇溫度范圍為650-900°C )，反應時間選擇 25分鐘氧化時間(可選擇時間范圍為ls-100min)，氧氣流量選擇為5slm(可選擇流量范圍 為50sccm-10slm)，反應壓力選擇780torr (可選擇壓力范圍為50mtorr-1000torr)。利用 這步原位低溫氧化工藝在多晶硅柵側壁上先生長一層大約35埃左右的薄氧作為磷外擴散 的阻擋層，然后再進行高溫側壁氧化，在多晶硅柵側壁生長至總的氧化膜厚度約為50埃。 由于有原位低溫氧化生長35埃左右的氧化膜厚度，因此在進行高溫側壁氧化時只需生長 約15埃氧化膜，來達到氧化膜總厚度約50埃，因此需要適當調整高溫側壁氧化的工藝時 間，減少高溫氧化的時間從而得到原位低溫氧化和升溫后高溫氧化的氧化膜總厚度與單純 高溫氧化的厚度匹配，來滿足厚度的需求。 本發明旨在通過在多晶硅柵側壁氧化前添加原位低溫氧化的方法來解決磷外擴 散的問題。利用原位低溫氧化工藝，可以在較低的氧化溫度下在多晶硅柵外壁上生成一層 薄而致密的熱氧化層，由此來抑制多晶硅中磷的外擴散現象。之后再升高溫度進行多晶硅 柵側壁氧化，這樣可以先生長一層薄氧作為磷外擴散的阻擋層，同時對熱履歷的影響較小。
如圖1所示，產品電學測試結果比較，添加原位低溫氧化的產品片P型短溝道閾值
4電壓分布明顯比參考產品片集中，接近閾值電壓目標值，對器件的基本特性不會產生影響。 由此可見，本發明通過添加原位低溫氧化工藝步驟，可以解決摻雜多晶硅后續高溫側壁氧 化中磷外擴散的問題，從而防止短溝道器件閾值電壓產生波動的問題，并且對器件的基本 特性不會產生影響。
權利要求
一種利用原位低溫氧化減少多晶硅柵中磷擴散的方法，包括如下步驟(1)多晶硅柵淀積；(2)氮化膜阻擋層淀積；(3)光刻定義多晶硅柵圖形；(4)刻蝕形成多晶硅柵；(5)濕法清洗去除刻蝕過程中生成的聚合物及光刻膠剝離；(6)多晶硅柵側壁氧化；其特征在于在步驟(6)中，首先進行原位低溫氧化，在多晶硅柵側壁上生成一層熱氧化層作為磷外擴散的阻擋層，然后再升高溫度在多晶硅柵側壁生長氧化膜。
2. 如權利要求1所述的利用原位低溫氧化減少多晶硅柵中磷擴散的方法，其特征在于，所述的熱氧化層為35埃的薄氧層。
3. 如權利要求1或2所述的利用原位低溫氧化減少多晶硅柵中磷擴散的方法，其特征在于，所述原位低溫氧化步驟的溫度為650°C -900°C，時間為1秒-100分鐘，氧氣流量為50sccm-10slm，壓力為50mtorr-1000torr。
4. 如權利要求1所述的利用原位低溫氧化減少多晶硅柵中磷擴散的方法，其特征在于，在步驟(6)中，先在80(TC在多晶硅柵側壁生長35埃的薄氧層，再升高溫度在90(TC在多晶硅柵側壁生長氧化膜，保證總氧化膜的厚度達到50埃。
全文摘要
本發明公開了一種利用原位低溫氧化減少多晶硅柵中磷擴散的方法，包括如下步驟(1)多晶硅柵淀積；(2)氮化膜阻擋層淀積；(3)光刻定義多晶硅柵圖形；(4)刻蝕形成多晶硅柵；(5)濕法清洗去除刻蝕過程中生成的聚合物及光刻膠剝離；(6)多晶硅柵側壁氧化；通過在步驟(6)制程中添加原位低溫氧化步驟，該方法可以在較低的氧化溫度下在多晶硅柵外壁上生成一層熱氧化層作為磷外擴散的阻擋層，由此來抑制多晶硅中磷的外擴散現象，從而防止短溝道器件閾值電壓產生波動的問題。
文檔編號H01L21/28GK101740364SQ20081004395
公開日2010年6月16日 申請日期2008年11月20日 優先權日2008年11月20日
發明者孫勤, 楊欣 申請人:上海華虹Nec電子有限公司