專利名稱：納米硅材料側壁結構復位閃存及其制作、使用方法
技術領域：
本發明涉及存儲器領域，尤其涉及一種納米硅材料側壁結構復位閃存及其 制作、使用方法。
背景技術：
閃存是現在發展最快、最有市場潛力的存儲器芯片產品。它在通信領域、消費領域、計算機領域得到普遍應用。閃存的結構很多，有傳統的堆棧結構(stack gate structure ),分離柵結構(split gate structure)等等。隨著技術的發展，更高密 度、更低成本的閃存技術不斷涌現出來。現有的多晶硅材料的浮柵結構閃存在往65nm以下縮小時，多晶珪材料浮柵 周圍的絕緣層也相應減薄，造成浮柵內電子容易流失的問題(整個浮柵是導體)， 因此閃存單元面積^艮難向下縮小。發明內容本發明為解決現有閃存浮柵內電子容易流失，閃存單元面積很難向下縮小 的問題，提供了一種納米硅材料側壁結構復位閃存，由于納米硅顆粒彼此相互 絕緣，能解決浮柵內電子容易全部流失的問題。為解決上述技術問題，本發明采用了如下技術方案一種納米硅材料側壁結構復位閃存，包括，襯底、位于襯底上的控制柵， 控制柵兩側各有一個側壁，所述的側壁上有納米硅層，所述的納米硅層由二氧 化硅、納米硅和二氧化硅依次疊加而成。一種納米硅材料側壁結構復位閃存的制作方法，在完成輕摻雜源/漏區和控 制柵的制作之后，還包括如下步驟，3.1 、在控制柵兩側的側壁上淀積納米硅層；3.2、通過刻蝕的方法在控制柵的側壁上形成側壁浮柵；3.3、再進行源/漏極粒子注入形成晶體管的源極和漏極。一種納米硅材料側壁結構復位閃存的存儲單元寫入方法，在實現右側存儲 單元寫入時，柵極電壓Vg的范圍是6V至30V，源極電壓Vs的范圍是0至20V, 漏極電壓Vd的范圍是0V至20V。一種納米硅材料側壁結構復位閃存的存儲單元寫入方法，在實現右側存儲 單元寫入時，柵極電壓Vg-10V,源極電壓Vs-OV，漏極電壓Vd二6V。一種納米硅材料側壁結構復位閃存的存儲單元寫入方法，在實現左側存儲 單元寫入時，柵極電壓Vg的范圍是6V至30V,源極電壓Vs的范圍是0至20V， 漏極電壓Vd的范圍是0V至20V。一種納米硅材料側壁結構復位閃存的存儲單元寫入方法，在實現左側存儲 單元寫入時，柵極電壓Vg-10V,源極電壓Vs-6V,漏極電壓Vd-OV。一種納米硅材料側壁結構復位閃存的存儲單元讀入方法，在實現存儲單元 讀入時，柵極電壓Vg的范圍是lV至20V,源極電壓Vs的范圍是0至20V, 漏極電壓Vd的范圍是0V至20V。一種納米硅材料側壁結構復位閃存的存儲單元讀入方法，在實現存儲單元 讀入時，柵極電壓Vg-3V,源極電壓Vs-2V,漏極電壓Vd-0.1V。一種納米硅材料側壁結構復位閃存的存儲單元清零方法，在實現存儲單元 清零時，柵極電壓Vg的范圍是-10V至IOV，源極電壓Vs的范圍是0至20V, 漏極電壓Vd的范圍是0V至20V。一種納米硅材料側壁結構復位閃存的存儲單元清零方法，在實現存儲單元 清零時，柵極電壓Vg-OV，源極電壓Vs-漏極電壓Vd-10V。由于本發明采用了納米硅層作為存儲區，增強了閃存單元面積的微細化可 能性。
圖1為納米硅材料側壁結構復位閃存結構圖； 圖2為納米硅材料側壁結構復位閃存右側存儲單元寫入示意圖； 圖3為納米硅材料側壁結構復位閃存左側存儲單元寫入示意圖； 圖4為納米硅材料側壁結構復位閃存存儲單元讀入示意圖；圖5為納米硅材料側壁結構復位閃存存儲單元清零示意圖。
具體實施方式
下面結合具體實施例對本發明一種納米硅材料側壁結構復位閃存(Side Wall Structure Multi-Level Flash with Nanocrystal Si Film )啦支詳細的介紹，如圖1所示， 本發明的納米硅材料側壁結構復位閃存包括，襯底1、位于襯底1上的控制柵4， 控制柵4兩側各有一個側壁，左側壁6,右側壁5，襯底1的左側為輕摻雜源區 2,引出源才及，右側為輕^^雜的漏區3，引出漏才及，左側壁6和右側壁5上均有 納米硅層7 ，其中納米硅層7由二氧化硅、納米硅和二氧化珪依次疊加而成。該納米硅材料側壁結構復位閃存的制作方法，在完成輕摻雜源/漏區和控制 柵的制作之后，還包括如下步驟2.1、 在控制4冊兩側的側壁上淀積納米硅層；2.2、 通過刻蝕的方法在控制柵的側壁上形成側壁浮柵；2.3、 再進行源/漏極粒子注入形成晶體管的源極和漏極。 本納米硅材料側壁浮柵結構復位閃存，可以實現復位寫入、存儲單元讀入，存儲單元清零等功能。 一、復位寫入a、 右側存儲單元寫入如圖2所示，在Vg-10V， Vs=0V， Vd-6V的條件下，溝道內有電子100 從源極端流到漏極端，部分電子通過熱電子注入方式注入到右側壁納米硅浮柵 (即為納米硅層)中，實現右側存儲單元寫入。其中在實現右側存儲單元寫入時，柵極電壓Vg的范圍是6V至30V,源極 電壓Vs的范圍是0至20V,漏極電壓Vd的范圍是0V至20V。b、 左側存儲單元寫入如圖3所示，在Vg-10V, Vs=6V， Vd-0V的條件下，溝道內有電子從漏極 端流到源極端，部分電子通過熱電子注入方式注入到左側壁納米硅層中，實現 左側存儲單元寫入。其中在實現左側存儲單元寫入時，柵極電壓Vg的范圍是6V至30V,源極 電壓Vs的范圍是0至20V,漏極電壓Vd的范圍是0V至20V。二、 存儲單元讀入如圖4所示，在Vg-3V， Vs=2V， Vd-0.1V的條件下，溝道內有電流從源 極端流到漏極端，右側的納米硅層有無電荷存儲會影響溝，知悉大小，當右側 的納米硅層有電荷時，溝道內電流很小，反之當右側的納米硅層無電荷時，溝 道內電流很大，設定溝道內小電流狀態為"0",設定溝道內大電流狀態為"1", 這樣納米硅層有無電荷存儲的狀態可以作為區分存儲"0"或"1"信息狀態， 實現信息存儲的功 負巨。其中在實現存儲單元讀入時，柵極電壓Vg的范圍是lV至20V，源極電壓 Vs的范圍是0至20V,漏極電壓Vd的范圍是OV至20V。同樣原理，左側納米硅層有無電荷存儲的狀態也可以作為區分存儲"0"或 'T，信息狀態，這樣實現一個晶體管的復位(Multi-Level)存儲功能。三、 存儲單元清零如圖5所示，在Vg=OV， Vs-Vd-10V的條件下，存儲在納米硅層內的電子 在高電場下被激發到相鄰的漏極端或源極端，通過漏極端或源極端流走。其中在實現存儲單元清零時，柵極電壓Vg的范圍是-10V至IOV，源極電 壓Vs的范圍是0至20V,漏極電壓Vd的范圍是OV至20V。該結構與通用的CMOS工藝兼容，結構簡單， 一個晶體管的兩側分別可以 作為一個存儲單元，有效存儲單元面積非常小，并可以延伸到65nm以下的制造 工藝上去。本發明提供一種納米硅材料側壁結構復位閃存，它采用側壁納米硅層作為存 儲區，通過熱電子注入使側壁納米硅層注入電荷，進而影響晶體管溝道電流。 這樣側壁納米硅層有無電荷存儲可以通過晶體管溝道電流的大小變化來感知。 側壁納米硅層有無電荷存儲的狀態可以作為區分存儲"O"或'T，信息狀態，實現信 息存儲的功能。
權利要求
1、一種納米硅材料側壁結構復位閃存，包括，襯底、位于襯底上的控制柵，控制柵兩側各有一個側壁，其特征在于，所述的側壁上有納米硅層。
2、 如權利要求1所述的一種納米硅材料側壁結構復位閃存，其特征在于，所述 的納米硅層由二氧化硅、納米娃和二氧化珪依次疊加而成。
3、 一種如權利要求1所述的納米硅材料側壁結構復位閃存的制作方法，其特征 在于，在完成輕摻雜源/漏區和控制柵的制作之后，還包括如下步驟3.1、 在控制柵兩側的側壁上淀積納米硅層；3.2、 通過刻蝕的方法在控制4冊的側壁上形成側壁浮^^冊；3.3、 再進行源/漏極粒子注入形成晶體管的源極和漏極。
4. 如權利要求1所述的一種納米硅材料側壁結構復位閃存的存儲單元寫入方法， 其特征在于，在實現右側存儲單元寫入時，柵極電壓Vg的范圍是6V至30V, 源極電壓Vs的范圍是0至20V，漏極電壓Vd的范圍是0V至20V。
5、 如權利要求4所述的一種納米硅材料側壁結構復位閃存的存儲單元寫入方法， 其特征在于，在實現右側存儲單元寫入時，柵極電壓Vg=10V，源極電壓Vs=0V， 漏極電壓Vd=6V。
6、 如權利要求1所述的一種納米硅材料側壁結構復位閃存的存儲單元寫入方法， 其特征在于，在實現左側存儲單元寫入時，柵極電壓Vg的范圍是6V至30V， 源極電壓Vs的范圍是0至20V，漏極電壓Vd的范圍是0V至20V。
7、 如權利要求6所述的一種納米硅材料側壁結構復位閃存的存儲單元寫入方法， 其特征在于，在實現左側存儲單元寫入時，柵極電壓Vg=10V,源極電壓Vs=6V, 漏極電壓Vd=0V。
8、 如權利要求1所述的一種納米硅材料側壁結構復位閃存的存儲單元讀入方法， 其特征在于，在實現存儲單元讀入時，柵極電壓Vg的范圍是lV至20V,源極 電壓Vs的范圍是0至20V，漏極電壓Vd的范圍是0V至20V。
9、 如權利要求8所述的一種納米硅材料側壁結構復位閃存的存^f諸單元讀入方法， 其特征在于，在實現存儲單元讀入時，柵極電壓Vg二3V,源極電壓Vs-2V，漏 極電壓Vd=0.1V。
10、 如權利要求1所述的一種納米硅材料側壁結構復位閃存的存儲單元清零方 法，其特征在于，在實現存儲單元清零時，柵極電壓Vg的范圍是-10V至IOV， 源極電壓Vs的范圍是0至20V,漏極電壓Vd的范圍是0V至20V。
11、 如權利要求IO所述的一種納米硅材料側壁結構復位閃存的存儲單元清零方 法，其特征在于，在實現存儲單元清零時，柵極電壓Vg=0V,源極電壓Vs-漏 極電壓Vd-10V。
全文摘要
一種納米硅材料側壁結構復位閃存，包括，襯底、位于襯底上的控制柵，控制柵兩側各有一個側壁，所述的側壁上有納米硅層，所述的納米硅層由二氧化硅、納米硅和二氧化硅依次疊加而成。本發明所提供的閃存單元面積具有微細化可能性。
文檔編號H01L29/78GK101257027SQ20081003511
公開日2008年9月3日 申請日期2008年3月25日 優先權日2008年3月25日
發明者博 張 申請人:上海宏力半導體制造有限公司