專利名稱：溝道型側壁浮柵結構閃存及其使用方法
技術領域：
本發明涉及存儲器領域，尤其涉及溝道型側壁浮柵結構閃存及其讀、寫、 清零方法。
背景技術：
閃存是現在發展最快、最有市場潛力的存儲器芯片產品。它在通信領域、消
費領域、計算機領域得到普遍應用。閃存的結構很多，有傳統的堆棧結構(stack gate structure )，分離柵結構(split gate structure)等等。隨著技術的發展，更高 密度、更低成本的閃存技術不斷涌現出來。
傳統的堆棧式浮柵(Si02/SiN/Si02,簡稱ONO)結構閃存如圖1所示，包 括襯底9，形成于襯底上的耗盡層7，引出漏極，形成于襯底9上的PN結6， 引出源極，以及形成于襯底9上的隧道氧化層5、形成于隧道氧化層5上的柵極， 所述的柵極由堆棧浮柵3、堆棧絕緣層2、控制柵l自下而上一次淀積而成，柵 極的側面有左絕緣側壁8和右絕緣側壁5。
傳統的ONO堆棧浮柵結構的閃存在0.09um以下的制造工藝下，堆棧浮柵 線寬可以加工的很小， 一旦堆棧浮柵線寬達到O.lum以下，但由于短溝道效應 的存在，源極和漏極很容易導通(punchthrough)，需要源極和漏極的結深控制 非常精準，加工難度很大。同時因為結深隨電壓增加耗盡層增大，源極和漏極 的工作電壓也受到限制。這樣因為短溝道效應而限制了堆棧浮柵線寬減小。另 外，由于堆棧浮柵線寬的減小，ONO堆棧浮柵存儲的電荷減少，對溝道的影響 能力減弱，溝道電流相對的變化也變小，同時區別存儲信息能力降低。
發明內容
本發明為解決現有閃存技術中，由于短溝道效應而導致導通和浮柵存儲電 荷減少的缺點，提供了 一種溝道型側壁浮柵結構閃存。一種溝道型側壁浮柵結構閃存，包括，襯底、形成于襯底內部的控制柵， 控制柵引出柵極，形成于控制柵的外圍的溝道槽，存儲電荷的浮柵形成于所述
溝道槽的側壁上，溝道槽左側有一個PN結，引出漏^1,溝道槽的右側有一個 PN結，引出源才及。
其中所述的溝道槽包括形成于控制柵外圍的絕緣氧化物，形成于絕緣氧化 物外圍的堆棧浮柵，以及形成于堆棧浮柵外圍的隧道氧化物。
一種溝道型側壁浮柵結構閃存的存儲單元寫入方法，在實現存儲單元寫入 時，柵極電壓Vg的范圍是6V至30V，源極電壓Vs的范圍是0至20V，漏極 電壓Vd的范圍是OV至20V。
一種溝道型側壁浮柵結構閃存的存儲單元寫入方法，在實現存儲單元寫入 時，柵極電壓Vg-12V,源極電壓Vs-OV,漏極電壓Vd-OV。
一種溝道型側壁浮柵結構閃存的存儲單元清零方法，在實現存儲單元清零 時，柵極電壓Vg的范圍是-6V至-30V,源極電壓Vs的范圍是0至20V，漏極 電壓Vd的范圍是OV至20V。
一種溝道型側壁浮柵結構閃存的存儲單元清零方法，在實現存儲單元清零 時，柵極電壓Vg--lOV，源極電壓Vs-5V，漏極電壓Vd-5V。
一種溝道型側壁浮^"結構閃存的存儲單元讀入方法，在實現存儲單元讀入 時，柵極電壓Vg的范圍是3V至IOV，源極電壓Vs的范圍是O至10V,漏極 電壓Vd的范圍是OV至IOV。
一種溝道型側壁浮柵結構閃存的存儲單元讀入方法，在實現存儲單元讀入 時，柵極電壓Vg-3V，源極電壓Vs-OV， 漏極電壓Vd-3V。 本發明采用了溝道型側壁浮柵來存儲電子，不但能有效的解決由于短溝道效應 所帶來的導通現象，而且也能增加浮柵的存儲電荷能力。
圖1為傳統的側壁浮柵結構閃存示意圖2為溝道型側壁浮柵結構閃存示意圖3為溝道型側壁浮柵結構閃存存儲單元寫入示意圖4為溝道型側壁浮柵結構閃存存儲單元清零示意圖；圖5為溝道型側壁浮柵結構閃存存儲單元讀入示意圖。
具體實施例方式
下面結合一個具體實施例對本發明溝道型側壁浮柵結構閃存作詳細的介 紹，如圖2所示，包括，襯底、形成于襯底內部的控制柵101,控制柵101引出 柵極，形成于控制柵101的外圍的溝道槽，存儲電荷的浮柵形成于所述溝道槽 的側壁上，溝道槽左側有一個PN結103,引出漏才及，溝道槽的右側有一個PN 結102，'引出源極，所述的溝道槽包括形成于控制柵101外圍的柵氧化層104， 一般為二氧化硅(Si02),柵氧化層104的外圍形成一層氮化硅(SiN) 105，氮 化硅105的外圍形成一層隧道氧化層， 一般為二氧化硅(Si02 )。
本溝道型側壁浮柵結構閃存，可以實現存儲單元寫入、存儲單元清零和存 儲單元讀入等功能。
一存儲單元寫入
如圖3所示，在Vg=12V，， Vs=0V， Vd-OV的條件下，襯底電子通過F-N隧 道穿通的方式注入到溝道的側壁浮柵中，從而實現存儲單元寫入。
其中在實現存儲單元寫入時，柵極電壓Vg的范圍是6V至30V,源極電壓 Vs的范圍是0至20V,漏極電壓Vd的范圍是0V至20V。
二存儲單元清零
如圖4所示，在Vg--lOV， Vd=5V， Vs-5V的條件下，存儲在溝道側壁浮 柵中的電子通過F-N隧道穿通的方式被激發到溝道中，通過襯底流走。
其中在實現存儲單元清零時，柵極電壓Vg的范圍是-6V至-30V，源極電壓 Vs的范圍是0至20V,漏極電壓Vd的范圍是0V至20V。
三存儲單元讀入
如圖5所示，在Vg-3V， Vd=3V, Vs-0V的條件下，溝道內有電流從源極 端沿著溝道槽側壁流到漏極端，當溝道側壁浮柵有無電荷存儲會影響溝道電流 大小，當溝道側壁浮柵有電荷時，溝道內電流很小，反之當溝道側壁浮柵內無 電荷時，溝道內電流很大，設定溝道內小電流狀態為"0"，設定溝道內大電流
狀態為"r，，這樣側壁浮柵有無電荷存儲的狀態可以作為區分存儲"o"或"r 信息狀態，實現信息存儲的功能。其中在實現存儲單元讀入時，柵極電壓Vg的范圍是3V至IOV，源極電壓 Vs的范圍是0至IOV，漏極電壓Vd的范圍是OV至IOV。
由于本結構采用溝道槽結構，當橫向尺寸縮小(短溝道效應)，可以增加溝 道槽深度，即可避免由于短溝道效應導致的導通。當然，溝道槽深度不能太深， 否則晶體管由于側壁溝道太長，無法導通。
另外，由于側壁溝道可以不受橫向縮小影響，保持一定長度，它能避免堆 棧浮柵往卯nm以下技術節點縮小造成存儲電荷面積減少而帶來的困難。
本專利釆用通用的CMOS工藝，結構簡單，解決了傳統堆棧浮柵結構往 90nm以下技術節點縮小時面臨短溝道效應和浮柵存儲電荷減少的困難。
權利要求
1、一種溝道型側壁浮柵結構閃存，其特征在于，包括，襯底、形成于襯底內部的控制柵，控制柵引出柵極，形成于控制柵的外圍的溝道槽，存儲電荷的浮柵形成于所述溝道槽的側壁上，溝道槽左側有一個PN結，引出漏極，溝道槽的右側有一個PN結，引出源極。
2、 如權利要求1所述的一種溝道型側壁浮柵結構閃存，其特征在于，所述的溝 道槽包括形成于控制柵外圍的絕緣氧化物，形成于絕緣氧化物外圍的堆棧浮柵， 以及形成于堆棧浮^^外圍的隧道氧化物。
3、 如權利要求1所述的一種溝道型側壁浮柵結構閃存的存儲單元寫入方法，其 特征在于，在實現存儲單元寫入時，柵極電壓Vg的范圍是6V至30V,源極電 壓Vs的范圍是0至20V,漏極電壓Vd的范圍是OV至20V。
4、 如權利要求3所述的一種溝道型側壁浮柵結構閃存的存儲單元寫入方法，其 特征在于，在實現存儲單元寫入時，柵極電壓Vg-12V，源極電壓Vs-OV，漏極 電壓Vd=0V。
5、 如權利要求1所述的一種溝道型側壁浮柵結構閃存的存儲單元清零方法，其 特征在于，在實現存儲單元清零時，柵極電壓Vg的范圍是-6V至-30V,源極電 壓Vs的范圍是0至20V，漏極電壓Vd的范圍是0V至20V。
6、 如權利要求5所述的一種溝道型側壁浮柵結構閃存的存儲單元清零方法，其 特征在于，在實現存儲單元清零時，柵極電壓Vg;10V,源極電壓Vs-5V,漏 極電壓Vd=5V。
7、 如權利要求1所述的一種溝道型側壁浮柵結構閃存的存儲單元讀入方法，其 特征在于，在實現存儲單元讀入時，柵極電壓Vg的范圍是3V至10V,源極電 壓Vs的范圍是0至IOV，漏極電壓Vd的范圍是OV至IOV。
8、 如權利要求7所述的一種溝道型側壁浮柵結構閃存的存儲單元讀入方法，其 特征在于，在實現存儲單元讀入時，柵極電壓Vg-3V，源極電壓Vs-OV, 漏極 電壓Vd=3V。
全文摘要
一種溝道型側壁浮柵結構閃存，包括，襯底、形成于襯底內部的控制柵，控制柵引出柵極，形成于控制柵的外圍的溝道槽，存儲電荷的浮柵形成于所述溝道槽的側壁上，溝道槽左側有一個PN結，引出漏極，溝道槽的右側有一個PN結，引出源極。本發明能解決傳統的閃存由于短溝道效應所帶來的導通和浮柵存儲電荷減少的問題。
文檔編號H01L29/66GK101295716SQ20081003511
公開日2008年10月29日 申請日期2008年3月25日 優先權日2008年3月25日
發明者博 張 申請人:上海宏力半導體制造有限公司