專利名稱：完全和均勻地硅化的柵極結構及其形成方法
技術領域：
本發明涉及半導體器件中晶體管結構的形成，并且更具體地涉及 MOS/CMOS (金為氧化物半導體/互補金屬氧化物半導體)器件中硅化物導 體的形成。
背景技術：
隨著復雜的集成半導體器件的設計的進化，存在對于單個器件中更多的 功能、增加的性能和降低的功耗的持續的要求。為了滿足這些要求，設計者 發現了縮減晶體管幾何、減小寄生效應和泄漏和增加速度的途徑。每次具體 的技術到達其性能的極限，設計者都提出新技術和設計策略以便允許整個新 一代的更小、更密、更有效的半導體器件。該在半導體器件設計中的持續進 化的模式已經基本未衰退地持續了接近四十年并且沒有停止的跡象。
當前，半導體制造工藝中的臨界尺寸已經被減小至進入深亞微米范圍。 然而某些臨界尺寸的減小，(例如MOS晶體管的柵極長度)，要付出代價 相關器件特性的降低。經常該降低足夠明顯使得通過減小特征尺寸所獲得的 優點可以被抵消。例如隨著柵極電介質的厚度已經被減小(現在在厚度方 面遠小于20埃)， 一結果是增加了柵極泄漏電流和增加了從多晶硅柵極結構 的摻雜劑的擴散(經常稱作"多晶硅耗盡效應")。現在在柵極結構中使用摻 雜多晶硅的替代物，例如金屬和硅化物，以便緩和多晶硅耗盡效應并且控制 泄漏電流，并且因而確保高度集成CMOS器件的電性能。
硅化物是硅和金屬的合金。在現代半導體工藝中，在硅器件制造中使用硅化物作為導體材料變得日益普遍。鈦的硅化物(例如TiSb)、鈷的硅化物
(CoSi2)、鎳的硅化物(NiSi2)和各種其它金屬的硅化物已經被成功地用作 導體材料。當以該方式被使用時，硅化物結合了金屬和多晶硅的優點，展示 了非常低的電阻率-明顯地低于多晶硅-和極小或沒有電遷移。
硅化物通過導致起導體或電極作用的金屬-硅合金(硅化物)形成的稱 為"硅化，，的退火(燒結)工藝而形成。例如，Ti可以被沉積于硅上并且在 RTA (快速熱退火)工藝中被退火以便形成TiSi2。硅化物形成工藝在Si和 被沉積的金屬之間的界面開始，并且從此向外"生長"。任何未轉換的金屬 可以隨后通過選擇性的蝕刻而被去除。
硅化工藝的自對準變體，稱為"自對準多晶硅化(salicidation)"或"自 對準多晶硅化工藝(salicide process)"(通過合并"自對準(Self - Aligning )" 中的字母"s，，和"A"和硅化"(silicidation and silicide )，'而形成的術語)， 是其中硅化物導體僅在其中被沉積的金屬(它在退火之后變為硅化物的金屬
成份)與硅直接接觸的區域中形成的工藝。
硅化物4冊極典型地通過自對準多晶硅化而形成，其中摻雜的多晶硅柵極 被硅化物形成金屬(例如Co)的層覆蓋并且隨后被轉換為金屬硅化物(通 過硅化)。硅化物柵極導體提供了比傳統多晶硅柵極更好的器件性能，由于 減小了柵極摻雜劑耗盡，然而，僅當柵極是完全和均勻硅化時才可以實現最 佳整體性能。盡管許多工藝宣稱生產"完全硅化的"柵極導體，但是其對于 硅化物形成的"梯度，，性質的依賴趨于在柵極中生產非均勻的硅化物成份(由 于柵極多晶硅至硅化物的非均勻的轉換)。通常難于在柵極中均勻地和完全 地將多晶硅轉換為硅化物，因為長的擴散路徑和由于與硅化工藝相關的體積 膨脹引起的壓應力。當多晶硅未被完全地和均勻地轉換為硅化物時，器件性 能下降，并且由于在柵極硅化物成份上的器件到器件的變化，器件到器件參 數變化增加。
通過將臨界尺寸持續減小至深亞微米范圍所產生的另一問題(通常與柵 極硅化無關)是傳統光刻構圖技術被推至其最小特征尺寸界限之外。已經變 得需要考慮用于在半導體晶片上構圖的亞光刻特征的技術(即構圖比使用傳 統光刻技術可以實現的更小的特征尺寸)。
當前技術水平(和未來的CMOS技術)要求連接CMOS器件，例如場 效應晶體管(FET)至線后端(BEOL)布線的50nrn以下的金屬導體。然而，當前可以獲得的0.93數字孔徑(NA)光刻工具僅可以解析直徑100nm或更 大的開口的光刻圖案。將來』代的1.2NA光刻工具期望生產具有直徑小至 70nm至80nm的開口的光刻圖案，但是也未小至足以生產希望的50nm的直 徑。沒有生產更小的、希望的開口的工具，就不能實現最大潛在的電路密度。 這僅是傳統光刻工具如何在試圖生產某些希望的半導體特征中在其極限上 或極限之外的實例之一，指出了亞光刻特征構圖的需求。
由于涉及制造納米結構(納米尺度結構)的挑戰，不斷地尋找新技術和 材料，以便使納米制造(納米結構的制造)更為容易，更為廉價和更為通用。 在該方面稱為嵌段共聚物的材料的膜示出了極大的潛力，因為它們自組裝為 有序的，化學區分的(即微-相分離)的疇，其具有從10至40nm范圍的尺 寸。嵌段共聚物膜可以被用作在半導體、光學和磁介質材料中建造納米結構 的模板(即抗蝕劑)，具有亞光刻線寬、余量和公差，和線-邊緣特性，其 由熱力學而非標準抗蝕劑工藝所控制。
自組裝的現象本質上不是未知的。自組裝的一些容易識別的實例范圍從 雪花至海螺殼至沙丘，所有這些都響應具體的外部條件而形成一些類型的規 則或有序的圖案。自組裝嵌段共聚物性能基本相同，但是產生納米尺度尺寸 的重復圖案
嵌段共聚物由不同聚合的單體構成。例如，Ps-b-PMMA是聚苯乙烯-b-聚(曱基曱基丙烯酸曱酯)的縮寫并且通過首先聚合苯乙烯，并且隨后聚 合MMA而制成。該聚合物是"雙嵌段共聚物"因為它包含兩個不同的化學 嵌段。三嵌段、四嵌段、五嵌段等也可以被制成。雙嵌段共聚物使用"活性 聚合(living polymerization )"技術而制成，例如原子轉移自由基聚合(ATRP ), 可逆添加碎片鏈轉移(RAFT)，活性陽離子或活性陰離子聚合。嵌段聚合物 在本文中尤為關注，因為其在正確的熱力學條件下"微相分離"從而形成周 期性的納米結構的能力。
圖1A是現有技術結構100的平面圖，該結構100包括第一聚合物的納 米尺度垂直柱104的規則的、構圖的平面陣列，其形成于第二聚合物102的 平面層內并且在所有側被其包圍。該規則構圖的陣列通過包括第 一和第二共 聚物的混合物的雙嵌段共聚物的自組裝而形成，在該情形第一和第二共聚物 是聚苯乙烯(柱104)和PMMA (周邊場102)。
圖1B是對于圖1A的上述現有技術的結構IOO的截面圖。包括納米尺度垂直聚苯乙烯柱104和PMMA 102的周邊平面場的結構的構圖的陣列形成 于基板材料106"的表面上。該基板106可以是工藝中的半導體晶片、光學材 料或;茲介質材料。
盡管在半導體晶片上形成納米結構的嵌段共聚物的有用性，它們現在尚 未示出尤其對于構圖CMOS器件有用。總而言之，CMOS技術要求單獨結 構單位的精確布置和定位以便成功地在布線層中形成金屬線和通孔。通過自 組裝嵌段共聚物形成的納米尺度結構的大的、有序的陣列可以是規則的，但 是其空間頻率取決于共聚物成份并且對于所有實際用途的目的，其空間"相 位"是不可預測的。結果，通過這些自組裝嵌段共聚物產生的圖案缺少對于 在CMOS技術中生產線和通孔有用的結構所要求的精確和可預測的對準和 定位。
發明內容
因此，本發明技術的目的是提供完全和均勻的硅化MOS柵極結構。 本發明技術的又一目的是以可應用于普通CMOS工藝并且與普通
CMOS工藝相容的方式提供完全和均勻地硅化的柵極導體。
本發明技術的又一目的是完成前述目的同時最小化額外的工藝步驟。 本發明技術的又一目的是可靠地并且可預測地完成柵極多晶硅至硅化
物的完全轉換。
本發明技術的又一 目的是實現MOS柵極導體中均勻的硅化物成份。 根據本發明，通過暴露先前形成的多晶硅柵極導體的頂部，隨后用亞光 刻、亞臨界尺寸、納米尺度"通孔"(開口 )深深地"穿孔"所述導體柵極， 而形成遍及柵極的整個體積的高度均勻的硅化物成份。硅化物形成金屬(例 如，鈷、鴒等)隨后被沉積于被暴露的多晶硅柵極上方，覆蓋所述多晶硅柵 極并且填充穿孔。RTA (快速熱退火)工藝隨后被用于轉換多晶硅為硅化物。 因為多晶硅柵極導體的極其小但是深的穿孔，大量的多晶硅表面區與硅化物 形成金屬接觸，并且該接觸區延伸遍及多晶硅的體積。這導致完全和非常均 勻的多晶硅的硅化。使用傳統光刻技術不能產生的穿孔，利用自組裝雙嵌段
共聚物的薄層而形成。當被退火時，共聚物將其自身組織為規則的亞光刻納 米尺度的柱的圖案，其被"顯影，，以便去除形成柱的聚合物成份，由此留下 可以被用作形成穿孔(通過傳統蝕刻技術，例如RIE)的"模板"的納米尺度開口的圖案。選擇性的蝕刻工藝確保僅有被暴露的柵極多晶硅被穿孔。本 質上，本發明的技術采用了自對準硅化，或"自對準多晶硅化"工藝。
根據本發明的 一方面，源極/漏極導體的硅化可以與柵極硅化分開進行。 這通過在當源極、漏極和柵極導體都被暴露時的點的硅化而被實現。因為柵 極導體非常高，所以與源極/漏極導體區相比，在該點僅有柵極導體的淺頂部
被轉換為硅化物。氮化物(例如Si3N4)襯層隨后被設置于整個半導體器件 上方，形成ILD (層間電介質，例如Si02)層并且4吏用CMP (化學機械拋 光)工藝以回拋光并且平坦化足夠遠，以便去除柵極導體的被硅化的部分并 且暴露未轉換的柵極多晶硅。在該點，僅有被暴露的、可轉換的硅是柵極導 體的頂部。接著，雙嵌段共聚物被沉積(在有機下層和硬掩模層頂上)并且 通過退火被構圖。共聚物層被"顯影，，并且柵極通過選擇性的蝕刻工藝被穿 孔。以下更詳細地描述該工藝。隨后進行被穿孔的柵極導體的硅化。
根據本發明的另 一方面，當柵極硅化與源極/漏極導體硅化分開進行時， 不同的硅化物成^分可以被用于柵杈導體，例如，通過在多晶硅柵極導體的硅
(silicide - forming metal)硅化柵極。
根據本發明的另 一方面，源極/漏極導體和柵極導體的硅化可以同時進 行，同時仍然實現柵極多晶硅的完全和均勻的珪化。這通過在當源極/漏極導 體和柵極導體都被暴露的工藝點(形成柵極"疊層"緊接著之后)在整個半 導體器件上方布置平坦化的有機下層而實現。柵極導體整體坐落于源極/漏極 導體的層級的上方。硬掩模層被設置在下層上方，并且自組裝雙嵌段共聚物 層被設置在硬掩模層的頂上。共聚物層被退火以便形成重復的納米尺度圖 案，隨后被顯影以形成納米尺度開口的圖案，其用作蝕刻模板。蝕刻工藝允 許穿過下層進行，并且進入柵極多晶硅直至柵極多晶硅被深深地穿孔，但是 在到達薄柵極電介質之前停止。通過在該點停止，源極/漏極導體保持未被觸 動。剩余的共聚物層"模板"、硬掩模層和下層都被去除，并且進行源極/漏 極導體和柵極導體的硅化。因為穿孔，柵極多晶硅在源極/漏極導體被轉換的 同時被完全和均勻地轉換。
根據本發明的一方面，在半導體器件上完全和均勻硅化的柵極導體的形 成可以通過首先提供在其中一或更多的柵極疊層已經被形成于硅基板上的 點的工藝中的半導體器件而實現。各柵極疊層還包括覆蓋薄柵極電介質的柵極導體，薄柵極電介質將柵極導體與在基板中所界定的對應的溝道區間隔 開。柵極導體材料可以是多晶硅。在該點，柵極導體的頂部和源極/漏極區被 暴露。接著，進行硅化以便轉換源極/漏極導體區和柵極導體的頂部。由于該 工藝固有地是自對準的，所以它是"自對準多晶硅化，，工藝。接著，襯層形 成于半導體器件上方，并且ILD(電介質)層形成于襯層上方并且被平坦化。 平坦化被允許持續直至表面被拋光回至足夠遠，從而去除柵極導體的被硅化 的頂部。由此暴露未轉換的柵極導體材料。包括自組裝雙嵌段共聚物層的多 層材料被沉積于半導體器件上方，并且共聚物層被退火以便引起其自組織為 納米尺度的聚合物結構的圖案。隨后進行顯影步驟(例如，濕或干蝕刻)， 以便將通過聚合物層形成的圖案轉移為對應的掩模層中(硬掩模)的納米尺 度開口的圖案。通過開口進行選擇性的蝕刻工藝以便產生延伸進入柵極導體 的穿孔。硅化隨后通過沉積硅化物形成金屬于半導體器件上方而進行。金屬 填充柵極穿孔，允許金屬延伸入柵極的體積。后續的退火引起柵極導體的完
全和均勻的硅化，例如，通過RTA (快速熱退火)。
才艮據本發明的一方面，多層材料包括雙嵌段共聚物層下面的硬掩模層。 根據本發明的另一方面，多層材料包括硬掩模層下面的有機下層。 根據本發明的另一方面，襯層是硅氮化物。
根據本發明的另 一方面，雙嵌段共聚物是PS - PMMA嵌段共聚物。 根據本發明的各方面，硅化物形成金屬可以選自包括M、 Ti、 Pt、 Co、 Ta及包括這些金屬的合金的集合。
本發明的另一方面提供了與在工藝中的半導體器件上形成完全合均勻 硅化的柵極導體的稍微不同的方法，其中柵極導體和源極/漏極導體的硅化同 時完成。半導體器件具有形成于硅基板上的一或更多的柵極疊層，各柵極疊 層還包括覆蓋薄柵極電介質的柵極導體，薄柵極電介質將柵極導體與在基板 中界定的對應的溝道區間隔開。在該點上， 一或更多的柵極導體的頂部，和 在基板中所界定的源極/漏極都被暴露。包括平化層(leveling layer)和自組 裝雙嵌段共聚物層的多層被設置在半導體器件的上方并且雙嵌段共聚物層 被退火，以導致將其自身組織為納米尺度聚合物結構的重復圖案。共聚物層 隨后被顯影以便去除聚合物結構，由此在其中產生納米尺度開口的重復圖 案。選擇性的蝕刻(例如RIE-反應離子蝕刻)穿過開口在共聚物層中進行， 以形成延伸進入一或更多的柵極導體的納米尺度穿孔，隨后多層材料被去除。硅化物形成金屬被沉積于半導體器件上方，延伸進入并且填充柵極導體 穿孔，并且覆蓋現在被暴露的源極和漏極導體區。進行自對準多晶硅化步驟
(例如通過RTA),以便同時轉換一或更多的柵極導體和所述源極和漏極區 為硅化物。
根據本發明的一方面，襯層可以在自對準多晶硅化步驟之后形成于半導 體器件上方。襯層可以是硅氮化物。
根據本發明的另一方面，層間電介質(ILD)可以被設置在襯層上方并 且^皮平坦4b。
根據本發明的各方面，多層材料可以包括雙嵌段共聚物層下面的硬掩模 層并且平化層可以是有機下層材料。
根據本發明的另 一方面，雙嵌段共聚物可以是PS' - PMMA嵌段共聚物。
根據本發明的各方面，硅化物形成金屬可以選自包括Ni、 Ti、 Pt、 Co、 Ta及包括這些金屬的合金的集合。
考慮到其隨后的描述，本發明技術的其它目的、特征和優點將變得顯見。
參考下列描述和附圖，本發明的這些和其它特征將更為顯見，其中 圖1A是根據現有技術的自對準、自組裝共聚物層的平面圖。 圖1B是根據現有技術的圖1A的自對準、自組裝共聚物層的截面圖。 圖2A是根據本發明，形成MOS晶體管柵極"疊層"緊接著之后的、 工藝中的半導體器件的截面圖。
圖2B是根據本發明，圖2A的半導體器件在多晶硅化工藝步驟之后的
圖2C是根據本發明，圖2B的半導體器件在形成氮化硅(Si3N4)襯層 的工藝步驟之后的截面圖。
圖2D是根據本發明，圖2C的半導體器件在層間電介質(ILD )的沉積 和平坦化之后的截面圖。
圖2E是根據本發明，圖2D的半導體器件在有機下層、硬掩模層和自 對準、自組裝共聚物層的沉積之后的截面圖。
圖2F是根據本發明，圖2E的半導體器件在退火之后的截面圖。
圖2G是根據本發明，圖2F的半導體器件在選擇性地蝕刻以便穿孔柵極多晶硅之后的截面圖。
圖2H是根4居本發明，圖2G的半導體器件在硅化和平坦化之后的截面圖。
圖3A是根據本發明，緊接著MOS晶體管柵極"疊層"形成之后的、 工藝中的半導體器件的截面圖。
圖3B是根據本發明，圖3A的半導體器件在有機下層、硬掩模、和自 對準、自組裝共聚物層的沉積之后的截面圖。
圖3C是根據本發明，圖3B的半導體器件在選擇性地蝕刻以便穿孔柵 極多晶硅之后的截面圖。
圖3D是根據本發明，圖3C的半導體器件在有機下層、硬掩模和共聚 物層的去除之后，和硅化之后的截面圖。
圖3E是才艮據本發明，圖3D的半導體器件在形成氮化硅(Si3N4)襯層 之后的截面圖。
圖3F是根據本發明，圖3E的半導體器件在層間電介質(ILD )材料的 沉積之后的截面圖。
具體實施例方式
本發明的技術生產了具有遍及柵極體積的高度均勻的硅化物成份的完 全硅化的柵極導體，通過暴露先前形成的多晶硅柵極導體的頂部，隨后用亞 光刻、亞臨界尺寸、納米尺度"通孔"(開口 )而深"穿孔"多晶硅柵極導 體。硅化物形成金屬(例如鈷、鴒等)隨后被沉積于被暴露的多晶硅柵極上 方，覆蓋所述多晶硅柵極并且填充穿孔。RTA (快速熱退火)工藝隨后被用 于轉換多晶硅為硅化物。因為深穿孔，與硅化物形成金屬接觸的多晶硅的表 面區在多晶硅轉換技術之前被大大增加。不僅金屬和未轉換的多晶硅之間的 接觸的總面積增加，而且硅化物形成金屬深深地延伸進入多晶硅并且遍及其 體積，導致基本均勻的多晶硅的硅化。貫穿本申請，詞"均勻(地)"意指 "基本均勻(地)"或"接近均勻(地)"并且不一定意味著"完全均勻(地)"。 相似地，詞"完全"意指"接近完全"或"靠近完全"并且不一定意味著"絕 對完全"。自組裝雙嵌段共聚物被用于形成用作形成穿孔的"模板"的規則 的亞光刻納米尺度圖案。選擇性的蝕刻工藝確保僅有被曝光的柵極多晶硅被 穿孔。在本質上，本發明的技術采用了自對準硅化，或"自對準多晶硅化"工藝。
雙殺r段共聚物圖案的使用尤其是有利的，因為它能夠生產比MOS工藝
的臨界尺寸小(亞臨界)的大的、規則的圖案，并且比既便使用最先進的光 刻技術所可能的小得多。同時，本發明的技術對于柵極穿孔的準確的空間頻 率和空間相位高度不敏感。與必須在半導體晶片的相對大的區上精密和精確 地對準以便有用的導體和通孔不同，均勻硅化不取決于圖案對準(如果"穿 孔"足夠深，直徑足夠小并且被合適地間隔開)。
在此描述本發明的技術的兩個基本變體源極和漏極硅化與柵極硅化分 別完成的第一個技術，和源極、漏極、和柵極硅化都在同一工藝步驟中完成 的第二個技術。第一個技術允許(但不要求)由與用于形成源極和漏極導體 不同的硅化物構成的柵極導體的形成(例如通過使用不同的硅化物形成金 屬)。
圖2A是第一和第二MOS晶體管"疊層，，216和226形成緊接著之后的 工藝中的半導體器件200A的截面圖。在該圖中，基板202具有在其中形成 的對應的第一和第二溝道區(通常分別由參考標號210和220所指示)。第 一柵極疊層216形成于第一溝道區210上方并且第二柵極疊層226形成于第 二溝道區220上方。淺溝槽隔離(STI)區204形成于第一和第二溝道區210 和220之間的基板202中，有效地將其相互電隔離。
第一柵極疊層216包括第一多晶硅柵極導體212，通過第一薄柵極電介 質214與第一溝道區210間隔開。第一氧化物隔離體217 (例如SiO。圍繞 第一多晶硅柵極導體212和第一薄柵極電介質214。通過先前的工藝留下的 氮化物材料(例如Si3Nj 215覆蓋并且"支持"氧化物隔離體217的外壁。 第二柵極疊層226包括第二多晶硅柵極導體222,通過第二薄柵極電介質224 與第二溝道區220間隔開。第二氧化物隔離體227圍繞第二多晶硅柵極222 和第二薄柵極電介質224。通過先前的工藝留下的氮化物材料225覆蓋并且 "支持"第二氧化物隔離體227的外壁。
圖2B是半導體器件200B的截面圖，對應于首先生產第一硅化物源極/ 漏極導體219A和219B和第二硅化物源極/漏極導體229A和229B的珪化步 驟之后的圖2A的半導體器件200A。同時，第一和第二多晶硅柵極導體212 和222的^5圭化物頂部218和228凈皮分別形成。因為4冊才及導體212和222的高 度，僅有小部分柵極多晶硅被轉楝為硅化物。圖2C是半導體器件200C的截面圖，對應于形成硅氮化物(Si3N4)襯層 230的工藝步驟之后的圖2B的半導體器件200B。硅氮'化物襯層230覆蓋半 導體器件200C的整個表面，包括第一和第二柵極疊層216和226。
圖2D是半導體器件200D的截面圖，對應于層間電介質(ILD，例如 Si02) 232的沉積和CMP (化學機械拋光)平坦化之后圖2C的半導體器件 200C。平坦化工藝完全去除第一和第二多晶硅柵極導體212和222的硅化的 頂部218和228 ，并且暴露未轉換的 多晶 硅柵極材料。
圖2E是半導體器件200E的截面圖，對應于有機下層234的沉積，其后 的硬掩模層236和自對準、自組裝雙嵌段共聚物層238的沉積之后的圖2D 的半導體器件200D。該雙嵌段共聚物層238可以是，例如PS-PMMA(聚 苯乙烯-PMMA)雙嵌段共聚物。因為共聚物層238比基板薄得多，所以指 示了平化(平坦化)有機下層234和硬掩斗莫層236的4吏用。有機下層234起 兩個作用1 )增加后續柵極蝕刻工藝的工藝窗口 (即延長工藝可以出現的 時間量)；和2)平坦化。
圖2F是根據本發明技術的半導體器件200F的截面圖，對應于退火以便 構圖雙嵌段共聚物層238之后的圖2E的半導體器件200E。退火工藝引起雙 嵌段共聚物238將其自身組織為重復的圖案，特征為規則的、亞光刻、亞臨 界尺寸、重復的納米尺度柱238A的規則陣列。在PS-PMMA雙嵌段共聚 物的具體情形，柱是聚苯乙烯。
圖2G是半導體器件200G的截面圖，對應于顯影和選擇性地蝕刻以便 穿孔第 一和第二多晶硅柵極導體212和222之后的圖2F的半導體器件200F。 在顯影步驟中，聚苯乙烯柱(238A，圖2F)被去除，從而在共聚物層238 中留下納米尺度開口 240的規則的、重復的圖案。后續的選擇性蝕刻穿過硬 掩模層236延伸該開口圖案。蝕刻工藝(優選高選擇性的RIE-反應離子蝕 刻)有效地向下"鉆"入多晶硅柵極212和222,使用開口 240的圖案作為 一種"鉆模板"以便穿孔硬掩模236、下層234,并且進入多晶硅柵極212 和222，以便產生深深地延伸進入多晶硅柵極212和222的穿孔240的圖案。
圖2H是根據本發明的半導體器件200H的截面圖，對應于硅化和平坦 化之后的圖2G的半導體器件200G。硅化以傳統方式完成，通過沉積硅化物 形成金屬和退火。優選^5圭化物形成金屬是Ni、 Ti、 Pt、 Co或TaSi。硅化物 形成金屬填充開口 (240，圖2G)大大增加了多晶硅柵極212和222之間的接觸并且深深地穿入其中。結果，容易地通過RTA完成柵極多晶硅至均勻 的硅化物成份的轉換，產生完全和均,硅化的第一和第二柵極導體212A和 212B，如圖中所示。平坦化為半導體器件200H對于后續工藝(例如布線層 的形成等)做好準備。
上面對于圖2A-2H所示出和描述的柵極疊層216和226是典型的 CMOS工藝的代表。
因為源極/漏極導體和柵極導體的硅化分別進行，所以對于圖2A-2H上 述的工藝在形成硅化物源極/漏極導體(圖2B)和珪化物柵極導體(圖2H) 時能夠采用不同的硅化物形成金屬。使用不同的硅化物允許不同的功函被施 加于源極/漏極和柵極導體，并且引起不同的物理應力。這些差別可以被有利 地用于單獨優化源極/漏極和4冊極導體的特性。
以下相對于圖3A-3F描述稍微不同的工藝流程，使用本發明的技術， 以便同時完成源極/漏極導體和柵極導體的硅化。
圖3A是第一和第二MOS晶體管4冊極"疊層"316和326的形成緊接著 之后的工藝中的半導體器件300A (對比200A,圖2A)的截面圖。這基本 是與上面對于圖2A所示出和描述的相同的起始點。在該圖中，基板302具 有在其中形成的對應的第一和第二溝道區(通常分別由參考標號310和320 所指示)。第一柵極疊層316形成于第一溝道區310上方并且第二柵極疊層 326形成于第二溝道區320上方。淺溝槽隔離(STI)區304在基板302中形 成于第一和第二溝道區310和320之間，有效地將其相互電隔離。第一柵極 疊層316包括第一多晶硅4冊極導體312,通過第一薄柵極電介質314與第一 溝道區310間隔開。第一氧化物隔離體317圍繞第一多晶硅柵極導體312和 第一薄柵極電介質314。通過先前的工藝留下的氮化物材料(例如Si3N4)315 覆蓋并且"支持"第一氧化物隔離體317的外壁。第二柵極疊層326包括第 二多晶硅柵極導體322,通過第二薄柵極電介質324與第二溝道區320間隔 開。第二氧化物隔離體327圍繞第二多晶硅柵極322和第二薄柵極電介質 324。通過先前的工藝留下的氮化物材料325覆蓋并且"支持"第二氧化物 隔離體327的壁。
圖3B是根據本發明技術的半導體器件300B的截面圖，對應于有機下 層334、硬掩模層336、和自對準、自組裝共聚物層338的沉積和平坦化之 后的圖3A的半導體器件300A。共聚物層338已經被退火，引起其將其自身組織為重復的圖案，其特征為規則的、亞光刻、亞臨界尺寸、重復的納米尺
度柱338A的規則陣列。W比238, 238A，圖2F )。
圖3C是半導體器件300C的截面圖，對應于顯影和蝕刻之后的圖3B的 半導體器件300B。共聚物層338的顯影去除聚苯乙烯柱338A。后續的蝕刻 工藝(優選包括高選擇性的RIE-反應離子蝕刻)有效地向下"鉆"入多晶 硅柵極312和322,使用開口圖案作為一種"鉆模板"以便切穿硬掩模336、 下層334，并且進入多晶硅柵極312和322,以便產生深深地延伸進入多晶 硅柵極312和322的穿孔340的圖案。選擇性的蝕刻工藝適于(例如通過時 間和/或通過材料選擇性)在穿透到足夠深以到達柵極電介質(314, 324)和 硅基板302之前停止。
圖3D是半導體器件300D的截面圖，對應于有機下層334、硬掩模336 和留下的共聚物層338的去除之后，和自對準硅化之后的圖3C的半導體器 件300C。自對準硅化工藝同時形成硅化物源極/漏極導體319A、 319B、 329A 和329B源極完全和均勻的硅化柵極導體312A和322A。
圖3E是根據本發明的半導體器件300E的截面圖，對應于硅氮化物 (Si3N4)襯層330形成之后的圖3D的半導體器件300D。
圖3F是半導體器件300F的截面圖，對應于層間電介質(ILD )材料332 的沉積和平坦化之后的圖3E的半導體器件300E。在該點，半導體器件300F 已經準備就緒用于進一步的處理(例如布線層的形成等)。
該第二工藝技術，如上面對于圖3A-3F所描述的，具有一些具體的優 點。與上面對于圖2A-2H所描述的第一技術相比，該第二方法保持了柵極 高度，因為沒有CMP工藝。此外，該第二技術允許更多的襯層沉積，因為 在工藝期間柵極高度未被減小。相對較高的柵極的主要優點是它導致較低的 柵極電阻。更多的襯層沉積的優點與襯層作為應力(拉或壓)引入材料的襯 層的作用相關。物理應力的施加可以被用于提高晶體管的性能。例如，沿器 件溝道的壓應力增加了 p型FET中的驅動電流并且減小n型FET中的驅動 電流。沿器件溝道的拉應力增加n型FET中的驅動電流并且減小p型FET 中的驅動電流。根據FET的導電類型(即p或n)，應力襯層可以在拉應力 (優選對于nFET)或壓應力(優選對于pFET)下。
由于第二技術(圖3A-3F)不涉及CMP步驟并且沒有襯層材料被去除， 所以使用該技術施加于柵極的物理應力比當使用第一技術時高。較高的應力可以被用于改善器件的性能。
本發聽的技術的關鍵的方面是在柵極多晶硅中以遠低于工藝的臨'界尺 寸，和遠低于通過光刻技術實現的最小尺寸的尺寸形成納米尺度"穿孔"的 能力。正是柵極多晶硅的穿孔允許相對高的柵極導體的均勻硅化。這樣的完 全和均勻的硅化/硅化倘若沒有沉積硅化物形成金屬深深地沉積進入并且遍 布柵極多晶硅的體積的能力則是不可能的。
本發明的技術的一個更為顯見的優點是它提供了形成均勻成份的全硅 化柵極導體的可預測、可靠的方法。結果，不僅實現了硅化物柵極導體的通 常的益處，而且于通過生產非均勻硅化物柵極成份的工藝制造的器件相比， 實現了更為 一致的器件到器件性能參數。
本發明的技術對于生產垂直柱結構(即基本垂直于共聚物層的平面的柱
結構)的PS-PMMA雙嵌段共聚物在上面被描述。在平面圖上，這些柱結 構展示基本圓(即它們具有基本圓的截面，當垂直于共聚物層的平面觀察 時)，暗示圓柱形狀。本領域的普通技術人員應當立刻理解柱結構的準確形 狀并不重要。重要的是至少一共聚物的元件可以被去除(例如通過化學顯 影)，留下可以用于后續通過蝕刻進行柵極多晶硅的"穿孔"的合適地構圖 的"抗蝕劑"。這包括任何雙嵌段共聚物、三嵌段共聚物等，其可以被"顯 影，，以便產生納米尺度開口的圖案，所述開口適于用孔、槽或者可以容易地 替代的任何合適的形狀來穿孔柵極。任何這樣的替代完全在本發明的精神和 范圍之內。
本領域的普通技術人員將立刻理解和意識例如本發明的技術的半導體 工藝技術旨在計算機控制下的自動化設備上進行。該自動化設備的控制被指 令集所引導，所述指令通常被提供于例如磁盤或磁帶的計算機可讀介質上， 或者通過電子轉移介質，例如計算機網絡或互連網。以計算機可讀的形式在 計算機可讀的介質或電子轉移介質上收錄控制自動化設備的指令以便形成 在此上面所描述的半導體結構和器件完全在本發明的精神和范圍內。
盡管已經對于某些優選的實施例或多個實施例示出和描述了本發明，但 是當閱讀和理解本說明書和附圖時，其他本領域技術人員將意識到某些等同 替代和改進。具體地，對于通過上述發明性的元素進行的各種功能，用于描 述這樣的元素的術語(包括對"裝置"的指稱)旨在對應，除非另外指示， 進行被描述的元素的具體功能(即功能等效)的任何元素，既便未結構等同于進行本發明的示例實施例中在此所示出的功能的所公開的結構。另外，盡 管僅對于幾個實施例之一公開了本發明的具體特征，但是'這樣的特征可以如
的特征結合。
權利要求
1. 一種在半導體器件上形成完全和均勻地硅化的柵極導體的方法，包括的步驟是提供包括硅基板(202、302)的半導體器件和形成于所述硅基板上的一或更多的柵極疊層(216、226、316、326)，所述一或更多的柵極疊層各自還包括覆蓋薄柵極電介質(214、224、314、324)的柵極導體(212、222、312、322)，所述薄柵極電介質將所述柵極導體與在所述硅基板中所界定的對應的溝道區(210、220、310、320)間隔開；設置覆蓋所述一或更多的柵極導體的自組裝雙嵌段共聚物層(238、338)；退火所述雙嵌段共聚物層以導致所述雙嵌段共聚物層將其自身組織為納米尺度聚合物結構的重復圖案；顯影所述雙嵌段共聚物層以在其中形成納米尺度開口(238A、338A)的重復圖案；使用所述被顯影的雙嵌段共聚物層作為蝕刻模板而選擇性地蝕刻，以便形成延伸進入一或更多的柵極導體的納米尺度穿孔(240、340)，隨后在所述一或更多的柵極導體上方沉積硅化物形成金屬；并且自對準多晶硅化以便轉換所述一或更多的柵極導體為硅化物(212A、222A、312A、322A)。
2. 根據權利要求1的方法，其中所述一或更多的柵極導體在自對準多 晶硅化之前是多晶硅。
3. 根據權利要求1的方法，其中所述自對準多晶硅化通過高溫快速熱 退火(RTA)而完成。
4. 根據權利要求l的方法，其中所述雙嵌段共聚物是PS-PMMA嵌段 共聚物。
5. 根據權利要求1的方法，其中所述硅化物形成金屬選自由M、 Ti、 Pt、 Co、 Ta和所述金屬的合金構成的組。
6. 根據權利要求1的方法，其中所述選擇性蝕刻工藝包括反應離子蝕 刻(RIE)。
7. 根據權利要求l的方法，還包括在設置雙嵌段共聚物層(238、 338)之前設置覆蓋所述一或更多的柵極導體的硬掩模層(236、 336)的步驟。
8. —種半導體器件上的完全和均勻地硅化的柵極導體，所述柵極導體 通過下列步驟形成提供包括硅基板(202、 302)的半導體器件和形成于所述硅基板上的一 或更多的柵極疊層(216、 226、 316、 326)，所述一或更多的柵極疊層還包 括覆蓋薄柵極電介質(214、 224、 314、 324)的柵極導體(212、 222、 312、 322 ),所述薄柵極電介質將所述柵極導體與在所述硅基板中所界定的對應的 溝道區(210、 220、 310、 320)間隔開；設置覆蓋所述一或更多的柵極導體的自組裝雙嵌段共聚物層(238、 338 );納米尺度的聚合物結構的重復圖案；顯影所述雙嵌段共聚物層以便在其中形成納米尺度的開口 ( 238A 、 338A)的重復圖案；使用所述被顯影的雙嵌段共聚物層作為蝕刻模板而選擇性地蝕刻，以便 形成延伸進入一或更多的柵極導體的納米尺度穿孔(240、 340),隨后在所 述一或更多的柵極導體上方沉積硅化物形成金屬；并且自對準多晶硅化以便轉換所述一或更多的柵極導體為硅化物(212A、 222A、 312A、 322A)。
9. 根據權利要求8的完全和均勻硅化的柵極導體，其中所述一或更多 的柵極導體在自對準多晶硅化之前是多晶硅。
10. 根據權利要求8的完全和均勻硅化的柵極導體，其中所述自對準多 晶硅化通過高溫快速熱退火(RTA)而完成。
11. 根據權利要求8的完全和均勻硅化的柵極導體，其中所述雙嵌段共 聚物是PS - PMMA嵌段共聚物。
12. 根據權利要求8的完全和均勻硅化的柵極導體，其中所述硅化物形 成金屬選自由Ni、 Ti、 Pt、 Co、 Ta和所述金屬的合金構成的組。
13. 根據權利要求8的完全和均勻硅化的柵極導體，其中所述選擇性蝕 刻工藝包括反應離子蝕刻(RIE)。
14. 根據權利要求8的完全和均勻硅化的柵極導體，其中在設置置雙嵌 段共聚物層(238、 338 )之前硬掩模層(236、 336)被設置得覆蓋所述一或更多的柵極導體。
15. —種在半導體器件上形成的完全和均勻硅化的柵極導體的方法，包括的步驟是提供包括硅基板(202、 302)和形成于所述硅基板上的一或更多的柵極 疊層(216、 226、 316、 326)的半導體器件，所述一或更多的柵極疊層各自 還包括覆蓋薄柵極電介質(214、 224、 314、 324)的柵極導體(212、 222、 312、 322),所述薄柵極電介質將所述柵極導體與在所述硅基板中所界定的 對應的溝道區(210、 220、 310、 320)間隔開，所述溝道區具有在其相對端 界定的源4及和漏4及區；在所述半導體器件上方設置平化層(234、 334);設置覆蓋所述平化層的自組裝雙嵌段共聚物層(238、 338 );為納米尺度的聚合物結構的重復圖案；顯影所述雙嵌段共聚物層以便在其中形成納米尺度的開口 ( 238A 、 338A)的重復圖案；通過所述共聚物層中的開口選^H"生地蝕刻，以〃使形成延伸進入一或更多 的柵極導體的納米尺度穿孔(240、 340);在所述半導體器件上方沉積硅化物形成金屬；并且自對準多晶硅化以便轉換所述一或更多的柵極導體為硅化物(212A、 222A、 312A、 322A、 319A-B、 329A-B)。
16. 根據權利要求15的方法，其中所述一或更多的柵極導體在自對準 多晶硅化之前是多晶硅。
17. 根據權利要求15的方法，還包括在設置雙嵌段共聚物層(238、 338 ) 之前設置覆蓋所述有機層的硬掩模層(236、 336)的步驟。
18. 根據權利要求15的方法，其中所述選擇性的蝕刻工藝還包括將所 述共聚物層中的開口的圖案轉移至所述硬掩模層的步驟。
19. 根據權利要求15的方法，其中所述自對準多晶硅化步驟包括高溫 快速熱退火(RTA)。
20. 根據權利要求15的方法，其中所述雙嵌段共聚物是PS-PMMA嵌 段共聚物。
21. 根據權利要求15的方法，其中所述硅化物形成金屬選自由Ni、 Ti、Pt、 Co、 Ta和所述金屬的合金構成的組。
22. 根據權利要求15的方法，其中所述選擇性蝕刻工藝包括反應離子 蝕刻(RIE)。
23. —種半導體器件上的完全和均勻地硅化的柵極導體，所述柵極導體 通過下列步驟形成提供包括具有形成于所述珪基板上的一或更多的柵極疊層(216、 226、 316、 326)的硅基板(202、 302)的半導體器件，所述一或更多的柵極疊層 還包括覆蓋薄柵極電介質(214、 224、 314、 324)的柵極導體(212、 222、 312、 322)，所述薄柵極電介質將所述柵極導體與在所述硅基板中所界定的 對應的溝道區(210、 220、 310、 320)間隔開，所述溝道區具有在其相對端 界定的源極和漏極區；在所述半導體器件上方設置平化層(234、 334);設置覆蓋所述平化層的自組裝雙嵌段共聚物層(238、 338 );為納米尺度的聚合物結構的重復圖案；顯影所述雙嵌段共聚物層以便在其中形成納米尺度的開口 ( 238A 、 338A)的重復圖案；通過所述共聚物層中的開口選擇性地蝕刻，以便形成延伸進入一或更多 的柵極導體的納米尺度穿孔(240、 340);在所述半導體器件上方沉積硅化物形成金屬；并且自對準多晶硅化以便轉換所'述一或更多的柵極導體為硅化物(212A、 222A、 312A、 322A、 319A-B、 329A-B)。
24. 根據權利要求23的完全和均勻硅化的柵極導體，其中所述一或更 多的柵極導體在自對準多晶硅化之前是多晶硅。
25. 根據權利要求23的完全和均勻硅化的柵極導體，其中在設置雙嵌 段共聚物層之前硬掩模層被設置得覆蓋所述有機層。
26. 根據權利要求23的完全和均勻硅化的柵極導體，其中所述選擇性 的蝕刻工藝還包括將所述共聚物層中的開口的圖案轉移至所述硬掩模層的 步驟。
27. 根據權利要求23的完全和均勻硅化的柵極導體，其中所述自對準 多晶硅化包括高溫快速熱退火(RTA)。
28. 根據權利要求23的完全和均勻硅化的柵極導體，其中所述雙嵌段 共聚物是PS " PMMA嵌段共聚物。
29. 根據權利要求23的完全并且均勻硅化柵極導體，其中所述硅化物 形成金屬選自由Ni、 Ti、 Pt、 Co、 Ta和所述金屬的合金構成的組。
30. 根據權利要求23的完全和均勻硅化的柵極導體，其中所述選4奪性 蝕刻工藝包括反應離子蝕刻(RIE)。
全文摘要
完全和均勻的硅化柵極導體通過采用亞光刻、亞臨界尺寸、納米尺度開口深地“穿孔”硅化物柵極導體而生產。硅化物形成金屬(例如鈷、鎢等)隨后被沉積，多晶硅柵極，覆蓋其并且填充穿孔。退火步驟將所述多晶硅轉換為硅化物。因為深穿孔，與硅化物形成金屬接觸的多晶硅的表面面積大為增加，超過傳統硅化技術，導致所述多晶硅柵極被完全轉換為均勻的硅化物成份。自組裝雙嵌段共聚物被用于形成被用作形成穿孔的蝕刻“模板”的規則的亞光刻納米尺度圖案。
文檔編號H01L29/94GK101548390SQ200780045094
公開日2009年9月30日 申請日期2007年10月11日 優先權日2006年12月5日
發明者李偉健, 楊海寧 申請人:國際商業機器公司