專利名稱：形成場效應晶體管的方法、多個場效應晶體管及包括多個存儲器單元的動態隨機存取存 ...的制作方法
技術領域：
本文所揭示的實施例涉及形成場效應晶體管的方法、多個場效應晶體管及包括多 個存儲器單元的DRAM電路。
背景技術：
場效應晶體管是通常用于集成電路制作中的裝置。按照慣例，此類裝置包括其間 具有半導電溝道區域的一對導電源極/漏極區域。導電柵極接近所述溝道區域被操作地 接納，且通過介電材料而與其分離。將適合電壓施加到所述柵極致使電流經由所述溝 道區域從所述源極/漏極區域中的一者流向另一者，因此所述溝道區域取決于到所述柵 極的電壓施加而作為開關來操作。
集成電路制作技術繼續努力以制成更小且更密的電路，當然，在此工藝中個別裝 置的對應尺寸也在縮減。隨著場效應晶體管的尺寸變小且源極/漏極區域之間的溝道的 長度縮短，己開發出復雜的溝道輪廓來實現所需的"接通"閾值電壓且減輕不合需要 的短溝道效應。用于所述溝道區域的此類輪廓可包含從多個側選通溝道區域。 一個實 例性此類裝置是FinFET。此類結構構建于絕緣體上半導體襯底上，在所述襯底中將半 導體材料(通常為硅)蝕刻到晶體管的"鰭"狀溝道本體中，其中導電柵極向上包繞 在所述"鰭"上方。
除絕緣體上半導體處理以外，還已在體半導體處理中提出"鰭"狀溝道本體。蝕 刻半導體材料以產生典型的垂直延伸的溝道鰭可鄰近所述鰭的基底形成半導體材料的 肩區。此類區可導致不合需要的寄生電容，因為導電柵極也通常被接納于這些肩半導 體材料區上方。
發明內容
下文參照以下附圖描述本發明的優選實施例。
圖1是根據本發明實施例在處理開始時且沿圖2中的線1-1截取的襯底片段的示 意截面圖。圖2是圖1襯底片段的示意俯視平面圖。
圖3是繼圖1所示的處理步驟之后的處理步驟處且沿圖4中的線3-3截取的圖1 襯底片段的視圖。
圖4是圖3襯底片段的示意俯視平面圖。
圖5是繼圖3所示的處理步驟之后的處理步驟處的圖3襯底片斷的視圖。 圖6是繼圖5所示的處理步驟之后的處理步驟處的圖5襯底片斷的視圖。 圖7是繼圖6所示的處理步驟之后的處理步驟處的圖6襯底片斷的視圖。 圖8是繼圖7所示的處理步驟之后的處理步驟處的圖7襯底片斷的視圖。 圖9是繼圖8所示的處理步驟之后的處理步驟處的圖8襯底片斷的視圖。 圖10是繼圖9所示的處理步驟之后的處理步驟處且沿圖11中的線10-10截取的 圖9襯底片斷的視圖。
圖11是圖10襯底片段的示意俯視平面圖。
圖12是繼圖IO所示的處理步驟之后的處理步驟處的圖IO襯底片斷的視圖。 圖13是繼圖12所示的處理步驟之后的處理步驟處的圖12襯底片斷的視圖。 圖14是繼圖13所示的處理步驟之后的處理步驟處的圖13襯底片斷的視圖。 圖15是繼圖14所示的處理步驟之后的處理步驟處且沿圖16中的線15-15截取的 圖14襯底片斷的視圖。
圖16是圖15襯底片段的示意俯視平面圖。
圖17是繼圖15所示的處理步驟之后的處理步驟處且沿圖18中的線17-17截取的 圖15襯底片斷的視圖。
圖18是圖17襯底片段的示意俯視平面圖。 圖19是另一實施例襯底片段的示意截面圖。
圖20是繼圖19所示的處理步驟之后的處理步驟處的圖19襯底片斷的視圖。 圖21是又一實施例襯底片段的示意截面圖。
圖22是繼圖21所示的處理步驟之后的處理步驟處的圖21襯底片斷的視圖。 圖24是繼圖22所示的處理步驟之后的處理步驟處的圖22襯底片斷的視圖。 圖24是DRAM電路的示意性表示。
具體實施例方式
結合圖l-24來描述本發明的實例性實施例。首先參照圖1及2， 一般用參考編號 IO來指示半導體襯底。在本文獻的上下文中，術語"半導體襯底"或"半導電襯底" 被定義為意指包括半導體材料的任何構造，所述半導體材料包含但不限于例如半導電 晶片(單獨或在其上包括其它材料的組合件中)及半導體材料層(單獨或在包括其它 材料的組合件中)的體半導體材料。術語"襯底"指代任何支撐結構，包含但不限于 上文所述的半導電襯底。將襯底10描繪為包括體半導體襯底材料12，舉例來說，單晶硅。當然，襯底12可包括不同的襯底，舉例來說，包含絕緣體上半導體襯底及現存 或尚待開發的其它襯底。
已在襯底材料12上方形成及圖案化場溝槽隔離掩膜15。在所描繪的實施例中， 場溝槽隔離掩膜15包括墊氧化物層14，所述墊氧化物層上方形成有包括氮化硅的層 13。場溝槽隔離掩膜15的層14及13下方的許多材料將構成有源區，而掩膜15的許 多暴露的區域將構成溝槽隔離物。
參照圖3及4，已在半導體襯底10內將一對溝槽16蝕刻到半導體材料12中。溝 槽16的實例性蝕刻深度是從800到1,000埃。出于繼續論述的目的，可將半導體材料 12視為包括半導體材料溝道區域18，所述溝道區域包括沿溝道區域18的長度"L" 延伸的相對側20及22。因此，沿溝道長度L在半導體材料溝道區域18的相對側20、 22上形成溝槽16。當然，襯底10將通常包括更多的經掩蔽區域15，且將可能在襯底 10上方蝕刻一系列此類溝槽16。用以產生圖3及4構造的實例性干各向異性蝕刻化學 品包含HBr及Cl2的組合。
參照圖5，已用一種或一種以上適合掩蔽材料24給溝槽16加襯且隨后己各向異 性地蝕刻所述材料以暴露襯底材料12的半導體材料基底26。實例性材料24是通過化 學氣相沉積及/或通過等離子或其它氮化半導體材料12而形成的氮化硅。材料24的實 例性橫向厚度是從60埃到90埃。因此，其僅提供可將溝槽16形成為具有經加襯的側 壁及暴露的半導體材料基底26的一個實例性方式。
參照圖6，已大致各向同性地蝕刻穿透半導體材料基底26 (未顯示)以有效地形 成每一溝槽16的球形下部分27。球形下部分27中的每一者包括相對于以上所提及的 經加襯的溝槽側壁橫向向外延伸的突出部28、 29。每一球形下部分27的一個突出部 與另一球形下部分的突出部相對且朝向其延伸，其中已用編號28標明的突出部被顯示 為構成此類實例性相對突出部。出于繼續論述的目的，可將球形下部分27視為包括相 應底面30。在半導體材料12包括單晶硅的地方，用以產生所描繪的球形下部分的實 例性各向同性蝕刻化學品包含使用HBr及NF3的干蝕刻化學品。超出圖3蝕刻所示深 度的對溝槽16的實例性添加深度是從800到l，OOO埃。
參照圖7，己實施大致各向異性地蝕刻穿透球形下部分27的底面30以使溝槽16 對在半導體襯底10內延伸得更深。此類溝槽的所描繪下莖部分的實例性添加深度是從 500到1,000埃。最期望地，將蝕刻化學品及參數原地切換回到各向異性。
參照圖8，已用一種或一種以上適合材料32給溝槽16加襯，舉例來說， 一個或 一個以上二氧化硅及/或氮化硅層。可通過對所描繪溝槽的側壁的化學氣相沉積及/或熱
/等離子氮化及/或氧化中的一者或兩者來沉積所述材料。層32的實例性厚度是從50 到150埃。
參照圖9，已沉積一種或一種以上絕緣材料34以用絕緣材料有效地填充溝槽16 的剩余體積。還將材料34描繪為至少被平坦化到氮化硅層13的外部分。替代地且僅 舉例來說，可在沉積絕緣材料34之前從所述襯底移除溝槽隔離掩蔽層13 (及此外或許層14)。無論如何，實例性材料34是經高等離子密度沉積的二氧化硅。
此僅提供在半導體襯底12內且沿半導體材料溝道區域18的長度L在所述溝道區 域的相對側20、22上形成溝槽隔離材料34的一種實例性方法。可將溝槽隔離材料34/32 視為包括沿溝道長度L朝向彼此延伸的相對絕緣突出部36及絕緣突出部38。在一個 實施例中，襯底10的半導體材料12被接納于絕緣突出部36的上方/頂部，如圖所示。 在一個實施例中，絕緣突出部36部分地被接納于溝道區域18下方，如圖所示。
如上所提及，可在形成溝槽隔離材料34之前或之后從所述襯底移除溝槽隔離掩 蔽材料13。無論如何，優選地，此時將對襯底IO進行圖案化以在保護結構的單元接 觸、位接觸及場溝槽隔離區域的同時實現鰭溝道特征的最終所需形成。此可以任何數 量的方式來實現，其中圖10及11僅圖解說明此掩蔽及圖案化的一個實施例。圖10 及11描繪材料13及14已被移除且絕緣材料34已被回蝕。已首先沉積及圖案化一種 或一種以上掩蔽材料40以用于制作鰭溝道區域。在溝道區域18上方圖案化的材料40 將不必經圖案化來符合溝道區域18的外形(未顯示)。此外，材料40可經圖案化以 基本上覆蓋(未顯示)圖10橫截面中溝槽隔離材料34/32之間的所有半導體材料。替 代地且僅舉例來說，且隨后將結合另一實施例來描述，可向外暴露且借此不由材料40 掩蔽圖10橫截面中溝槽隔離材料34之間的所有此半導體材料。實例性優選材料40 是沉積為從600到1,200埃的實例性厚度范圍的氮化硅。
參照圖12，已沿溝道長度L蝕刻溝槽隔離材料34以暴露半導體材料12的相對側 41。此蝕刻可以是各向同性、各向異性或各向異性及各向同性蝕刻步驟中的一者或一 者以上的組合。在溝槽隔離材料34包括經高密度等離子沉積的二氧化硅的地方，實例 性各向異性干蝕刻化學品包括C4F6、 C4F8、 02、 He及Ar的組合，而實例性各向同性 濕蝕刻化學品包括經緩沖的水性HF溶液。在襯里24保持來自實例性優選圖5處理且 其中襯里24包括氮化硅的地方，也對其進行蝕刻(如圖所示)，且用以暴露半導體材 料側壁41的實例性氮化硅蝕刻化學品包括CH2F2及02的組合。
圖12圖解說明至少在立面上被實施到相對絕緣突出部36的蝕刻溝槽隔離材料 34，所述蝕刻是優選的。圖13圖解說明以干、大致各向異性方式將圖12蝕刻繼續到 作為溝槽隔離材料34中的實例，所述溝槽隔離材料橫向鄰近相對絕緣突出部36的溝 槽絕緣材料34/32。在一個實施例中且如圖所示，將對溝槽隔離材料34/32的此蝕刻描 繪為未到相對絕緣突出部36內的任何絕緣材料34/32中，雖然當然涵蓋其它實施例， 舉例來說，如下文將描述。此外，在一個實施例中且如圖13中所描繪，可將相對絕緣 突出部36視為具有某一立面厚度"T"、具有立面中點"M"且具有底面"F"。如圖 13中所示，蝕刻溝槽隔離材料34已至少到立面厚度T的中點M且恰好在所述中點處。 然而，并不期望將蝕刻溝槽隔離物34及32 —直實施到底面F。
參照圖14,已沿溝道長度L蝕刻半導體材料12的暴露的相對側41 (由于其被移 除而未顯示)以形成溝道鰭45。在所描繪的實例性圖14實施例中，溝道鰭45優選地 相對于相對絕緣突出部36向上突出。出于繼續論述的目的，可將半導體材料12視為沿溝道長度L具有頂部46，其中在蝕刻半導體材料12的暴露的相對側以形成溝道鰭 45期間掩蔽此頂部46，且其中僅舉例來說從材料40發生此掩蔽。下文描述實例性在 用以形成溝道鰭45的半導體材料蝕刻期間未掩蔽頂部46的另一實施例。無論如何， 可期望地以大致各向異性方式來實施蝕刻半導體材料12以形成突出溝道鰭45，其中 用以產生為圖14構造的蝕刻化學品的實例包括以CF4及He的組合開始且以HBr完成。
參照圖15及16，其顯示己移除掩蔽材料40的后續處理的實例。顯示包括已制作 或將被制作且與鰭溝道區域45連接的晶體管源極/漏極區域的外形48。
參照圖17及18，已在鰭溝道區域45的頂部及相對側20、 22上方沿溝道長度L 形成柵極52。將柵極52描繪為通過形成柵極介電層54、之后是沉積一個或一個以上 導電層56 (包含一個或一個以上經導電慘雜的半導體層)及將至少導電材料56圖案 化為線狀配置52而形成，舉例來說，如圖18中所示。源極/漏極摻雜及/或構造可隨后 被最終形成或可能在形成源極/漏極48之前已基本上完成。舉例來說，圖18描繪已制 作的兩個晶體管51及53且所述兩個晶體管(舉例來說)共享所描繪的柵極線52之間 的源極/漏極區域48。
上述實施例已在蝕刻所述半導體材料的暴露的相對側以形成所述溝道鰭期間掩 蔽所述半導體材料的頂部。僅舉例來說，圖19及20中顯示關于襯底片段10a的另一 實施例。在適當的地方已利用來自第一個描述的實施例的相似編號，而差別之處用后 綴"a"來指示。圖19類似于圖13的襯底描繪；然而，其中己從將成為鰭溝道區域的 材料移除圖13的掩蔽材料40/并未在其上方提供圖13的掩蔽材料40。此外，已在相 對絕緣突出部36上面提供更大量的半導體材料12。
參照圖20，已沿溝道長度L蝕刻半導體材料12的暴露的相對側以形成向上突出 的溝道鰭45a。因此在所描繪的圖19及20實例中，在蝕刻半導體材料12的暴露的相 對側以形成所述溝道鰭期間未沿溝道長度L掩蔽材料12的頂部，且期望蝕刻此頂部 發生在蝕刻暴露的相對側以形成所述溝道鰭期間。可實施各向同性與各向異性蝕刻的 組合來替代上文。無論如何，可隨后制作類似于圖17及18中所示的柵極(未顯示)。
圖21-圖23中顯示關于襯底片段10b的另一實施例。在適當的地方已利用來自第 一個描述的實施例的相似編號，而差別之處用后綴來"b"指示。圖21基本上描繪繼 圖12的第一實施例襯底所示的處理之后或是圖12的第一實施例襯底所示的處理的繼 續的處理。圖13描繪以未到相對絕緣突出部36內的任何絕緣材料中的方式蝕刻溝槽 隔離材料34。然而，蝕刻當然也可與以上所識別的襯底10及10a實施例結合而發生 到絕緣突出部36中。僅舉例來說，圖21描繪其中從相對絕緣突出部36蝕刻溝槽隔離 材料34/32中的至少一些材料以形成突出部36b及38b的實施例。圖21圖解說明大致 各向同性地蝕刻溝槽隔離材料34/32且在突出部36內到立面中點M。用以移除材料 34的實例性各向同性蝕刻化學品包含水性經緩沖的HF溶液。用以移除材料24及32 (其中所述材料包括氮化硅)的各向同性蝕刻化學品包含CH2F2及02的組合。
圖22描繪沿溝道長度L對半導體材料12的暴露的相對側的后續蝕刻以形成向上
1023描繪用于制作柵極52b(包含導電材料56b及柵極電介質54b) 的后續處理。上述襯底10及10a提供相對突出部36中的每一者內的絕緣材料34/32至少部分 地被接納于向上突出的鰭45下方的實施例。此外，襯底10及10a實施例描繪具有沿 溝道的長度延伸的絕緣突出部內表面95(圖17及20)的襯底，所述內表面相對于橫向 于所述溝道長度的鰭厚度而凸狀彎曲。圖22實施例描繪一個實例性場效應晶體管，其 中已完成的構造中的相對突出部36b中的每一者內的絕緣材料34/32未被接納于向上 突出的溝道鰭45b下方。特別期望其中從相對絕緣突出部蝕刻所述溝槽隔離材料中的一些材料發生在蝕 刻所述半導體材料的暴露的相對側以形成所述溝道鰭之前的上述處理。本發明的實施 例還涵蓋與蝕刻所述半導體材料的暴露的相對側以形成所述溝道鰭相稱地實施從所述 相對絕緣突出部蝕刻所述溝槽隔離材料中的至少一些蝕刻。僅舉例來說，可利用單一 大致各向異性的蝕刻化學品從圖10的描繪直接進行到產生圖22的構造。當然，本發明的某些實施例包括通過上述方法形成一個或一個以上場效應晶體管 的方法。本發明的某些實施例還涵蓋獨立于制作方法的多個場效應晶體管。僅舉例來 說， 一個實施例涵蓋多個場效應晶體管，其中每個此類晶體管中包括半導體襯底，所 述半導體襯底包括其間接納有鰭溝道區域的一對源極/漏極區域。所述鰭溝道區域包括 在所述對源極/漏極區域之間延伸的溝道長度、沿所述溝道區域的長度延伸的相對溝道 側及沿所述溝道區域的長度延伸的頂部。所述鰭溝道區域具有橫向于所述溝道長度的 最大厚度。柵極沿所述溝道長度被接納于鰭溝道頂部及溝道側上方。絕緣材料被直接接納于 沿所述溝道長度延伸的鰭溝道區域下方且僅部分地跨越橫向于所述溝道長度的鰭溝道 最大厚度延伸。所述絕緣材料包含相對部分，所述相對部分沿所述溝道長度在所述鰭 溝道區域下方相對于所述鰭溝道最大厚度朝向彼此向內突出。僅舉例來說，結合上文 圖17、 18及20所例示的實施例顯示此類場效應晶體管的個體。所需的構造及配置的 尺寸及材料也可如上文所述。本發明的實施例包括多個場效應晶體管，其中每個此類晶體管中包括體半導體襯 底，所述體半導體襯底包括其間接納有鰭溝道區域的一對源極/漏極區域。所述鰭溝道 區域包括在所述對源極/漏極區域之間延伸的溝道長度、沿所述溝道區域的長度延伸的 相對溝道側及沿所述溝道區域的長度延伸的頂部。柵極沿所述溝道長度被接納于鰭溝道頂部及溝道側上方。溝槽隔離物在立面上低 于所述鰭溝道區域地被接納于所述體半導體襯底內且沿所述溝道長度的相對溝道側延 伸。在橫截面上橫向于所述溝道長度的溝槽隔離物包括下溝槽莖及從所述下溝槽莖橫 向朝向且在立面上低于所述鰭溝道地延伸的若干橫向突出部。上文實施例中的每一者 均描繪這一實例性個別場效應晶體管溝道區域，其中可將所蝕刻的溝槽在球形部分下 面的下部分視為具有突出部36/36b所包括的上橫向突出部的下溝槽莖。本發明的實施例還包括DRAM電路，所述DRAM電路包括多個存儲器單元。所 述多個存儲器單元中的每一個存儲器單元包括場效應晶體管，其具有一對源極/漏極 區域；電容器，其與所述源極/漏極區域中的一者連接；及位線觸點，其與所述源極/ 漏極區域中的另一者連接。舉例來說，圖24描繪包括晶體管53 (即，圖18的晶體管 53)的實例性此類DRAM存儲器單元75。電容器70與源極/漏極區域48中的一者連 接且位線觸點80與源極/漏極區域48中的另一者連接。舉例來說，位線觸點80將借 助位線與晶體管73的所描繪柵極線52之間的圖18中所示的源極/漏極區域48連接， 且圖18中的晶體管53的下部描繪的源極/漏極區域48將與適當的電容器70連接。
權利要求
1、一種形成場效應晶體管的方法，其包括在半導體襯底內且在半導體材料溝道區域的相對側上沿所述溝道區域的長度形成溝槽隔離材料，所述溝槽隔離材料經形成而包括相對的絕緣突出部，所述絕緣突出部沿所述溝道長度部分地在所述溝道區域下方朝向彼此延伸且其中半導體材料被接納于所述突出部上方；沿所述溝道長度蝕刻所述溝槽隔離材料以暴露所述半導體材料的相對側；沿所述溝道長度蝕刻所述半導體材料的所述暴露的相對側以形成相對于所述突出部向上突出的溝道鰭；及在所述鰭的頂部及相對側上方沿所述溝道長度形成柵極。
2、 如權利要求1所述的方法，其中形成所述溝槽隔離材料包括形成沿所述溝道 的所述長度延伸的絕緣突出部內表面，所述內表面相對于橫向于所述溝道長度的鰭厚 度而凸狀彎曲。
3、 如權利要求l所述的方法，其中沿所述溝道長度的所述半導體材料具有頂部， 在所述蝕刻所述半導體材料的所述暴露的相對側以形成所述溝道鰭期間掩蔽所述頂 部。
4、 如權利要求l所述的方法，其中沿所述溝道長度的所述半導體材料具有頂部， 在所述蝕刻所述半導體材料的所述暴露的相對側以形成所述溝道鰭期間不掩蔽所述頂 部，且所述方法進一步包括在所述蝕刻所述半導體材料的所述暴露的相對側以形成所 述溝道鰭期間蝕刻所述頂部。
5、 如權利要求1所述的方法，其中至少在立面上實施所述蝕刻所述溝槽隔離材 料到所述相對絕緣突出部。
6、 如權利要求5所述的方法，其中所述蝕刻所述溝槽隔離材料是到橫向鄰近所 述相對絕緣突出部的絕緣材料的絕緣材料中。
7、 如權利要求5所述的方法，其中所述蝕刻所述溝槽隔離材料是大致各向異性的且到橫向鄰近所述相對絕緣突出部的絕緣材料的絕緣材料中。
8、 如權利要求5所述的方法，其中所述蝕刻所述溝槽隔離材料是到所述相對絕 緣突出部內的絕緣材料中。
9、 如權利要求5所述的方法，其中所述蝕刻所述溝槽隔離材料未到所述相對絕 緣突出部內的任何絕緣材料中。
10、 如權利要求5所述的方法，其包括將所述相對絕緣突出部形成為具有立面厚 度，所述蝕刻所述溝槽隔離物至少到所述立面厚度的中點。
11、 如權利要求10所述的方法，其中將所述相對絕緣突出部形成為具有底面， 所述蝕刻所述溝槽隔離物未到所述底面。
12、 一種形成場效應晶體管的方法，其包括在半導體襯底內且在半導體材料溝道區域的相對側上沿所述溝道區域的長度形 成溝槽隔離材料，所述溝槽隔離材料經形成而包括相對的絕緣突出部，所述絕緣突出 部沿所述溝道長度朝向彼此延伸且其中半導體材料被接納于所述突出部上方；沿所述溝道長度蝕刻所述溝槽隔離材料以暴露所述半導體材料的相對側且從所 述相對絕緣突出部蝕刻所述溝槽隔離材料中的一些材料；沿所述溝道長度蝕刻所述半導體材料的所述暴露的相對側以形成溝道鰭；及在所述鰭的頂部及相對側上方沿所述溝道長度形成柵極。
13、 如權利要求12所述的方法，其中所述半導體襯底包括體單晶硅。
14、 如權利要求12所述的方法，其中所述半導體襯底包括絕緣體上半導體襯底。
15、 如權利要求12所述的方法，其中所述從所述相對絕緣突出部蝕刻所述溝槽 隔離材料中的一些材料發生在蝕刻所述半導體材料的所述暴露的相對側以形成所述溝 道鰭之前。
16、 如權利要求12所述的方法，其中所述從所述相對絕緣突出部蝕刻所述溝槽 隔離材料的至少一些蝕刻與所述蝕刻所述半導體材料的所述暴露的相對側以形成所述 溝道鰭相稱地發生。
17、 如權利要求12所述的方法，其中所述從所述相對絕緣突出部蝕刻所述溝槽 隔離材料中的一些材料對所述溝槽隔離材料是大致各向同性的。
18、 一種形成場效應晶體管的方法，其包括在半導體襯底內在半導體材料溝道區域的相對側上沿所述溝道區域的長度蝕刻 一對溝槽，所述溝槽包括經加襯的側壁及暴露的半導體材料基底；大致各向同性地蝕刻所述半導體材料基底以有效地形成每一溝槽的球形下部分， 所述球形下部分中的每一者包括相對于所述經加襯的側壁橫向向外延伸的突出部，每 一球形下部分的突出部與另一球形下部分的突出部相對且朝向其延伸；大致各向異性地蝕刻穿透所述球形下部分的底面以使所述對溝槽在所述半導體 襯底內延伸得更深；在使所述對溝槽延伸之后，用絕緣材料填充所述溝槽的剩余體積；在所述填充之后，沿所述溝道長度蝕刻所述絕緣材料以暴露所述半導體材料的相 對側；沿所述溝道長度蝕刻所述半導體材料的所述暴露的相對側以形成向上突出的溝 道鰭；及在所述鰭的頂部及相對側上方沿所述溝道長度形成柵極。
19、 如權利要求18所述的方法，其包括將所述相對突出部的每一者內的所述絕 緣材料提供成至少部分地被接納于所述向上突出的溝道鰭下方。
20、 如權利要求18所述的方法，其包括將所述相對突出部的每一者內的所述絕 緣材料均不提供成被接納于所述向上突出的溝道鰭下方。
21、 多個場效應晶體管，其中所述多個場效應晶體管中的每一個場效應晶體管包括半導體襯底，其包括其間接納有鰭溝道區域的一對源極/漏極區域；所述鰭溝道區 域包括在所述對源極/漏極區域之間延伸的溝道長度、沿所述溝道區域的所述長度延伸 的相對溝道側及沿所述溝道區域的所述長度延伸的頂部；所述鰭溝道區域具有橫向于 所述溝道長度的最大厚度；柵極，其沿所述溝道長度被接納于所述鰭溝道頂部及所述鰭溝道側上方；及絕緣材料，其被直接接納于沿所述溝道長度延伸的所述鰭溝道區域下方且僅部分 地跨越橫向于所述溝道長度的所述鰭溝道最大厚度延伸，所述絕緣材料包含沿所述溝 道長度在所述鰭溝道區域下方相對于所述鰭溝道區域最大厚度朝向彼此向內突出的相 對部分。
22、 多個場效應晶體管，其中所述多個場效應晶體管的每一個場效應晶體管包括體半導體襯底，其包括其間接納有鰭溝道區域的一對源極/漏極區域；所述鰭溝道區域包括在所述對源極/漏極區域之間延伸的溝道長度、沿所述溝道區域的所述長度延伸的相對溝道側及沿所述溝道區域的所述長度延伸的頂部；柵極，其沿所述溝道長度被接納于所述鰭溝道頂部及所述鰭溝道側上方；及溝槽隔離物，其在立面上低于所述鰭溝道區域地被接納于所述體半導體襯底內且 沿所述溝道長度沿所述相對溝道側延伸，在橫截面上橫向于所述溝道長度的所述溝槽 隔離物包括下溝槽莖及從所述下溝槽莖橫向朝向所述鰭溝道且在立面上低于所述鰭溝 道地延伸的若干上橫向突出部。
23、 一種包括多個存儲器單元的DRAM電路，其中所述多個存儲器單元中的每一個存儲器單元包括場效應晶體管，其具有一對源極/漏極區域；電容器，其與所述 源極/漏極區域中的一者連接；及位線觸點，其與所述源極/漏極區域中的另一者連接， 所述場效應晶體管包括半導體襯底，其包括所述對源極/漏極區域且具有接納于所述對源極/漏極區域之間的鰭溝道區域；所述鰭溝道區域包括在所述對源極/漏極區域之間延伸的溝道長度、沿所述溝道區域的所述長度延伸的相對溝道側及沿所述溝道區域的所述長度延伸的頂部；所述鰭溝道區域具有橫向于所述溝道長度的最大厚度；柵極，其沿所述溝道長度被接納于所述鰭溝道頂部及所述鰭溝道側上方；及絕緣材料，其被直接接納于沿所述溝道長度延伸的所述鰭溝道區域下方且僅部分 地跨越橫向于所述溝道長度的所述鰭溝道最大厚度延伸，所述絕緣材料包含沿所述溝 道長度在所述鰭溝道區域下方相對于所述鰭溝道區域最大厚度朝向彼此向內突出的相 對部分。
24、 一種包括多個存儲器單元的DRAM電路，其中所述多個存儲器單元中的每 一個存儲器單元包括場效應晶體管，其具有一對源極/漏極區域；電容器，其與所述 源極/漏極區域中的一者連接；及位線觸點，其與所述源極/漏極區域中的另一者連接，所述場效應晶體管包括-體半導體襯底，其包括所述對源極/漏極區域且具有接納于所述源極/漏極區域之間的鰭溝道區域；所述鰭溝道區域包括在所述對源極/漏極區域之間延伸的溝道長度、沿所述溝道區域的所述長度延伸的相對溝道側及沿所述溝道區域的所述長度延伸的頂部；柵極，其沿所述溝道長度被接納于所述鰭溝道頂部及所述鰭溝道側上方；及 溝槽隔離物，其在立面上低于所述鰭溝道區域地被接納于所述體半導體襯底內且 沿所述溝道長度沿所述相對溝道側延伸，在橫截面上橫向于所述溝道長度的所述溝槽 隔離物包括下溝槽莖及從所述下溝槽莖橫向朝向所述鰭溝道且在立面上低于所述鰭溝 道地延伸的若干上橫向突出部。
全文摘要
本發明揭示一種形成場效應晶體管的方法，其包含在半導體襯底內且在半導體材料溝道區域的相對側上沿所述溝道區域的長度形成溝槽隔離材料。所述溝槽隔離材料經形成而包括相對的絕緣突出部，所述絕緣突出部沿所述溝道長度部分地在所述溝道區域下方朝向彼此延伸且其中半導體材料被接納于所述突出部上方。沿所述溝道長度蝕刻所述溝槽隔離材料以暴露所述半導體材料的相對側。沿所述溝道長度蝕刻所述半導體材料的暴露的相對側以形成相對于所述突出部向上突出的溝道鰭。在所述鰭的頂部及相對側上方沿所述溝道長度形成柵極。揭示其它方法及結構。
文檔編號H01L21/336GK101536166SQ200780042020
公開日2009年9月16日 申請日期2007年10月29日 優先權日2006年11月17日
發明者保羅·格里沙姆, 山·D·唐, 戈登·A·哈勒 申請人:美光科技公司