專利名稱：：用于將間距倍增大于2的因數的單個間隔物工藝及相關中間ic結構的制作方法
技術領域：
：本發明在若干實施例中一般來說涉及用于半導體制作的掩蔽技術，且更特定來說涉及包括間距倍增的掩蔽技術。
背景技術：
：由于許多因素(其中包括對增加的便攜性、計算能力、存儲器容量及能量效率的需求)，集成電路的大小正不斷減小。形成集成電路的組成特征(例如，電裝置及互連線)的大小也持續降低以促進此大小減小。降低特征大小的趨勢在集成電路(IC)工業中較明顯，舉例來說，在例如動態隨機存取存儲器(DRAM)、快閃存儲器、靜態隨機存取存儲器(SRAM)及鐵電(FE)存儲器等存儲器電路或裝置中。集成電路存儲器的其它實例包括MRAM(包括磁阻元件)、可編程熔絲存儲器、可編程導體存儲器(包括金屬摻雜硫屬化物玻璃元件)、SRAM、SDRAM、EEPROM及其它易失性及非易失性存儲器方案。舉一個實例，DRAM常規上包含數百萬個相同的電路元件，稱作存儲器單元。DRAM存儲器單元常規上包括兩個電裝置存儲電容器及存取場效晶體管。每一存儲器單元是可存儲一個數據位(二進制數字)的可尋址位置。可通過晶體管將位寫入到單元且可通過感測電容器中的電荷讀取所述位。通過降低包含存儲器單元的電裝置的大小及存取存儲器單元的導線的大小，存儲器裝置可制造得更小。另外，可通過將更多的存儲器單元裝配于存儲器裝置中的給定區域內來增加存儲容量。常規上使用其中首先在半導體襯底上方的臨時層中形成界定特征的圖案且隨后使用常規蝕刻化學物將所述圖案轉移到所述襯底的工藝來形成所述特征(例如，導線)。通常使用光刻法來圖案化光可定義(或光致抗蝕劑)層內的此類特征。在光刻法中，使用包括引導光(或輻射)穿過具有對應于將要在襯底中形成的特征圖案的圖案的光罩的工藝來在所述光可定義層中形成所述特征圖案。可通過"間距"的概念來描述特征的大小，間距被定義為兩個相鄰特征中的相同點之間的距離。這些特征通常由鄰近特征之間的間隔界定。間隔通常由例如絕緣體等材料填充。因此，對于規則的圖案(例如，成陣列)，可將間距視為特征的寬度與所述特征的一個側上分隔所述特征與相鄰特征的間隔的寬度的和。然而，由于例如光學及光(或輻射)波長等因素，光刻技術各自具有最小間距，低于此最小間距，特定光刻技術便不能夠可靠地形成特征。因此，給定光刻技術的最小間距限制是進一步減小特征大小的阻礙。"間距倍增"或"間距加倍"是一種用于使光刻技術的能力延伸超出其最小間距的建議方法。間距倍增方法圖解說明于圖1A-1F中且描述于頒發給勞雷(Lowrey)等人的第5，328，810號美國專利中，此專利的全部揭示內容以引用的方式并入本文中。參照圖1A，在光致抗蝕劑層中以光刻方式形成線10圖案，所述光致抗蝕劑層上覆于可消耗材料層20上，而可消耗材料層20又上覆于襯底30上。如圖1B中所示，然后使用蝕刻(例如各向異性蝕刻)將圖案轉移到層20，從而形成占位符或心軸40。可剝離光致抗蝕劑線10且可以各向同性方式蝕刻心軸40以增加相鄰心軸40之間的距離，如圖1C中所示。隨后在心軸40上方沉積間隔物材料層50，如圖1D中所示。然后在心軸40的側上形成間隔物60，即延伸或經原始形成而從另一材料的側壁延伸的材料。所述間隔物形成是通過以方向性間隔物蝕刻從水平表面70及80優先蝕刻間隔物材料而完成，如圖1E中所示。然后移除剩余的心軸40，僅留下間隔物60，其一起充當用于圖案化的掩模，如圖1F中所示。因此，如果給定間距先前包括界定一個特征及一個間隔的圖案，那么相同寬度現在包括兩個特征及兩個間隔，其中所述間隔由(例如)間隔物60界定。因此，有效地降低了可通過光刻技術實現的最小特征大小。盡管在以上實例中間距實際上被減半，但常規上將此間距減小稱作間距"加倍"或更一般來說，稱作間距"倍增"。因此，常規上，將間距"倍增"某一因數實際上涉及使間距減小所述因數。因此，可在兩個相反意義上使用間距規則圖案中相同元件之間的距離及固定線性距離中特征的數量。間距倍增(或間距加倍)假設后一種意義，即，如果間距加倍，那么在其中光刻法僅界定一個特征及間隔的區域中界定兩個特征及間隔。在2005年6月9日提出申請頒發給韋爾斯("Wells")的第11/150,408號美國專利申請案揭示用于使用間隔物作為后續間隔物的心軸來形成間距倍增的特征的方法。根據本文中所揭示的方法，在襯底上方的心軸的側壁上形成第一組間隔物。基于所述側壁位置來選擇所述間隔物的寬度，使得所述間隔物在所需位置處居中。移除所述心軸且使用所述間隔物作為后續間隔物形成的心軸。然后在所述第一組間隔物上沉積第二材料且回蝕刻所述第二材料以形成第二組間隔物。所述第二組間隔物的寬度經選擇，使得這些間隔物也在其所需位置處居中。移除所述第一組間隔物且使用所述第二組間隔物作為用于蝕刻襯底的掩模。相應地，實現間距倍增因數4，且因此此技術可擴展到間距倍增因數8、16等。作為另一實例，在2005年6月2日提出申請頒發給桑特等人("Sant")的第11/144,543號美國專利申請案揭示用于使用間隔物形成的多個級來形成間距倍增的特征的方法。根據本文中所揭示的方法，使用多個間距倍增的間隔物來形成具有具有異常小的臨界尺寸的特征的掩模圖案。移除在多個心軸周圍形成的每一對間隔物中的一者且在剩余間隔物周圍沉積由兩種互選擇性可蝕刻材料形成的交替層。然后蝕刻由所述材料中的一者形成的層，留下由所述材料中的另一者形成的垂直延伸層，其形成掩模圖案。作為替代方案，不是沉積交替層，而是在剩余間隔物周圍沉積無定形碳，此后在所述無定形碳上形成間隔物對的多個循環，從而移除所述間隔物對中的一者并沉積無定形碳層。可重復所述循環以形成所需圖案。針對間距倍增使用多個間隔物形成步驟的方法產生較大的處理成本。舉例來說，韋爾斯的第11/150,408號美國專利申請案的工藝兩次形成間隔物以實現間距倍增因數4。另外，形成緊密特征需要使用高分辨率光學掃描儀，其可增加處理成本。舉例來說，具有約100nm的分辨率的248納米(nm)光學掃描儀在提出申請時花費約$20,000,000,且具有約65nm的分辨率的193nm掃描儀花費約$30，000，000。另外，當前可與193nm掃描儀一同使用的光致抗蝕劑材料不如可供248nm掃描儀使用的那些光致抗蝕劑材料強健，因此對現有光致抗蝕劑掩模上的間隔物形成增加限制。相應地，有利地形成低于光刻技術的最小間距的特征，同時使處理步驟的數量最小化，且最終使處理時間及成本最小化。相應地，有利地準許間距倍增到的程度的靈活性
發明內容根據對實施例的詳細說明且根據附圖將更好地了解本發明，所述詳細說明及附圖僅圖解說明本發明而不限定本發明，且附圖中圖1A-1F是根據現有技術間距加倍方法的用于形成導線的掩蔽圖案的序列的示意性截面側視圖2A-2F是根據本發明實施例的用于形成間距倍增因數4的特征圖案的工藝的示意性截面側視圖3-12示意性地圖解說明根據本發明實施例的類似于圖2A-2F的方法的用于形成間距倍增因數4的線圖案的方法；圖3是根據本發明實施例的部分形成的集成電路的示意性截面側視圖，其從頂部到底部顯示光可定義層、臨時層、硬掩模層、轉移層及襯底；圖4A及4B是根據本發明的實施例圖3的部分形成的集成電路在線圖案在所述光可定義層中形成之后的示意性截面側視圖及俯視平面圖5是根據本發明的實施例圖4A及4B的部分形成的集成電路在所述線圖案被轉移到所述臨時層之后的示意性截面側視圖6A及6B是圖5的部分形成的集成電路在所述光可定義層被以各向同性方式蝕刻(或修整)之后的示意性截面側視圖及俯視平面圖。根據本發明的實施例，包含所述臨時層及光可定義層的線界定第一及第二心軸；圖7是根據本發明的實施例圖6A及6B的部分形成的集成電路在間隔物材料被保形地毯覆沉積在所述襯底上方之后的示意性截面側視圖8是根據本發明的實施例圖7的部分形成的集成電路在所述間隔物材料被蝕刻以在所述心軸的側壁上形成間隔物之后的示意性截面側視圖9是根據本發明的實施例圖8的部分形成的集成電路在第二心軸被蝕刻掉之后的示意性截面側視圖10是根據本發明的實施例圖9的部分形成的集成電路在第一心軸的暴露部分被蝕刻掉從而在硬掩模層上方留下線圖案之后的示意性截面側視圖11是根據本發明的實施例圖10的部分形成的集成電路在所述線圖案被轉移到所述硬掩模層及所述轉移層之后的示意性截面側視圖12A及12B是根據本發明的實施例圖11的部分形成的集成電路在所述線圖案被轉移到所述襯底且所述硬掩模及轉移層被移除之后的示意性截面側視圖及俯視平面圖12C是根據本發明的實施例圖12A及12B的部分形成的集成電路在所述線的終端或"回路"已被移除之后的示意性俯視平面圖13A-13H是根據本發明實施例的用于形成間距倍增因數6的特征圖案的工藝的示意性截面側視圖14-22B示意性地圖解說明根據本發明實施例的類似于圖13A-13H的方法的用于形成間距倍增因數6的線圖案的方法；圖14是根據本發明實施例的部分形成的集成電路的示意性截面側視圖，其從底部到頂部顯示襯底、轉移層、第一硬掩模層、第二硬掩模層、第三硬掩模層及光可定義層；圖15A及15B是根據本發明的實施例圖14的部分形成的集成電路在線圖案在所述光可定義層中形成之后的示意性截面側視圖及俯視平面圖16是根據本發明的實施例圖15A及15B的部分形成的集成電路在所述線圖案被轉移到所述第二及第三硬掩模層之后的示意性截面側視圖17是圖16的部分形成的集成電路在堆疊心軸由各向同性及選擇性蝕刻不同地修整之后的示意性截面側視圖。根據本發明的實施例，包含所述第二硬掩模層、第三硬掩模層及光可定義層的線界定第一、第二及第三心軸；圖18是根據本發明的實施例圖17的部分形成的集成電路在間隔物材料被保形地毯覆沉積在所述襯底上方之后的示意性截面側視圖19是根據本發明的實施例圖18的部分形成的集成電路在所述間隔物材料被蝕刻以在所述心軸的側壁上形成間隔物之后的示意性截面側視圖20是根據本發明的實施例圖19的部分形成的集成電路在所述第一、第二及第三心軸的暴露部分被蝕刻掉從而在所述第一硬掩模層上方留下線圖案之后的示意性截面側視圖21是根據本發明的實施例圖20的部分形成的集成電路在所述線圖案被轉移到所述第一硬掩模層及所述轉移層之后的示意性截面側視圖22A及22B是根據本發明的實施例圖21的部分形成的集成電路在所述線圖案被轉移到所述襯底、所述硬掩模及轉移層被移除且所述線的終端被蝕刻掉以留下隔離的線之后的示意性截面側視圖及俯視平面圖；及圖23A-23C是根據本發明實施例的部分形成的集成電路的示意性俯視平面圖，其顯示據以提供到根據圖2-22B的方法形成的線的接觸的方法。應了解，所述圖式及其中的特征未按比例繪制。具體實施例方式根據本發明的實施例，提供其中使用單個間隔物步驟來完成間距倍增因數2n的方法，從而提供處理時間及成本的巨大靈活性及節約。另外，可使用較不昂貴的光學掃描儀(例如，365nm掃描儀)來執行根據實施例的方法，從而增加處理成本上的額外節約。根據本發明的實施例，在襯底上方提供n(其中n22)層堆疊心軸。所述襯底可包含硅晶片，另一半導電材料的晶片或包括半導電材料層及一個或一個以上插入層(例如，硬掩模層)的另一體襯底。所述n層心軸中的每一者可包含彼此大致平行的多個心軸。在一個實施例中，所述心軸界定平行線。層ii處的心軸可被安置在層n-l處的心軸上方，安置在層n-l處的心軸上且相對于層n-l處的所述心軸居中且與層n-l處的心軸直接接觸。層n處的鄰近心軸之間的橫向距離或間隔大于層n-l處的鄰近心軸之間的橫向距離或間隔。接下來，同時在所述心軸周圍形成間隔物，且移除所述心軸的暴露部分，從而留下間隔物圖案。然后，將所述間隔物圖案用于處理。舉例來說，隨后可提供蝕刻化學物以將所述間隔物圖案轉移到下伏的襯底。此步驟可需要將所述間隔物圖案轉移到上覆于所述襯底上的一個或一個以上硬掩模層且隨后移除所述間隔物。根據本發明實施例的方法的間距可倍增因數2n。舉例來說，在兩層心軸(n=2)的情況下，所述間距倍增因數4，且在三層心軸(n=3)的情況下，所述間距倍增因數6、8等。在一個實施例中，所述襯底包含上部層間電介質(ILD)層且通過所述掩模處理形成鑲嵌溝槽。在此種情況下，間隔物圖案包含具有連接回路端的伸長線，且所述方法進一步包含在將間隔物圖案轉移到所述ILD中之前阻斷所述回路端。在另一實施例中，所述襯底包含導體(例如，Si、多晶硅、Al、W、WSix、Ti、TiN等)且所述間隔物圖案包含具有連接回路端的伸長線。在此種情況下，在將所述間隔物圖案轉移轉移到所述導體之前或之后移除所述回路端。實施例的方法可用于形成間距倍增因數4、6等的特征(例如，線)圖案。此類特征可充當各種裝置中的組件，例如具有規則的電裝置陣列的裝置，且尤其是易失性及非易失性存儲器裝置(例如，DRAM、ROM或快閃存儲器(包括NAND快閃存儲器)的存儲器單元陣列的線陣列及邏輯陣列。應了解，當材料的蝕刻速率比暴露給相同蝕刻劑的其它材料的蝕刻速率大至少約2倍時，認為所述材料選擇性地或優先地可蝕刻。在某些實施例中，所述蝕刻速率比暴露給相同蝕刻劑的其它材料的蝕刻速率大至少約10倍、大至少約20倍或大至少約40倍。在本發明實施例的背景下，使用"選擇性"來表示針對給定蝕刻劑一個或一個以上材料相對于一個或一個以上其它材料的蝕刻速率的蝕刻速率。作為實例，對于包含第一層及第二層的襯底，對包含所述第一層的材料具有選擇性的蝕刻化學物以大致比所述第二層大的速率來蝕刻所述第一層。將在兩種情況的背景下論述本發明的實施例。在第一種情況下，在襯底中形成間距倍增因數4的特征圖案。在第一種情況下，在襯底中形成間距倍增因數6的特征圖案。應了解，本文中所提供的方法可用于形成間距倍增大于6的因數的特征。作為實例，根據實施例的方法可用于形成間距倍增因數8、IO等的特征。現在將參照圖式，其中各圖式中相同的編號指代相同的部件。應了解，所述圖式及其中的特征未必按比例繪制。此外，盡管以下說明指定特定材料，但所屬領域的技術人員將易于了解，只要合適的選擇性蝕刻化學物可供所說明的轉移步驟使用，可采用具有更少或更多數量的硬掩模及臨時層(其之間有或沒有額外的蝕刻終止層)的其它材料組合。間距倍增因數4參照圖2A，在一實施例中，在安置在多個層上方的光可定義層81中形成特征圖案，所述多個層從頂部到底部包括第一硬掩模層82、第二硬掩模層83、第三硬掩模層84及襯底85。所述襯底可包括將要圖案化或摻雜的晶片的頂部半導體層或一部分、將要圖案化的導電層或將要圖案化的絕緣體以形成(例如)鑲嵌特征。盡管所圖解說明的實施例包含第一、第二及第三硬掩模層82-84，但應了解，可如需提供其它層。第三硬掩模層84也可稱作"蝕刻終止"或"轉移層"。另外，盡管編號為第一、第二及第三(從頂部到底部)，但可容易地以相反順序使用所述術語。應了解，所述方法實施例可用于圖案化半導體晶片上方的導電層(例如，Si、多晶硅、Al、W、WSix、Ti、TiN等)以形成導線，圖案化半導體晶片或半導體晶片上方的絕緣體(例如，Si02)以形成鑲嵌特征。參照圖2B，使用對包含第一及第二硬掩模層82及83的材料具有選擇性的蝕刻化學物來將所述特征圖案轉移到第一及第二硬掩模層82及83。也就是說，所述蝕刻化學物以比包圍層(例如，暴露的第三硬掩模層84)快的速率蝕刻第一及第二硬掩模層82及83。所述圖案轉移可同時移除光可定義層81,或可在單獨的步驟中將其移除。接下來，各向同性地蝕刻(或"修整")第一硬掩模層82，如圖2C中所示。包含第一及第二硬掩模層82及83的特征分別界定多個第一心軸86及多個第二心軸87。所述第一心軸平行于所述第二心軸延伸。盡管未顯示，在其它布置中，如果需要增加第二心軸87之間的間隔那么也可修整所述第二心軸，但其保持寬于上覆的第一心軸86。在所圖解說明的實施例中，第一及第二心軸86及87是定向于頁的平面中的平行線。每一第一心軸86可具有比對應的下伏第二心軸87的第二寬度小的第一寬度。可大致將第一心軸86安置在第二心軸87上。在一實施例中，第一心軸86相對于第二心軸87居中。接下來，參照圖2D，同時在第一及第二心軸86及87的側壁上形成間隔物88。如所屬技術中已知，可通過保形沉積及間隔物層的水平部分的各向異性(或方向性)選擇性移除來形成此類間隔物。參照圖2E，蝕刻第一及第二心軸86及87的暴露部分89以形成間隔物圖案90。然后，可使用間隔物圖案90作為硬掩模。舉例來說，隨后可將圖案90轉移到第三硬掩模層84(如圖2F中所示)，從而在第三硬掩模層84中形成線84a圖案。因此，間距倍增因數4(相對于在光可定義層中形成的特征圖案)的特征圖案在所述襯底上方形成。第三硬掩模層84將充當將線84a圖案轉移到襯底85的掩模。應了解，此最低級的硬掩模是任選的，但在創建低輪廓、短掩模特征時有利，以最小化縱橫比決定蝕刻(ARDE)的效應及/或原本因直接使用圖2E的結構作為掩模來處理襯底85而產生的微負載效應。參照圖3-12，在本發明的實施例中，圖解說明用于形成間距倍增因數4的特征的工藝。除采用初始光可定義層作為心軸層中的一者以外，所述工藝類似于圖2A-2F的工藝。圖3顯示部分形成的集成電路100的截面側視圖。繼續參照圖3,在襯底110上提供各種掩蔽層120-150。將使用層120-150來形成用于圖案化襯底110的掩模，如下文所論述。可基于化學物及工藝條件的考慮來為本文中所論述的各種圖案形成及圖案轉移步驟選擇上覆于襯底110上的層120-150的材料。由于最頂部的選擇性可定義層150與襯底110之間的層可用于將圖案轉移到襯底110，因此可選擇選擇性可定義(例如，光可定義)層150與襯底110之間的層120-140中的每一者，使得可相對于其它暴露材料選擇性地對其進行蝕刻。由于上覆于襯底110上的層120-150的目標是允許在襯底110中形成經良好界定的圖案，因此應了解，如果使用合適的材料、選擇性蝕刻化學物及/或工藝條件，那么可替代層120-150中的一者或一者以上。另外，應了解，可在襯底110上方添加額外掩蔽層以形成相對于襯底110具有改善的蝕刻選擇性的掩模。舉例來說，如果層150是硬掩模層，那么可在層150上方提供額外的光可定義層(未顯示)。本文中所論述的各種層的實例性材料包括氧化硅(例如，Si02)、金屬氧化物(例如，A1203)、氮化硅(Si3N4)、多晶硅(polySi)、無定形硅(a-Si)、無定形碳(a-C)及電介質抗反射涂布(DARC，富硅氮氧化硅)，其中每一者可相對于其它材料中的至少三者可靠且選擇性地蝕刻。繼續參照圖3，集成電路IOO從底部到頂部包含襯底110、轉移層120、硬掩模層130、另一硬掩模層(在本文中還稱作"臨時層")140及光可定義(或光致抗蝕劑)層150。襯底110可以是硅晶片、另一半導電材料的晶片或包括半導電材料層的另一體襯底。在某些實施例中，襯底110可包含額外的層及特征(未顯示)。光致抗蝕劑層150可由任何光致抗蝕劑材料形成，包括所屬技術中已知的光致抗蝕劑材料。光致抗蝕劑層150可與(例如)157nm、193nm、248nm或365nm波長的光學掃描儀、193nm波長的浸沒系統、極紫外系統(包括13.7nm系統)或電子束光刻系統兼容。合適的光致抗蝕劑材料的實例包括對氟化氬(ArF)敏感的光致抗蝕劑(即適合與ArF光源一同使用的光致抗蝕劑)，及對氟化氪(KrF)敏感的光致抗蝕劑(即適合與KrF光源一同使用的光致抗蝕劑)。在其它實施例中，層150及任何后續抗蝕劑層可由可通過納米壓印光刻法圖案化的抗蝕劑形成，例如通過使用模型或機械力來圖案化所述抗蝕劑。作為一個實例，光致抗蝕劑150可包含(例如)化學放大抗蝕劑材料，例如來自富士膠巻奧林株式會社(FUJIFILMOLINCo.,Ltd)的FEP-171或來自東京應化工業株式會社(TokyoOhkaKogyoCo.,Ltd)的EP-009。根據本發明的實施例，采用較長波長的光學掃描儀用于實現處理成本的減小。根據本發明實施例的方法實現使用分辨率限制大于150nm或大于200rnn的光刻系統來得到所述分辨率限制的一半、四分之一、六分之一等的特征大小。舉例來說，可使用248nm的光學掃描儀來實現使用157rnn的掃描儀或甚至更小可獲得的相同特征間隔(例如，線或溝槽間隔)。繼續參照圖3，基于為其它層及襯底110選擇的材料來選擇層120-150中的每一者的材料，所有所述材料經選擇使得選擇性蝕刻化學物可供下文中所說明的蝕刻步驟使用。作為實例，在層150為光致抗蝕劑層的情況下，臨時層140可由硅(例如，無定形硅)形成，硬掩模層130可由氮化硅(Si3N4)形成，且轉移層120可由無定形碳或多晶硅/二氧化硅雙分子層形成。表1列舉層120-150中的每一者的材料的合適組合。應了解，層120-150中的每一者的其它材料也是可行的。表l.層組合l組合2組合3組合4組合5150抗蝕劑a-Ca-CSiSi02140a-Sia-Sia-SiSi3N4或Si02Si或Si3N4130Si3N4、八1203或Si3N4A1203或鵬2八1203或Si美、Si、A1203Hf02Hf02或Hf02<table>tableseeoriginaldocumentpage14</column></row><table>如果層150不是光致抗蝕劑層(組合2-5)，那么可在硬掩模層120-150的最頂部上方提供光致抗蝕劑層。舉例來說，如果層150由a-C形成，那么可在所述a-C層上方提供光可定義層(除其它層以外，如果需要)。盡管在表1中提供材料與層的某些組合的實例，但應了解，材料與層的其它組合歸屬于本發明實施例的范圍內。可使用所屬技術中已知的任何沉積技術來施加轉移層120、硬掩模層130及臨時層140，所述沉積技術包括但不限于旋涂沉積、化學氣相沉積(CVD)、數字CVD、原子層沉積(ALD)、等離子增強型ALD(PEALD)及物理氣相沉積(PVD)。通常通過旋轉涂敷來施加光可定義層150。已形成所需的層堆疊120-150時，接下來通過間距倍增來形成間隔物圖案。在下文所說明的實施例中，根據表1的組合選擇層120-150。盡管下文提供的蝕刻化學物適用于此組合，但應了解可將所述蝕刻化學物應用于其它組合。參照圖4A及4B，在光可定義層150中形成包含間隔或溝槽175的圖案170,所述間隔或溝槽可被由光可定義材料形成的特征150a定界。圖4B是進行中(或部分形成)的集成電路100在圖案170在光可定義層150中形成之后的示意性俯視平面圖。圖4A是沿圖4B的線4A-4A截取的截面圖。可使用248nm或193nm的光通過(例如)光刻法來形成溝槽175，其中將光可定義層150暴露給穿過光罩的輻射且然后使其顯影。在被顯影之后，剩余的光致抗蝕劑材料形成掩模特征，例如線150a。如圖所示，特征150a可包含平行且伸長的線，其中其平行長度是其寬度的至少10倍，更通常是其寬度的至少100倍。盡管其大部分長度平行，但從圖25A-25C(在下文中說明)的說明應了解，所述線可包括特別用以促進接觸的彎曲或轉彎。所述特征對于形成(例如)用作存儲器陣列上的邏輯中的導線的規則線陣列最有用。參照圖5，將光可定義層150中的圖案170轉移到臨時層140，從而創建對應的線140a。在所圖解說明的實施例中，"a"指示間距。可使用對層140及150的材料具有選擇性的各向異性(或方向性)蝕刻來完成此轉移。在一個實施例中，所述圖案轉移包含使用相對于層130及150對層140的材料具有選擇性的蝕刻化學物。可使用(例如)溴化氫(HBr)等離子來完成所述圖案轉移。在所圖解說明的實施例中，所述蝕刻化學物不顯著地移除包含層130的材料，其在所圖解說明的實施例中充當蝕刻終止。參照圖6A及6B，通過相對于線140a及硬掩模層130進行各向同性及選擇性蝕刻以形成線150b來"修整"線150a。圖6B是集成電路100在線150a的蝕刻之后的示意性俯視平面圖。圖6A是沿圖6B的線6A-6A截取的截面圖。在一個實施例中，所述各向同性蝕刻不蝕刻層130及線140a。另一選擇為，也可通過同一蝕刻或單獨的蝕刻更小程度地修整下伏線140a。基于層130及線140a及150a的材料來選擇蝕刻化學物。可使用(例如)02/Cl2、02/HBr等離子或02/S02/N2等離子來各向同性蝕刻所圖解說明光致抗蝕劑的線150a。繼續參照圖6A及6B，線140a及150b分別界定第一及第二心軸。心軸140a及150b將充當間隔物的占位符(參見下文)。接下來，參照圖7及8，同時在心軸140a及150b的側壁上形成間隔物。參照圖7，保形地在暴露的表面(包括硬掩模層130及第一及第二心軸140a及150b的頂部及側壁)上方保形毯覆沉積間隔物材料層180。層180可具有約等于將要從層180形成的所需間隔物寬度的厚度，從而計及因后續處理步驟(例如，間隔物蝕刻或心軸移除)而可發生的任何尺寸改變。層180可由(例如)氧化物(Si02、A1203、Hf02)或氮氧化硅形成。間隔物層180可相對于硬掩模層130及第一及第二心軸140a及150a選擇性地可蝕刻。接下來，參照圖8，間隔物層180經受各向異性(或方向性)蝕刻以從部分形成的集成電路100的水平表面優先移除間隔物材料。在SiC02間隔物材料的情況下，可使用(例如)采用含CF4、CHF3及/或CH2F2等離子的反應性離子蝕刻(RIE)來執行此種方向性蝕刻(還稱作間隔物蝕刻)。所述蝕刻化學物可對包含間隔物層180的材料具有選擇性。繼續參照圖8，間隔物185的寬度由"B"表示，第一心軸140a的寬度由"C"表示且第二心軸150b的寬度由"D"表示。在一個實施例中，"B"可小于或等于(C-D)/2。在另一實施例中，"B"可小于或等于(C-D)/3。在再一實施例中，"B"可約等于(C-D)/4。在某些實施例中，"B"經選擇以具有大約相等的線/間隔圖案。在一個實施例中，"B"約等于"D"。間隔物寬度"B"由用于形成間隔物185的處理條件(例如，沉積厚度、蝕刻化學物、暴露時間)確定。應了解，圖8中所示特征的位置及寬度將控制最終形成的掩模特征的位置及寬度(參見圖10及11)及襯底110中的最終圖案(參見圖12A及12B)。接下來，參照圖9及10，選擇性地移除第一及第二心軸140a及150b的暴露部分(即，心軸140a及150b未被間隔物185覆蓋的若干部分)以留下自支撐的間隔物。所述自支撐間隔物界定間隔物圖案190。所述圖式顯示延伸進并延伸出所述頁的線圖案190的截面圖。在一個實施例中，使用選擇性地移除第一及第二心軸140a及150b的單個各向異性蝕刻化學物來執行心軸移除。在所圖解說明的實施例中，使用第一蝕刻化學物移除第二心軸150b的暴露部分，此后使用第二蝕刻化學物移除第一心軸140a的暴露部分來執行心軸移除。作為實例，如果第一心軸140a由無定形硅形成且第二心軸150b由光致抗蝕劑材料形成，那么可使用含氧的等離子蝕刻心軸150b且使用HBr等離子蝕刻心軸140a。如包含硬掩模層130的材料(例如，Si3N4)，氧化硅間隔物185將抵抗兩個蝕刻。接下來，參照圖ll，將間隔物圖案190轉移到層120及130，從而形成線120a及130a。可針對每一層使用選擇性掩模蝕刻化學物連續完成(即，轉移到層BO，此后轉移到層120)或使用同一蝕刻化學物同時完成圖案轉移。作為實例，如果層130由SigN4形成，那么所述蝕刻化學物可包含含氟的等離子，例如CHF3/02/He等離子或C4Fs/CO/Ar等離子。作為另一實例，如果層130由Al203或Hf02形成，那么可使用含BCl3的等離子。隨后可使用可對層120的材料具有選擇性的方向性蝕刻來蝕刻轉移層120。作為實例，如果層120由無定形碳形成，那么可使用含硫磺及氧的等離子，例如S(V02等離子。如按從圖10到11的順序所圖解說明，可在通過掩模蝕刻襯底iio進行處理之前移除間隔物185及第一心軸140a的剩余部分以減小掩模特征的縱橫比。舉例來說，在間隔物185包含氧化硅(例如，Si02)且第一心軸140a包含無定形硅的情況下，可使用濕式或干式蝕刻執行間隔物移除。取決于所選擇的移除化學物，可在硬掩模層130的蝕刻之后但在蝕刻轉移層120之前執行間隔物/心軸移除。可相對于硬掩模及轉移層120、130選擇性地移除心軸。接下來，參照圖12A及12B，其中線120a及130a充當掩模，將圖案190轉移到襯底110以形成線191與襯底110中的間隔或溝槽192交替的圖案190。圖12B是集成電路100在圖案轉移之后的示意性俯視平面圖。圖12A是沿圖12B的線12A-12A截取的截面圖。盡管在所圖解說明的實施例中，線120a及130a充當用于到襯底110的圖案轉移的掩模，但應了解，可移除線130a且線120a可充當所述掩模。可使用基于襯底的材料的蝕刻化學物來將圖案190轉移到所述襯底。作為實例，如果所述襯底包含硅，那么可使用各向異性蝕刻(例如，BCl3/Cl2或碳氟化合物等離子蝕刻)來通過形成于轉移層120中的圖案選擇性地蝕刻襯底110。如果所述襯底在硅晶片上方包含Si02(ILD)，那么可使用碳氟化合物等離子蝕刻化學物來形成鑲嵌特征。如果所述襯底包含金屬(例如，Al)，那么可使用基于氯的等離子來形成導線。隨后可選擇性地移除線120a及130a。作為替代方案，可使用在襯底110的頂表面處停止的化學機械拋光(CMP)來移除線120a及130a。繼續參照圖12B，可在陣列的端處通過回路端線195來連結線191。回路端線195是心軸線的終端處間隔物沉積的結果。注意，在上部心軸上的收縮或修整工藝期間，所述上部心軸在x及y兩個方向(以及垂直)上收縮，從而產生所圖解說明的同心間隔物回路。當然，當界定存儲器陣列的線時，與其寬度相比，所述線比所顯示的尺寸長得多。如果需要個別線，那么執行單獨的掩模及蝕刻步驟(未顯示)以移除間隔物圖案(圖10或11)或襯底110中的所得線191的終端回路端。舉例來說，可施加掩模以保護線191(使終端及線195不被覆蓋)且使用蝕刻化學物來移除線195。隨后移除保護性掩模以給出圖12C中所圖解說明的線191圖案l卯。另一選擇為，對于鑲嵌工藝，在轉移到下部層之前(圖11或12A及12B)，保護性掩模可阻斷間隔物圖案的端(圖lO或ll)。因此，使用單個間隔物形成步驟在襯底110中形成間距倍增因數4的線191(例如，導線)圖案190。如果集成電路IOO在間距倍增之前每一間隔"a"包括一個心軸(參見圖5)，那么在間距之后，間隔"a"包含四個線。應了解，線191的圖案190在外圍處可具有各種集成電路組件，例如焊接墊及未間距倍增的特征(例如，線)。在后續處理步驟中，可形成到線191的互連。在一個實施例中，線191彼此之間可間隔約50及IOO納米(nm)。在另一實施例中，線191彼此之間可間隔約20及50nm。在某些實施例中，所述線之間的間隔可經選擇以避免所述線之間的電短路。盡管已使用圖3-12中所圖解說明的工藝來形成線，但應了解，所述工藝可用于形成鑲嵌特征。在此種情況下，襯底110可以是絕緣體(例如，Si02)且間距倍增因數4的間隔192代表將要在所述絕緣體中形成的溝槽的位置，其可填充有導電材料。間距倍增因數6將論述用于形成間距倍增因數6的特征(例如，線、間隔)圖案的方法的實施例。參照圖13A,在一實施例中，在安置在多個掩蔽層上方的光可定義層201中形成特征圖案210,所述多個層從頂部到底部包括第一硬掩模層202、第二硬掩模層203、第三硬掩模層204、第四硬掩模層205及襯底206。如在先前的實施例中，所述襯底可包括將要圖案化或摻雜的晶片的頂部半導體層或部分、將要圖案化的導電層或將要圖案化的絕緣體以形成(例如)鑲嵌特征。在所圖解說明的實施例中，所述特征是垂直于頁的平面定向的線。盡管所圖解說明的實施例包含第一、第二第三及第四硬掩模層202-205，但應了解，可提供其它硬掩模及臨時層，例如額外的插入蝕刻終止層。應了解，本發明實施例的方法可用于圖案化半導體晶片上方的導電層(例如，Si、多晶硅、Al、W、WSix、Ti、TiN等)以形成導線，圖案化半導體晶片或半導體晶片上方的絕緣體(例如，Si02)以形成鑲嵌特征。參照圖13B,使用單個蝕刻或一系列選擇性蝕刻將特征圖案210轉移到第一、第二及第三硬掩模層202-204。接下來，參照圖13C，各向同性地修整第一硬掩模層202。所述蝕刻化學物選擇性地修整包含第一硬掩模層202的材料。所述各向同性蝕刻在第一硬掩模層202中形成改變的特征圖案211。接下來，在第一硬掩模層202充當掩模的情況下，使用對包含第三硬掩模層203的材料具有選擇性的各向異性(或方向性)蝕刻化學物來將所述改變的特征圖案211轉移到第二硬掩模層203，如圖13D中所圖解說明。接下來，參照圖13E,各向同性且選擇性地蝕刻(相對于第二及第三硬掩模層203及204)第一硬掩模層202。盡管參照特定的蝕刻順序來說明圖13B-13E，但所屬領域的技術人員應了解可到達圖13E的結構的其它蝕刻順序。間距倍增工藝的此級處的線分別在第一、第二及第三硬掩模層202-204中界定第一、第二及第三心軸212-214。在一個實施例中，至少對于其大部分長度來說，所述第二及第三心軸平行于所述第一心軸延伸。接下來，在心軸212-214上保形地沉積間隔物材料且對其進行各向異性蝕刻以形成心軸212-214周圍的間隔物215，如圖13F中所示。接下來，在心軸212-214充當掩模的情況下，各向異性蝕刻心軸212-214的暴露部分217以形成相對于在光可定義層201中形成的線(參見圖13A)間距倍增因數6的線圖案216，如圖13G中所示。換句話說，在其中光刻法已界定一個線及一個間隔的間隔(圖13A)中，現在界定六個線及六個間隔(圖13G)。接下來，參照圖13H,使用對包含第四硬掩模層205的材料具有選擇性的蝕刻化學物來將線圖案216轉移到第四硬掩模層205。第四硬掩模層(或轉移層)205將充當用于到襯底206(未顯示)的后續圖案轉移或所述襯底的通過掩模的其它處理(例如，氧化、氮化、電摻雜、自對準硅化等)的所述掩模。圖14-21圖解說明根據本發明的另一實施例的用于形成間距倍增因數6的特征的工藝，其中光致抗蝕劑加倍以作為最頂部心軸。參照圖14,部分形成的集成電路300從底部到頂部包含襯底310、轉移層320、第一硬掩模層330、第二硬掩模層340、第三硬掩模層350及光可定義材料層360。轉移層320將充當用于到襯底310的圖案轉移的最終掩模。在隨后的處理步驟中，將在層340-360中形成心軸，其中層360中的心軸由光可定義材料形成。然而，如在圖13A-13H中，層360可以是硬掩模層且集成電路300進一步包含上覆于層360上的光可定義層。繼續參照圖14，襯底310可包括將要圖案化或摻雜的晶片的頂部半導體層或部分、將要圖案化的導電層或將要圖案化的絕緣體以形成(例如)鑲嵌特征。光致抗蝕劑層360可由任何光致抗蝕劑材料(包括所屬技術中已知的光致抗蝕劑材料)形成，且可與157nm、193nm、248nm或365nm波長的光學掃描儀、193nm波長的浸沒系統、極紫外系統(包括13.7nm系統)或電子束光刻系統兼容。基于化學物及工藝條件的考慮來為本文中所論述的各種圖案形成及圖案轉移步驟選擇上覆于襯底310上的層320-360的材料。層320-360中的每一者可經選擇，使得可相對于下文中所論述步驟的其它暴露材料對所述層進行選擇性蝕刻。由于上覆于襯底310上的層320-360的目標是允許在襯底310中形成經良好界定的圖案，因此應了解，如果使用合適的材料、化學物及/或工藝條件，那么可替代層320-360中的一者或一者以上。另外，應了解，可在襯底310上方添加額外掩蔽層以形成相對于襯底310具有改善的蝕刻選擇性的掩模，例如額外的插入蝕刻終止層。作為實例，在層360由光可定義材料形成的情況下，層350可由BARC、旋涂有機膜或無定形碳形成；層340可由無定形硅形成；層330可由Si3N4形成；且層320可由無定形碳形成。所屬領域的技術人員應了解，層320-360中的每一者的其它組合及排列也是可行的。參照圖15A及15B,在光可定義層360中形成包含間隔或溝槽375的圖案370，所述間隔或溝槽可被由光可定義材料形成的特征360a定界。圖15B是進行中(或部分形成)的集成電路300在圖案370在光可定義層360中形成之后的示意性俯視平面圖。圖15A是沿圖15B的線15A-15A截取的截面圖。可使用248nm或193nm的光通過(例如)光刻法來形成溝槽375，其中將光可定義層360暴露給穿過光罩的輻射且然后使其顯影。層360可由具有比層350高的蝕刻速率(相對于所使用的特定化學物)的材料形成(參見下文)。一般來說，較低分辨率的光刻系統(例如，248nm)系統可用于所圖解說明的工藝，但仍實現較好的特征大小。在一個實施例中，層360由248nm抗蝕劑形成。在所圖解說明的實施例中，間距由"E"指示。如圖所示，特征360a可包含平行且伸長的線，其中其平行長度是其寬度的至少10倍，更通常是其寬度的至少100倍。盡管其大部分長度平行，但從圖23A-23C(在下文中說明)的說明應了解，所述線可包括特別用以促進接觸的彎曲或轉彎。所述特征對于形成(例如)用于存儲器裝置中的規則線陣列最有用。參照圖16，將光可定義層360中的線360a圖案370轉移到第二及第三掩模層340及350，從而創建線340a及350a。可使用對層340及350的材料具有選擇性的各向異性(或方向性)蝕刻來完成此轉移。在一個實施例中，所述圖案轉移包含使用對層350的材料具有選擇性的第一蝕刻化學物，此后使用對層340的材料具有選擇性的蝕刻化學物。在另一實施例中，可使用單個蝕刻化學物來蝕刻層340及350。作為實例，可使用S02/02/Ar/N2等離子蝕刻層350，此后使用HBr等離子蝕刻層340來完成圖案轉移。在所圖解說明的實施例中，所述蝕刻化學物不顯著地移除包含層330的材料，其在所圖解說明的實施例中充當蝕刻終止。作為替代方案，可使用穿過層340及350的濺射蝕刻(例如，Ar濺射蝕刻)來完成圖案轉移，在此情況下將對濺射進行定時以不蝕刻層330。參照圖17，通過相對于線340a及層330進行各向同性及選擇性蝕刻以形成線360c及350b來修整線360a及350a。通過選擇層360a及350a的材料的正確組合(參見圖16)及適當的修整化學物，可在一個修整步驟中實現從圖16到圖17的轉變，如所圖解說明。如果層350a及350b是有機的，那么可使用02/Cl2、02/HBr或02/S02/N2等離子。另一選擇為，可在多個修整步驟中不同程度地各向同性且選擇性地修整不同級處的不同心軸材料以到達圖17的結構。接下來，參照圖18及19，同時在心軸340a及350b及360c的側壁上形成間隔物。參照圖18，保形地將間隔物材料層380保形毯覆沉積在集成電路300的暴露表面上方，所述暴露表面包括層330及心軸340a、350b及360c的頂部及側壁。層380可具有約等于將要形成的所需間隔物385寬度的厚度(參見圖19)，從而計及因后續處理步驟(例如，間隔物蝕刻或心軸移除)而可發生的任何尺寸改變。對于上述材料組合，層380可由(例如)氧化物(例如，Si02、A1203、Hf02)或氮氧化硅形成。更一般來說，間隔物層380可相對于硬掩模層330及心軸340a、350b及360c選擇性地可蝕刻。參照圖19，間隔物層380經受各向異性(或方向性)蝕刻以從部分形成的集成電路300的水平表面移除間隔物材料。所述蝕刻化學物可對間隔物層380的材料具有選擇性。針對所選擇的材料組合，可使用(例如)采用含CF4、CHF3及域NF3的等離子的RIE來執行此種方向性蝕刻(還稱作間隔物蝕刻)。繼續參照圖19，間隔物385的寬度由"F"表示，第一心軸340a的寬度由"G"表示，第二心軸350b的寬度由"H"表示且第三心軸360c的寬度由"I"表示。間隔物寬度"F"將確定在襯底310中形成的特征之間的間隔。在一個實施例中，"F"可小于或等于(H-I)/2。在另一實施例中，"F"可小于或等于(H-I)/3。在再一實施例中，"F"可約等于(H-I)/4。"F"可經選擇以便甚至獲得線/間隔寬度。在一個實施例中，"G"與"H"之間的差(即，G-H)約等于"H"與"I"之間的差(即，H-I)。"I"可約等于"F"。間隔物寬度"F"由用于形成間隔物385的處理條件(例如，沉積厚度、蝕刻化學物、蝕刻時間)確定。應了解，圖19中所示特征的位置及寬度將控制最終形成的掩模特征的位置及寬度(參見圖20及21)及襯底310中的最終圖案(參見圖22A及22B)。接下來，參照圖19-21，選擇性地移除心軸340a、350b及360c的暴露部分(即，心軸340a、350b及360c不被間隔物385覆蓋的若干部分)以留下自支撐的間隔物385。自支撐間隔物385界定間隔物圖案390，其可界定將要在襯底310中形成的伸長線圖案。所圖解說明的實施例是延伸進并延伸出所述頁的線圖案390的截面圖。可使用(例如)對層340-360中的至少一者具有選擇性的蝕刻化學物或多個選擇性蝕刻化學物來蝕刻所述心軸。作為實例，可使用SO2/O2/Ar/N2RIE蝕刻心軸350b及360c，此后使用HBrRIE等離子蝕刻心軸340a來完成圖案轉移。接下來，參照圖21，將間隔物圖案390轉移到層320及330，從而形成線320a及330a。可使用對每一層具有選擇性的蝕刻化學物連續完成(即，層330，此后是層320)或使用同一蝕刻化學物或物理(濺射蝕刻)同時完成圖案轉移。作為實例，如果層330由Si3N4形成，那么可使用含氟的等離子，例如CHF3/02/He或C4F8/CO/Ar等離子。作為另一實例，如果層330由Al203或Hf02形成，那么可使用含BCl3的等離子。隨后可使用可對包含層320的材料具有選擇性的方向性蝕刻來蝕刻轉移層320。作為實例，如果層320由BARC或無定形碳形成，那么可使用含硫磺的等離子，例如scvo等離子。如按從圖20到21的順序所圖解說明，可在通過掩模處理(例如，蝕刻襯底)之前移除間隔物385及第一及第二心軸340a及350b的剩余部分，以減小掩模特征的縱橫比。舉例來說，如果間隔物385包含氧化硅(例如，Si02)，第一心軸340a包含無定形硅且第二心軸350b包含無定形碳，那么可使用濕式或干式蝕刻(例如，濕式緩沖氧化物蝕刻或使用基于氟的等離子的干式蝕刻)來執行間隔物移除。作為替代方案，可使用旋涂填充物及化學物機械拋光(CMP)來移除間隔物385及心軸340a及350b。硬掩模層330可充當蝕刻終止阻擋層以保護轉移層320內的圖案390。取決于所選擇的移除化學物，可在硬掩模層330的蝕刻之后但在蝕刻轉移層320之前執行間隔物/心軸移除。可相對于硬掩模層330及轉移層320選擇性地移除心軸。接下來，參照圖22A及22B，其中線320a及330a充當掩模，將圖案390轉移到襯底310以形成線391與襯底310中的間隔或溝槽392交替的圖案390。圖22B是集成電路300在圖案轉移及用以移除線391的終端的單獨掩模及蝕刻步驟之后的示意性俯視平面圖(參見下文)。圖22A是沿圖22B的線22A-22A截取的截面圖。盡管在所圖解說明的實施例中，線320a及330a充當用于到襯底310的圖案轉移的掩模，但應了解，可移除線330a且線320a可充當所述掩模。繼續參照圖22A及22B,如果將要蝕刻的襯底是半導體晶片或導體，那么可使用各向異性蝕刻(例如，BCl3/Ch等離子蝕刻)來完成圖案轉移，以通過在轉移層320中形成的圖案選擇性地蝕刻襯底310。隨后選擇性地移除線320a及330a。作為替代方案，可使用化學機械拋光(CMP)來移除線320a及330a。執行后續掩模及蝕刻步驟以移除線391的終端。也就是說，施加掩模以保護線391(使終端不被覆蓋)且使用蝕刻化學物來移除所述終端。隨后移除所述保護性掩模以給出圖22B中所圖解說明的線391圖案390。另一選擇為，對于鑲嵌工藝，在轉移到下部層之前，保護性掩模可阻斷間隔物回路的端(參見圖12B及所附論述)。因此，線圖案相對于形成于光可定義層360中的圖案(參見圖15A)間距倍增因數6。在集成電路300在間距倍增之前每一間隔"E"包括一個心軸及一個間隔或溝槽(參見圖15A)的情況下，在間距倍增之后，間隔"E"包含六個線391及六個間隔或溝槽392。在一個實施例中，線390彼此之間可間隔約50及IOO納米(nm)。在另一實施例中，線390彼此之間可間隔約20及50nm。在某些實施例中，所述線之間的間隔可經選擇以避免所述線之間的電短路。參照圖23A-23C，其圖解說明用于形成到使用方法實施例形成的線的接觸的步驟序列。所圖解說明的序列是間距倍增因數4的線的接觸形成的實例；然而，所屬領域中的技術人員應了解，本文所教示的原理也可用于形成到間距倍增因數6、8等的線的接觸。圖23A是部分形成的集成電路400在形成心軸410及415之后的示意性俯視平面圖。所述心軸界定伸長且間距倍增的線。所述間距倍增的線鄰接未間距倍增的特征(例如，導線、接觸或墊)。集成電路400可類似于圖6A及6B中所示的集成電路。心軸415上覆于心軸410上，所述心軸由間隔420定界。心軸上覆于硬掩模層422(通過間隔420可看到)、轉移層(未顯示)及襯底425(參見圖23C)上。所述襯底包含上覆于半導體晶片425上的導電層(例如，Si、多晶硅、Al、W、WSix、Ti、TiN等)(參見圖23C)。集成電路400在心軸410及415的終端處包含回路或彎曲430。根據以上說明應了解，最初圖案化(例如，通過光刻法)的垂直堆疊的心軸410、415具有相同的寬度。然而，在差別收縮或修整之后，使得上部心軸415比下部心軸410窄。相應地，選擇具有較窄區段416的初始圖案，使得所述修整工藝從那些較窄的區段416完全移除所述上部心軸，從而留下下部心軸410的沒有任何上覆上部心軸的區段。此外，剩余下部心軸410包括此較窄區段416中下部心軸410的線之間的相對較寬的間隔窗口。在圖23A的圖解說明中，顯示每一較窄區段416中有兩個此類鄰近窗口。如根據后續圖式將了解，區段416中的較窄橋及寬窗口兩個特征促進間距倍增的特征到未間距倍增的特征(例如，接觸)的電連接。此外，將圖案的其它區段417制造得比所述線寬。在修整之后，上部心軸415保持比在陣列區段中寬。如根據后續圖式將了解，在此類較寬區段417中形成的間隔物間隔得更遠，從而也促進間距倍增的線使用未間距倍增的特征(例如，接觸)的單獨電連接。因此，如由界定陣列中的線的寬區段417、窄區段416及的中間區段中的三個不同寬度表明，初始圖案包括沿所述圖案變化的線寬度，以促進將由側壁間隔物界定的特征之間的電連接。參照圖23B,通過在心軸410及415上方保形毯覆沉積間隔物材料，此后通過方向性間隔物蝕刻(優先蝕刻毯覆保形間隔物層的水平段)以形成間隔物圖案來形成間隔物431。間隔物431由圖23B中心軸410、415的邊緣上的厚黑色線代表。可執行修整及間隔物蝕刻，使得其不蝕刻硬掩模層422。點線箭頭423指示將在那里切割(用于常規蝕刻)或阻斷(用于鑲嵌制作)導線426的位置(參見圖23C)。掩模特征440(其可在圖23C的導線426被界定之后由單獨的接觸掩模界定)充當將在圖案轉移到上覆于襯底425上的導電層之后形成的接合墊460的位置(參見下文)。所圖解說明的箭頭形狀423跨越上述間隔的較寬窗口，使得常規光刻法可準確地放置阻斷或切割掩模。接下來，參照圖23C，將間隔物圖案轉移到上覆于襯底425上的導電層，且移除下伏于圖23B中所示的箭頭的線的若干部分以形成隔離的導線426。圖23C的集成電路進一步包含用于建立到線426的電接觸的接合墊460。盡管己使用圖23A-23C中所圖解說明的序列常規地蝕刻導線，但應了解，所述序列可用于蝕刻鑲嵌特征的溝槽或絕緣(例如，Si02)或半導電(例如，硅)襯底中的線。盡管已在某些實施例中圖解說明了間距倍增的特征，但應了解，可隨間距倍增的特征形成未間距倍增的特征(例如，焊接墊)。在某些情況下，未間距倍增的特征可上覆于間距倍增的特征上。因此，在一個實施例中，提供一種用于制作集成電路的方法。所述方法包含在襯底上方提供第一心軸，所述第一心軸具有第一寬度；及大致在所述第一心軸上方提供第二心軸，所述第二心軸具有比所述第一寬度小的第二寬度。同時在所述第一及第二心軸的側壁上形成間隔物。選擇性地移除所述心軸的相對于所述間隔物的至少若干部分以形成由所述間隔物界定的間隔物圖案，且將所述間隔物圖案轉移到所述襯底。在另一實施例中，提供一種用于使用分層的心軸來形成沿一個維度間距倍增因數2n的線圖案的方法。所述方法包含在襯底上方提供n層堆疊心軸，其中n22，所述n層中的每一者包含多個彼此大致平行的伸長心軸，其中層n處鄰近心軸之間的距離大于層n-l處鄰近心軸之間的距離。同時在所述心軸的側壁上形成間隔物。在再一實施例中，提供一種部分形成的集成電路("IC")。所述部分形成的IC包含襯底上方的第一心軸，所述第一心軸具有第一寬度(A);及所述第一心軸上方的第二心軸，所述第二心軸具有第二寬度(B)，其中A〉B。所述部分形成的IC進一步包含所述心軸的側壁上的間隔物，所述間隔物具有間隔物寬度(C)，其中2。在另一實施例中，掩蔽工藝包括在兩個或兩個以上堆疊膜上方界定圖案。將所述圖案轉移到兩個或兩個以上堆疊膜中。相對于所述兩個或兩個以上堆疊膜中的下部膜減小至少上部膜中的元件的尺寸以產生兩個或兩個以上堆疊的心軸。同時在所述堆疊心軸的側壁上形成間隔物。因此，所屬領域的技術人員應了解，可在不背離本發明的范圍的情況下對上文所說明的方法及結構作出各種其它省略、添加及修改。舉例來說，且并非限制，通過在線陣列(例如，在存儲器陣列中)的背景下說明，本文中所教示的間距倍增技術將應用于各種各樣的背景下。舉例來說，本文中所教示的技術可應用于光學元件(例如，衍射光柵)、MEMS結構、邊緣射極等。在這些應用中的某些應用中，不需要到間距倍增特征的電連接，從而甚至進一步簡化所述應用。本文中所教示的方法用于將特征大小延伸到光可定義大小以下，但甚至應用于光學分辨率不受限制的情況，以采用較不昂貴的光刻系統。此外，應了解，本文中所說明的技術可延伸到更大數量的心軸級，且可與采用多個間隔物沉積步驟的技術組合，且可多次重復所述工藝以實現更復雜的圖案。所有此類修改及改變既定歸屬于所附權利要求書所界定的本發明的范圍內。權利要求1、一種用于制作集成電路的方法，其包含在襯底上方提供第一心軸，所述第一心軸具有第一寬度；大致在所述第一心軸上方提供第二心軸，所述第二心軸具有比所述第一寬度小的第二寬度；同時在所述第一及第二心軸的側壁上形成間隔物；選擇性地移除所述心軸的相對于所述間隔物的至少若干部分以形成由所述間隔物界定的間隔物圖案；及通過由所述間隔物圖案界定的掩模處理所述襯底。2、如權利要求l所述的方法，其中處理包含蝕刻以將所述間隔物圖案轉移到所述襯底。3、如權利要求2所述的方法，其進一步包含將所述間隔物圖案轉移到下部硬掩模層及在處理之前移除所述間隔物。4、如權利要求3所述的方法，其中所述襯底包含上部層間電介質層且通過所述掩模處理形成鑲嵌溝槽。5、如權利要求4所述的方法，其中所述間隔物圖案包含具有連接的回路端的伸長線，且所述方法進一步包含在處理之前阻斷所述回路端。6、如權利要求3所述的方法，其中在所述襯底上方提供所述第一心軸包含在導體上方提供所述第一心軸。7、如權利要求6所述的方法，其中所述間隔物圖案包含具有連接的回路端的伸長線，且所述方法進一步包含在處理之前移除所述回路端。8、如權利要求l所述的方法，其中提供所述第二心軸包含提供平行于所述第一心軸延伸的所述第二心軸。9、如權利要求1所述的方法，其中提供所述第二心軸包含提供相對于所述第一心軸居中的所述第二心軸。10、如權利要求1所述的方法，其中同時形成所述間隔物提供具有比所述第一寬度小的第三寬度的間隔物。11、如權利要求1所述的方法，其中提供所述第二心軸包含使用分辨率限制大于約200nm的光刻法。12、如權利要求l所述的方法，其進一步包含在所述第二心軸上提供第三心軸，所述第三心軸具有第三寬度。13、如權利要求12所述的方法，其中提供所述第三心軸包含提供具有比所述第二寬度小的所述第三寬度的所述第三心軸。14、如權利要求13所述的方法，其中提供所述第三心軸包含提供相對于所述第二心軸居中的所述第三心軸。15、如權利要求1所述的方法，其中選擇性地移除包含移除所述第一心軸的若干部分。'16、如權利要求1所述的方法，其中選擇性地移除包含留下所述第一心軸的直接在所述第二心軸的所述側壁上的間隔物下方的若干部分。17、如權利要求1所述的方法，其中形成間隔物包含在所述襯底的表面上毯覆沉積間隔物材料。18、如權利要求1所述的方法，其中同時形成間隔物包含提供具有小于或等于所述第一寬度的約半倍減去所述第二寬度的半倍的寬度的間隔物。19、一種用于使用分層的心軸沿一個維度形成間距倍增因數2n的線圖案的方法，其包含在襯底上方提供n層堆疊心軸，其中n22，所述n層中的每一者包含多個伸長心軸，所述多個伸長心軸對于其大部分長度而言彼此大致平行，其中層n處的心軸在層n-l處的心軸上方且平行于層n-l處的所述心軸，其中層n處的鄰近心軸之間的距離大于層n-l處的鄰近心軸之間的距離；及同時在所述心軸的側壁上形成間隔物。20、如權利要求19所述的方法，其中提供n層堆疊心軸包含提供層n處的與層n-l處的心軸直接接觸的心軸。21、如權利要求19所述的方法，其中提供n層堆疊心軸包含提供層n處的在層n-l處的心軸上方大致居中的心軸。22、如權利要求19所述的方法，其進一步包含選擇性地移除所述心軸的相對于所述間隔物的至少若干部分以形成由所述間隔物界定的間隔物圖案。23、如權利要求22所述的方法，其進一步包含將所述間隔物圖案轉移到所述襯底以形成所述間距倍增因數2n的線圖案。24、如權利要求23所述的方法，其中將所述間隔物圖案轉移到所述襯底包含形成界定溝槽的所述線圖案。25、如權利要求19所述的方法，其中提供n層堆疊心軸包含提供界定線的心軸。26、如權利要求19所述的方法，其中提供n層堆疊心軸包含提供層n處的比層n-l處的個別心軸窄的個別心軸。27、如權利要求19所述的方法，其進一步包含在所述襯底與所述心軸之間提供一個或一個以上硬掩模層。28、如權利要求19所述的方法，其進一步包含在所述襯底與所述心軸之間提供轉移層。29、如權利要求19所述的方法，其中在所述襯底上方提供n層堆疊心軸包含在半導體晶片上方提供n層堆疊心軸。30、如權利要求29所述的方法，其中在所述襯底上方提供n層堆疊心軸包含在所述半導體晶片上方包含層間電介質層的襯底上方提供n層堆疊心軸。31、一種部分形成的集成電路(IC)，其包含襯底上方的第一心軸，所述第一心軸具有第一寬度(A)，及所述第一心軸上方的第二心軸，所述第二心軸具有第二寬度(B)，其中A〉B;及所述心軸的側壁上的間隔物，所述間隔物具有間隔物寬度(C)，其中<formula>formulaseeoriginaldocumentpage4</formula>。32、如權利要求31所述的部分形成的IC，其中所述第二心軸大致在所述第一心軸上方-33、如權利要求31所述的部分形成的IC，其中<formula>formulaseeoriginaldocumentpage4</formula>。34、如權利要求33所述的部分形成的IC，其中<formula>formulaseeoriginaldocumentpage4</formula>。35、如權利要求31所述的部分形成的IC，其中所述第二心軸相對于所述第一心軸居中36.如權利要求31所述的部分形成的IC，其進一步包含所述第二心軸上方的第三心軸，所述第三心軸具有第三寬度，其中所述第三寬度小于所述第二寬度。37、如權利要求36所述的部分形成的IC，其中所述第三心軸相對于所述第二心軸居中。38、如權利要求31所述的部分形成的IC，其中所述第一及第二心軸為平行線。39、如權利要求31所述的部分形成的IC，其中所述間隔物界定間隔物圖案。40、如權利要求39所述的部分形成的IC，其中所述間隔物圖案包含用于NAND快閃存儲器的控制柵極堆疊的特征。41、如權利要求39所述的部分形成的IC，其中所述間隔物圖案包含邏輯陣列的特征。42、如權利要求39所述的部分形成的IC，其中所述間隔物圖案包含柵極陣列的特征。43、如權利要求39所述的部分形成的IC，其中所述間隔物圖案包含存儲器陣列的特征。44、如權利要求39所述的部分形成的IC，其中所述間隔物圖案包含動態隨機存取存儲器(DRAM)裝置的特征。45、一種掩蔽工藝，其包含-在兩個或兩個以上堆疊膜上方界定圖案；將所述圖案轉移到所述兩個或兩個以上堆疊膜中；相對于所述兩個或兩個以上堆疊膜中的下部膜減小至少一上部膜的元件的尺寸以產生兩個或兩個以上堆疊心軸；及同時在所述堆疊心軸的側壁上形成側壁間隔物。46、如權利要求45所述的工藝，其中界定所述圖案包含光刻法。47、如權利要求45所述的工藝，其中界定所述圖案包含形成窄區段，所述窄區段的寬度經選擇以使得在減小尺寸時在所述窄區段中移除所述上部膜，而在減小尺寸之后在所述圖案的其它區段中所述上部膜仍留作心軸。48、如權利要求45所述的工藝，其中界定所述圖案包含形成寬區段，所述寬區段的寬度經選擇以分離形成于所述寬區段中的側壁間隔物，使得光刻法可界定到由所述寬區段中的所述側壁間隔物界定的特征的接觸，而光刻法不能夠單獨地接觸由所述圖案的其它區段中的所述側壁間隔物界定的特征。49、如權利要求45所述的工藝，其中界定所述圖案包含沿所述圖案改變線的寬度以促迸由所述側壁間隔物界定的特征之間的電連接。50、如權利要求45所述的工藝，其中界定所述圖案包含在所述圖案的窗口區段中的所述下部膜的鄰近段之間包括窗口，以相對于在由所述圖案的其它區段中的所述下部膜界定的心軸上形成的間隔物的間隙增加在由所述窗口區段中的所述下部膜界定的心軸上形成的間隔物的間隙。51、如權利要求50所述的工藝，其中所述窗口區段包含鄰近窗口，所述鄰近窗口準許間隔物的橫向間隙足以實現到由所述間隔物界定的特征的未間距倍增的接觸。全文摘要本發明提供用于將間距倍增大于2的因數的單個間隔物工藝。在一個實施例中，在襯底上方形成n(其中n≥2)層堆疊心軸(150b)、(140a)，所述n層中的每一者包含彼此大致平行的多個心軸(150b)、(140a)。層n處的心軸(150b)在層n-1處的心軸(140a)上方且平行于心軸(140a)，且層n處的鄰接心軸之間的距離大于層n-1處的鄰接心軸之間的距離。同時在心軸(150b)、(140a)的側壁上形成間隔物(185)。蝕刻掉心軸(150b)、(140a)的暴露部分且將由間隔物(185)界定的線圖案轉移到襯底(110)。文檔編號H01L21/033GK101529557SQ200780037993公開日2009年9月9日申請日期2007年8月20日優先權日2006年8月30日發明者戴維·H·韋爾斯,米爾扎菲爾·K·阿巴切夫申請人:美光科技公司