專利名稱：：用于等離子處理系統的最小化掩模的底切及刻痕的方法用于等離子處理系統的最小化掩^f莫的底切及刻痕的方法
背景技術：
：等離子處理的發展對半導體工業的增長做好了準備。利用等離子處理系統，基片可變為各種器件，如孩i才幾電系統(MEMS)器件。可在一系列操作中處理基片，其中材料被沉積在基片表面并選才奪性地從基片表面上預先確定的區域移除(蝕刻)以在其上形成溝槽、過孔以及其它特4正。考慮這樣的情況，例如，其中硅基片具有絕緣層，且硅層用氟基氣體如SF6、NF3和/或CF4蝕刻。該硅層可具有限定可用于蝕刻的區域掩模(如硬掩模或抗蝕劑掩模)。溝槽可在垂直蝕刻期間在未被該掩模覆蓋的硅層區域內形成。當該硅層被蝕刻時，橫向蝕刻可能無意中發生在該溝槽的側壁的兩邊，導致形成一個或多個掩模底切。如此處所討論的，掩模底切指的是當在溝槽、孔等的側壁在掩模下面被底切時發生的情況。當到達絕緣層時，前面提到的蝕刻往往慢下來。本領域技術人員知道，氟基氣體是效果較差的絕緣層蝕刻劑，絕緣層可為由有才幾和/或無才幾材并+形成的電介質。因此，當該氟基蝕刻劑到達該絕緣層時，更深的橫向蝕刻可發生在該絕緣層與該硅層的交叉部分，導致在該底部溝槽的側壁形成刻痕。如此處所討i侖的，刻痕指的是靠近或位于該絕緣層的硅層壁內的底切。[4]為便于討論，圖l顯示具有掩模底切及刻痕的硅基片的示例。基片IOO可包含石圭基底層(siliconbaselayer)102。絕緣層104布置在石圭層106下方，石圭層可布置在掩一莫層108的下方。為了蝕刻石圭層106,可使用氟基氣體以形成溝槽110。當硅層106^皮蝕刻時，橫向蝕刻可發生在溝槽110的側壁112及114,導致掩模底切116及118。掩模底切及刻痕是不希望發生的，因為掩模底切及刻痕均可導致最終產品(如微機電系統(MEMS)設備)的不可靠性或產量損失。一些制造商試圖通過增加該掩模的尺寸來控制掩模底切的影響。通過憑經驗確定掩模底切的尺寸，制造商可能會通過提高該掩模的尺寸來補償該掩模底切，獲得更優質器件。然而，較大的掩模通常導致從基片形成的器件較少，因此增加了成本。其它制造商試圖通過采用低頻率等離子系統來控制掩模底切和刻痕。盡管，掩才莫底切和刻痕在高頻率等離子處理系統和低頻率等離子處理系統中都會發生，但是本領域技術人員明白，在高頻率等離子系統中，橫向蝕刻分量(component)可能更難以控制，導致更多和/或更深的掩才莫底切及刻痕。在某些示例中，如果刻痕底切太多石圭層，可能會危及其它器件特征。在一個示例中，刻痕124及126連在一起形成貫穿(breakthrough)128，其可導致有缺陷的器件。因此，有些制造商犧牲了用高頻率等離子系統如較快的蝕刻器這樣的優點，通過恢復到低頻率等離子系統，獲得對該橫向蝕刻分量的控制。[8]由于硅半導體工業是高度竟爭的市場，制造商正在尋求更可行的解決方案來解決該掩才莫底切及刻痕問題。
發明內容在一個實施例中，本發明涉及在等離子處理室中用于蝕刻其上具有石圭層的基片的方法。該等離子處理室具有底電才及以及基片在蝕刻期間設置在該底電才及上。該方法包括^5M亍主蝕刻步驟。該方法還包括當到達該硅層內的預先確定的蝕刻深度時，終止該主蝕刻步驟。該預先確定的蝕刻深度為該石圭層厚度的至少70%。該方法進一步包括執行過蝕刻步驟。該過蝕刻步驟包括第一工藝步驟、第二工藝步驟以及第三工藝步驟。該第一工藝步驟采用第一工藝制法。該第二工藝步驟采用第二工藝制法。該第三工藝步驟采用第三工藝制法。該第一工藝制法配置為使用施加至該底電極的第一底部偏壓水平來執行。該第二工藝制法配置為用施加至該底電極的高于該第一底部偏壓水平的第二底部偏壓水平來^丸^f于。該第三工藝制法配置為用施加至該底電極的低于該第二底部偏壓水平的第三底部偏壓水平來執4于。該第一工藝步艱"該第二工藝步驟以及該第三工藝步驟交替執4亍多次。該方法又還包括在該珪層蝕刻穿后終止該過蝕刻步驟。在另一實施例中，本發明涉及在等離子處理室中用于蝕刻其上具有硅層的基片的方法。該等離子處理室具有底電極，且該基片在蝕刻期間設置在該底電極上。該方法包括執行主蝕刻步驟。該方法還包括當到達該硅層內預先確定的蝕刻深度時，終止該主蝕刻步驟。該預先確定的蝕刻深度為該石圭層厚度的至少70%。該方法進一步包括執行過蝕刻步驟。該過蝕刻步驟包括第一工藝步驟、第二工藝步驟以及第三工藝步驟。該第一工藝步驟采用第一工藝制法。該第二工藝步驟采用第二工藝制法。該第三工藝步驟采用第三工藝制法。該第二工藝制法配置為比該第一工藝制法或該第三工藝制法從該硅層去除更多的硅材料。該第一工藝步驟、該第二工藝步驟以及該第三工藝步驟交替才丸^亍多次。該方法又還包^舌在該石圭層^皮蝕刻穿后終止該過蝕刻步驟。本發明的這些以及其它特征將在下文的具體實施方式部分結合所附附圖進行更加詳細的描述。在附圖中，本發明作為示例而非限定來描述，其中相似的標號指的是相似的元件，其中圖1顯示具有掩模底切以及刻痕的硅基片示例；圖2顯示，在一個實施例中，用于關鍵尺寸控制工藝(CDCP)的簡單流程圖解步驟。圖3顯示，在一個實施例中，在等離子處理系統內處理之前的硅基片示例的簡圖。圖4顯示，在一個實施例中，在主蝕刻步驟期間的硅基片。圖5顯示，在一個實施例中，具有聚合物形成氣體混合物層的硅基片。圖6顯示，在一個實施例中，第二蝕刻子步驟之后的硅基片。[19]圖7顯示，在一個實施例中，具有氧基氣體混合物層的硅基片。ii[20]圖8A顯示，在一個實施例中，CDCP之后，掩模底切及刻痕顯著減少的硅基片。圖8B顯示，在一個實施例中，CDCP之后，該掩才莫底切及刻痕顯著消除的硅基片。具體實施例方式參考在所附附圖中描述的一些實施例，本發明將被詳細描述。在下面的描述中，為了才是供對本發明的書刀底理解，闡述了許多具體的細節。然而，顯然，對本4頁i或才支術人員而言，不采用某些或全部這些具體細節，本發明仍可實施。在有的情況下，為了不4吏本發明不必要地才莫糊不清，沒有對熟知的工藝步驟和/或結構進行詳細描述。下文對各種不同的實施例進行了詳細的描述，包括方法和技術。應當牢記本發明也可涵蓋包括計算機可讀介質的制造品，在介質上存儲有用于執行發明技術實施例的計算機可讀操作指南。該計算機可讀介質可包括例如半導體、磁、光磁、光、或其它形式的用于儲存計算機可讀代碼的計算機可讀介質。進而，本發明也可涵蓋用于實施本發明實施例的裝置。這樣的裝置可包括專用的和/或可編程的電路，以執行與本發明實施例有關的任務。這樣的裝置的示例包括多種用途的計算才幾和/或適當編程的專用計算裝置，且可包括計算機/計算裝置與適用于與本發明實施例有關的各種不同任務的專用的/可編程的電路的組合。依據本發明實施例，提供用于在等離子處理系統中處理基片以形成半導體器件的方法。本發明實施例涉及關鍵尺寸控制工藝(CDCP)，其中可#:作該蝕刻工藝以大大減少該^黃向蝕刻分量，導致掩模底切及刻痕的減少。[25]在本文件中，討論用高頻率等離子系統的各種不同的實現。然而，本發明，并不限定于高頻率等離子系統，可在其它等離子系統，包括低頻率等離子系統中采用。如此處所討論的，高頻率指的是底部RF頻率13.56兆赫茲或更高。也如此處所討i侖的，低頻率指的是底部RF頻率低于13.56兆赫茲，更優選地大約50千赫至約900千赫。同樣在本文件中，使用溝槽作為可蝕刻在基片上的一種圖案的示例來討i侖各種不同的討i侖。然而，本發明并不限定為溝槽，可被用于蝕刻其它基片圖案，包括過孔。本發明的實施例包括蝕刻硅層中的兩個等離子工藝步驟，主蝕刻步驟以及過蝕刻步驟。在該主蝕刻步驟，該石圭層可以相對快的蝕刻速度蝕刻。通過快速蝕刻，可能發生在該石圭層的內壁的底切的量會顯著減少。進而，從較快的蝕刻速度可獲得更加一致的蝕刻。該主蝕刻步驟可包括多個中間子步驟。在一個實施例中，該主蝕刻步驟可包括交替的第一沉積子步驟和第一蝕刻子步驟。在第一沉積子步驟中，可4吏用聚合物形成氣體，由此導致該側壁以及該水平表面的鈍化。在該第一蝕刻子步驟，可使用氟基氣體蝕刻該硅層。該第一沉積及第一蝕刻子步驟可交替，其中該第一蝕刻子步驟的去除速率大于該第一沉積步驟的《屯化速率。—旦達到臨界點(如，在一個實施例中，大約剩余10%的硅層)，可通過從該主蝕刻步驟轉換至該過蝕刻步驟而以較低的速率執4亍該蝕刻。在一個實施例中，該過蝕刻步驟可包4舌三個子步驟第二沉積子步驟、第二蝕刻子步驟、以及第三沉積子步-驟。在該第二沉積子步驟，可采用聚合物形成氣體混合物在第一底部偏壓水平沉積聚合物持續預定時限。4妄著批J于第二蝕刻子步13驟，由此導致該石圭層在第二4交高的底部偏壓水平蝕刻預定時限。在一個實施例中，用于該第二蝕刻子步驟的該氣體混合物可為^f壬何蝕刻劑，然而，優選氟基氣體混合物。一旦該第二蝕刻子步驟結束，可才丸行該第三沉積子步驟。在該第三沉積子步驟，可采用氧基氣體混合物以第三底部偏壓水平好持續預定時限來氧化該硅并在該硅層上形成薄的SiOx。該三個子步驟可交替進行，其中該第二蝕刻子步驟的底部偏壓水平大于該第二沉積子步驟的底部偏壓水平。在
背景技術：
中，該第二蝕刻子步驟與該第三沉積子步驟可結合。然而，通過將該蝕刻和該氧化步驟分開，可對該橫向蝕刻分量提供更好的控制。參考隨后的附圖及討論，可更好地理解本發明實施例的特征和優點。圖2顯示，在一個實施例中，用于關4建尺寸控制工藝(CDCP)的步驟的簡單流程圖解步驟。圖2與圖3、4、5、6、7、8A及8B相關進行討論。可用CDCP蝕刻基片的硅層。該基片可設置在等離子處理室的底電極上方。在第一步驟202，提供具有硅層的基片。該石圭層可設置在絕緣層上方。在一個實施例中，該CDCP可包括兩步驟工藝主蝕刻步驟及過蝕刻步驟。圖3顯示，在一個實施例中，在等離子處理系統內處理之前的硅基片示例的筒圖，如可從加利福尼亞州弗里蒙特的Lam研究公司得到的LAM9400DS正tm系統。硅基片300可包括石圭基底層302、絕緣層304、硅層306以及掩模308。在一個實施例中，掩模308可包括但不限于硬質掩模及抗蝕劑掩模。硅層306(如多晶硅、外延硅及單晶)視器件需要可為不同的厚度。可蝕刻形成在絕緣層304上方的硅層306上的該溝槽，以在硅基片302上方形成器件結構。絕緣層3(M可為由有4幾和/或無機材料形成的電介質。絕緣層304也可用來防止對基片基底層302的不希望的蝕刻。[33]再來參考圖2，在下一步驟204,蝕刻硅層可開始于主蝕刻步驟。在一個實施例中，主蝕刻步驟204可包括蝕刻硅層306至近似絕緣層304的深度。同樣，主蝕刻步驟204可包括在硅層306的相當大部分上執行大體垂直蝕刻的第一工藝制法。由于該硅材料的厚度一般是已知的，引發CDCP過蝕刻步驟的臨界點可發生在按照經驗確定的深度。可i人為發生在主蝕刻步艱《204的蝕刻是可以比該過蝕刻步驟的總計蝕刻速率更快的總計速率蝕刻石圭層306,因此減少掩模底切及刻痕。當以較快的速率蝕刻更大百分比的硅層306,可以得到更快并且更一致的蝕刻工藝。在一個實施例中，試-驗結果顯示，可應用快速蝕刻速率至該石圭層的約70-95%的<尤選范圍，80-92%的更優選范圍，且優選約90%。圖4顯示，在一個實施例中，主蝕刻步驟204期間的基片。主蝕刻步驟204可包括任何數量的中間子步驟。在一個實施例中，主蝕刻步驟204可為交替的第一沉積子步驟和第一蝕刻子步驟。在一個實施例中，該第一沉積子步艱A期間采用的氣體混合物可不同于該第一蝕刻子步驟期間采用的氣體混合物。在該第一沉積子步驟，可使用聚合物形成氣體，使得溝槽408的側壁402及404鈍化。在該第一蝕刻子步驟，可使用氟基氣體。考慮例如硅層可被蝕刻的情況。在該第一沉積子步-驟，部分側壁(402及404)以及水平面406可用聚合物形成氣體如QF8鈍化。該第一蝕刻子步驟期間，可發生硅層的垂直蝕刻。優選地，可釆用氟基氣體如SF6作為蝕刻劑。這兩個子步驟可交替，其中該第一蝕刻子步驟的去除速率大于該第一沉積子步驟的鈍化速率，直到到達該臨界點(如大約剩余10%%的硅層，在一個實施例中)。在一個實施例中，該主蝕刻步驟期間可^f吏用多于一個的工藝制法。該主蝕刻步驟期間對多個工藝制法的需求可取決于待形成的器件的要求。表l:主蝕刻步驟參數舉例參數第一沉積子步驟期間第一蝕刻子步驟期間頂部功率(TopPower)綱W至5000W100W至5000W底部偏壓1V至2000V1V至2000V室壓5毫托至200毫托5毫托至200毫托氣體混合物C4F8SF6盡管參數范圍可發生變化，取決于使用的器件類型以及所^使用的等離子處理系統，然而上述表l顯示用于高頻率等離子系統的該第一沉積子步艱《以及該第一蝕刻子步艱《的某些參lt的示例。在一個實施例中，該主蝕刻步-驟可包4舌多于一個的工藝制法。在一個示例中，該第一蝕刻子步驟采用的工藝制法可不同于該第一沉積子步驟所采用的工藝制法。請注意用于該主蝕刻步驟的工藝制法可取決于基片類型以及使用的等離子處理系統。在一個示例中，該第一蝕刻子步驟和/或該第一沉積子步-驟的工藝制法的頂部功率可為介于約100W至約5000W，優選范圍可為大約400W至大約3000W。本領域技術人員應知道，頂部功率通常用做產生等離子的功率源(powersource)。同樣地，該第一蝕刻子步驟和/或該第一沉積子步驟的工藝制法可包括底部偏壓水平的范圍，其可被用來控制離子。施加至該底電極的底部偏壓水平可在約1V至約2000V之間選擇。在一些實施例中，低頻率等離子系統內的優選范圍可加倍。至于室壓，該第一蝕刻子步驟和/或該第一沉積子步驟的工藝制法可包括介于約5毫托至約200毫托的室壓范圍。優選地，室壓可為至少50毫4乇。進而，盡管可〗吏用不同類型的氣體作為蝕刻劑，優選氟基氣體混合物。—旦到達臨界點，CDCP的過蝕刻步驟期間采用的不同工藝制法，再參考圖2，在下一步-驟206，蝕刻石圭層可利用過蝕刻步驟繼續。在一個實施例中，可使用過蝕刻處理以限制可能發生的橫向蝕刻。在一個實施例中，過蝕刻步驟206可包括三個子步驟第二沉積子步驟208、第二蝕刻子步驟210以及第三沉積子步驟212。在下一子步驟208,第二沉積子步驟可包括用聚合物形成氣體混合物在第一底部偏壓水平持續預定時段沉積聚合物。圖5顯示，在一個實施例中，具有沉積的聚合物層的硅基片300。不使用第二沉積子步驟，繼續蝕刻靠近或在絕緣層304的石圭層306可導致一黃向蝕刻，從而發生刻痕502及504和掩模底切506及508。為了限制可能發生的一黃向蝕刻，釆用第二沉積子步驟。該第二沉積子步驟期間，可采用聚合物形成氣體混合物(如QFs)在硅層306的頂部及溝槽408內沉積聚合物。該子步驟可<吏4尋該石圭層在該蝕刻繼續進4亍之前重建。硅層306可通過沉積聚合物至溝槽408來重建并在溝槽408建立新的側壁。在一個實施例中，側壁510及512可位于乂人掩才莫邊緣514及516向內的一定3巨離，乂人而產生不希望的掩才莫底切506及508。用該第二沉積子步驟，可重建側壁510及512，形成新的側壁520及522,其可非常靠近掩模邊緣514及516,因此，降低掩模底切506及508的尺寸。另外，該第二沉積子步驟也可導致水平面524重建。在下一步驟210，第二蝕刻子步驟可包括在第二較高的底部偏壓水平持續預定時段蝕刻該硅層。盡管可使用不同類型的氣體作為蝕刻劑，氟基氣體(如SF6)可為比其它氣體混合物(如氯基氣體)更加優選的用于蝕刻石圭層的蝕刻劑。圖6顯示，在一個實施例中，該第二蝕刻子步驟之后的硅基片300。可蝕刻硅層306以形成具有新的側壁602及604的溝槽408。歸因于可能發生的橫向蝕刻，會在才妄近掩4莫邊鄉彖514及516的側壁602及604形成掩才莫底切606及608。在一個實施例中，側壁602及604比側壁510及512更加靠近掩模邊緣514及516。在另外的實施例中，側壁602及604比側壁520及522更加遠離掩模邊緣514及516。橫向蝕刻也可導致形成刻痕610及612。在一個實施例中，該第二蝕刻子步驟可導至丈部分絕鄉彖層30杉皮蝕刻以形成7K平面614。在下一子步驟212,第三沉積子步驟可包括在較低的第三底部偏壓水平4喿作預定時革殳的氧化步驟。在該第三沉積子步驟，可采用氧基氣體如02來鈍化該硅側壁并重建硅層306的該水平面。圖7顯示，在一個實施例中，具有氧基氣體混合物的硅基片300。該第三沉積子步驟期間，可采用氧基氣體混合物如02以氧化該石圭且形成薄的SiOx水平層706。通過形成SiOx水平層706,該第三沉積子步驟可重建至少部分石圭層306,這可減少該掩才莫底切及該刻痕。通過沉積氧基氣體混合物至溝槽408內，硅層306可被重建，這可在溝槽408內建立新的側壁。在一個示例中，側壁602及604可凈皮重建以形成新的側壁702及704,其可靠近掩沖莫邊緣514及516，因此，P爭低掩才莫底切606及608的尺寸。另外，該第三沉積子步驟也可使得水平面614被重建為新的SiOx水平層706。表2:過蝕刻步驟參凄t的示例<table>tableseeoriginaldocumentpage18</column></row><table>[41]盡管參數范圍可發生變化，取決于器件的類型以及所用的等離子處理系統，然而上表2顯示在高頻率等離子系統中該第二沉積子步驟、該第二蝕刻子步驟、以及該第三沉積子步驟的一些參數示例。在一個實施例中，該過蝕刻步驟可包4舌多于一個工藝制法。在一個示例中，該第二沉積子步驟的工藝制法可不同于該第二蝕刻子步^^的工藝制法以及該第三沉積子步驟的工藝制法。類似于該主蝕刻步驟的工藝制法，該過蝕刻步驟的工藝制法可取決于基片類型以及所需的器4牛。該過蝕刻步驟的工藝制法可包^:頂部功率及室壓，其可類似于主蝕刻步驟。同辨J也，該過蝕刻步-驟的工藝制法的頂部功率可穂、定。在一個實施例中，頂部功率的4尤選范圍可耳又決于該蝕刻速率而變化。如果需要快速蝕刻速率，頂部功率的優選范圍可為約800W至約3000W。如果在較低的速率下執行蝕刻，那么頂部功率的優選范圍可為約200W至約1000W。然而，該過蝕刻步驟的工藝制法的底部偏壓以及氣體混合物可發生變化，耳又決于這些子步驟。通過控制該過蝕刻步驟的每個子步驟的該氣體混合物和/或可施加至該底電4及的該底部偏壓水平，可控制該4黃向蝕刻分量，因此，在該石圭層的處理期間，可大大減少或消除掩才莫底切和/或刻痕。在每個交替的過蝕刻子步驟期間，可使用不同的氣體混合物。不4又在這些過蝕刻子步驟之間該氣體混合物可不同，對于一個過蝕刻子步驟在每個交替循環期間，該氣體混合物也可不同，取決于所產生的器件的要求。在一個示例中，該第一循環期間，可用于氧4匕步-驟期間的該氣體混合物可為02;然而，該第二^f盾環期間，可采用的該氣體混合物可為02或其它含氧氣體混合物。19[45]通過控制在該過蝕刻步驟的每個子步驟施加至該底電極的底部偏壓水平，可控制該4黃向蝕刻分量，因此，該石圭層處理期間，可大大減少或消除掩才莫底切和/或刻痕。該過蝕刻步驟的工藝制法可包4舌比主蝕刻步驟^f氐4f多的底部偏壓范圍。通過降^氐該底部偏壓水平，蝕刻速率可#:顯著降{氏至4吏該剩余石圭層能夠更加可控和精確蝕刻。表3:過蝕刻步驟期間底部偏壓層的電壓范圍<table>tableseeoriginaldocumentpage20</column></row><table>[46]盡管底部偏壓層的電壓范圍可發生變化，取決于器件類型及所用的等離子處理系統，然而上表3顯示，該第二沉積子步驟、該第二蝕刻子步驟以及該第三沉積子步艱《期間底部偏壓范圍的一些示例。該第二沉積子步驟的優選范圍可為約-30V至約-300V，更優選范圍為約-30V至約-200V。該第二蝕刻子步驟期間的底部偏壓的優選范圍可為約OV至約-300V，底部偏壓的更優選范圍為約-50V至約-250V。類似地，該第三沉積子步驟的優選范圍可為約OV至約-300V,更優選范圍為約0V至約-250V。表4:底部偏壓水平的時間范圍<table>tableseeoriginaldocumentpage20</column></row><table>占空比0至卯％0至90%0至90%盡管底部偏壓水平的時間范圍可發生變化，耳又決于器件的類型以及所用的等離子處理系統，然而上表4顯示高頻率等離子系統底部偏壓水平的時間范圍的一些示例。該第二;冗積步驟期間的時間范圍優選可介于約0.5秒至約5秒，更優選介于約0.5秒至約4秒，且優選在約0.5秒。該第二蝕刻子步驟的時間范圍優選可介于約0.5秒至約5秒，更優選介于約0.5秒至約4秒，且優選在約0.5秒。在該第三沉積子步驟，時間范圍優選可為介于約0.5秒至約5秒，更優選介于約0.5秒至約4秒，且優選在約0.5秒。過獨刻步驟可包括每個循環期間在不同的功率水平變換該RF底部偏置。每個子步驟的持續時間可發生變化，取決于該占空比。考慮例如該第二沉積子步艱《的占空比為25%，該第二蝕刻子步驟的占空比為50%,且該第三沉3只子步驟的占空比為25%的情況。在該示例中，該第二蝕刻子步驟是該第一或第三沉積子步驟的兩倍長。由于底部偏置水平在較高和較低水平之間交替，每個循環期間該底部偏壓水平可發生改變。在一個示例中，第一循環期間，該工藝制法可能需要在該第二沉積步驟底部偏置水平為0V。在下一循環，該工藝制法可能要求在第二沉積步驟底部偏置水平增至2V。工藝制法的復雜性可取決于所產生的器件的要求以及所用的等離子處理系統的性能。在下一步驟214,該方法確定硅層是否#:完全蝕刻。如果硅層沒有^皮完全蝕刻，該方法返回至步驟206繼續蝕刻石圭層。通過在該第二沉積子步驟、該第二蝕刻子步驟以及該第三沉積子步驟之間交替，可蝕刻該硅層的剩余厚度，并且大大減少或消除掩模底切及刻痕。可用例如光學發射終點法或其它終點法確定終止該過蝕刻步驟。如果該硅層被完全蝕刻，該方法在下一步驟216進行到后硅蝕刻處理。圖8A及8B顯示在各種不同的實施例中CDCP之后基片的硅層，其中掩模底切及刻痕顯著減少(圖8A的溝槽802)或者基本上消除(圖8B的溝槽804)。正如可從本發明實施例認識到的，CDCP提供了控制可能發生的橫向蝕刻的有效方法，因而顯著縮小易于發生在硅層蝕刻期間的掩模底切及刻痕的尺寸。通過減少掩模底切及刻痕，可由基片產生的優良器件數量會增加，導致浪費減少、制造成本降低。利用CDCP，制造商可繼續利用高頻率等離子處理系統的優點，而不會危及橫向蝕刻分量的控制。進而，由于CDCP不需要石更件改變，制造商會認識到由于所產生的有缺陷器件數量減少所獲得的顯著的財務利益。盡管已經就一些實施例對本發明進行了描述，仍有改變、置換以及等同落入本發明的范圍。還應當注意仍有許多替代方式來實現本發明的方法及裝置。因此其意思是所附權利要求應解釋為包括所有這樣的落入本發明的主旨及范圍內的改變、置換及等同。在下面的^又利要求中，詞語"第一"、"第二"、"第三"、"第四"、"第五，，以及其它次序術語被用于標記目的以^是高理解的清楚性，并不是必要的暗示或限定先后順序或邏輯順序。權利要求1.在等離子處理室中，用于蝕刻其上具有硅層的基片的方法，所述等離子處理室具有底電極，在所述蝕刻期間所述基片設置在所述底電極上，包括執行主蝕刻步驟；當達到所述硅層內預先確定的蝕刻深度時，終止所述主蝕刻步驟，所述預先確定的蝕刻深度為所述硅層厚度的至少70％；執行過蝕刻步驟，所述過蝕刻步驟包括第一工藝步驟、第二工藝步驟以及第三工藝步驟，所述第一工藝步驟采用第一工藝制法，所述第二工藝步驟采用第二工藝制法，所述第三工藝步驟采用第三工藝制法，所述第一工藝制法配置為用施加至所述底電極的第一底部偏壓水平來執行，所述第二工藝制法配置為用施加至所述底電極的高于所述第一底部偏壓水平的第二底部偏壓水平來執行，所述第三工藝制法配置為用施加至所述底電極的低于所述第二底部偏壓水平的第三底部偏壓水平來執行，其中所述第一工藝步驟、所述第二工藝步驟以及所述第三工藝步驟交替執行多次；以及在所述硅層被蝕刻穿后，終止所述過蝕刻步驟。2.如權利要求1所述的方法，其中所述第二工藝制法配置為比所述第一工藝步驟釆用的所述第一工藝制法以及所述第三工藝步驟采用的所述第三工藝制法從所述硅層去除更多的硅材料。3.如權利要求2所述的方法，其中所述第一工藝制法包括使用聚合物形成氣體。4.如權利要求2所述的方法，其中所述第二工藝制法包括使用氟基氣體。5.如權利要求2所述的方法，其中所述第三工藝制法包括使用氧基氣體。6.如權利要求3所述的方法，其中所述聚合物形成氣體包括C4F8。7.如權利要求4所述的方法，其中所述氟基氣體包括SF6。8.如權利要求5所述的方法，其中所述氧基氣體包括02。9.如4又利要求1所述的方法，其中所述主蝕刻步驟包括第四工藝步4繁及第五工藝步驟，所述第四工藝步驟采用第四工藝制法，其配置為比所述第五工藝步驟采用的第五工藝制法從所述石圭層去除更多的^^材料，所述第四工藝制法采用的氣體混合物不同于在所述第五工藝步驟期間采用的氣體混合物。10.如4又利要求1所述的方法，其中所述預先確定的蝕刻深度為所述石圭層厚度的至少80%。11.如^又利要求1所述的方法，其中所述預先確定的蝕刻深度為所述石圭層厚度的至少90%。12.如權利要求1所述的方法，其中所述第一工藝步驟的第一持續時間與所述第二工藝步驟的第二持續時間以及所述第三工藝步驟的第三持續時間大體相同。13.如權利要求1所述的方法，其中所述第一工藝步驟的第一持續時間與所述第二工藝步驟的第二持續時間或者所述第三工藝步驟的第三持續時間不同。14.如^L利要求1所述的方法，其中所述第一工藝步驟、所述第二工藝步驟以及所述第三工藝步驟持續約0.5秒至約5秒。15.如權利要求1所述的方法，其中所述終止過蝕刻步驟用光學發射終點法決定。16.在等離子處理室中，用于蝕刻其上具有硅層的基片的方法，所述等離子處理室具有底電才及，在所述蝕刻期間所述基片^殳置在所述底電極上，包括執行主蝕刻步驟；當達到所述硅層內預先確定的蝕刻深度時，終止所述主蝕刻步驟，所述預先確定的蝕刻深度為所述硅層厚度的至少70%;執4亍過蝕刻步驟，所述過蝕刻步驟包纟舌第一工藝步驟、第二工藝步驟以及第三工藝步驟，所述第一工藝步驟采用第一工藝制法，所述第二工藝步驟采用第二工藝制法，所述第三工藝步驟采用第三工藝制法，所述第二工藝制法配置為比所述第一工藝制法及所述第三工藝制法的任何一個從所述硅層去除更多的硅材料，其中所述第一工藝步驟、所述第二工藝步驟以及所述第三工藝步驟交替執行多次；以及在蝕刻穿所述石圭層后，終止所述過蝕刻步驟。17.如權利要求16所述的方法，其中所述第一工藝制法包括使用聚合物形成氣體。18.如權利要求16所述的方法，其中所述第二工藝制法包括使用氟基氣體。19.如權利要求16所述的方法，其中所述第三工藝制法包括使用氧基氣體。20.如權利要求17所述的方法，其中所述聚合物形成氣體包括C4FV21.如權利要求18所述的方法，其中所述氟基氣體包括SF6。22.如權利要求19所述的方法，其中所述氧基氣體包括02。23.如權利要求16所述的方法，其中用施加至所述底電極的第一底部偏壓水平執行所述第一工藝步驟，用施加至所述底電極的高于所述第一底部偏壓水平的第二底部偏壓水平執4于所述第二工藝步驟，以及用施加至所述底電極的低于所述第二底部偏壓水平的第三底部偏壓水平執行所述第三工藝步驟。24.如4又利要求16所述的方法，其中所述主蝕刻步-驟包4舌第四工藝步驟以及第五工藝步驟，所述第四工藝步驟采用第四工藝制法，其配置為比所述第五工藝步驟采用的第五工藝制法從所述硅層去除更多的硅材料，所述第四工藝制法采用的氣體混合物不同于在所述第五工藝步驟期間采用的氣體混合物。25.如4又利要求16所述的方法，其中所述預先確定的蝕刻深度為所述硅層厚度的至少80%。26.如權利要求16所述的方法，其中所述預先確定的蝕刻深度為所述石圭層厚度的至少90%。27.如權利要求16所述的方法，其中所述第一工藝步驟的第一持續時間與所述第二工藝步驟的第二持續時間或所述第三工藝步驟的第三持續時間大體相同。28.如權利要求16所述的方法，其中所述第一工藝步驟的第一持續時間與所述第二工藝步驟的第二持續時間及所述第三工藝步驟的第三持續時間任何一個不同。29.如權利要求16所述的方法，其中所述第一工藝步驟、所述第二工藝步驟以及所述第三工藝步驟持續約0.5秒至約5秒。30.如權利要求16所述的方法，其中所述終止過蝕刻步驟用光學發射終點法決定。全文摘要用于蝕刻基片的硅層的方法，其沉積在等離子處理室的底電極。該方法包括執行主蝕刻步驟直到至少70％的硅層被蝕刻掉。該方法進一步包括過蝕刻步驟，其包含第一、第二及第三工藝步驟。該第一工藝步驟采用第一工藝制法，第二工藝步驟采用第二工藝制法，以及第三工藝步驟采用第三工藝制法。該第二工藝制法采用施加于該底電極的第二底部偏壓水平，其高于在該第一工藝制法中采用的第一底部偏壓水平以及在該第三工藝制法中采用的第三底部偏壓水平。該第一、第二以及第三工藝步驟多次交替直到硅層被蝕刻穿。文檔編號H01L51/00GK101461072SQ200780020182公開日2009年6月17日申請日期2007年5月29日優先權日2006年5月30日發明者塔瑪拉克·潘杜姆索波爾恩,威廉·博世,阿爾弗德·科弗申請人:朗姆研究公司