專利名稱：具有雙層鈍化的晶體管及方法
技術領域：
本發明一般涉及半導體器件，且更具體而言，涉及具有雙層鈍化 的半導體器件。
背景技術：
半導體(sc)器件，特別是晶體管通常對于從導體和互聯至半導
體主體或襯底中的漏電流，和/或對于會擾亂臨界器件區域中電勢的 表面態很敏感。這兩種效應都會使器件的操作惡化且會在同一器件中 發生。緩解一個問題所作的事情會對另一個問題有負面影響。這種效 應尤其會發生在缺少諸如硅一二氧化硅系統中可利用的自然鈍化氧化 物的半導體上。會發生在除了硅以外的半導體上的另一個問題是其中 很多半導體對用于連續制造步驟之間的掩模對準的光波長基本上是透 明的。這些情形下，難以分辨設置在半導體或其他襯底上的對準標記 或特征，由此使得尤其以用于高速操作的精細尺寸制造這種器件更困 難且更昂貴。因此，需要能緩解或消除這種效應的改進的器件結構和 制造方法。
因此，期望提供一種改進的半導體器件，尤其是晶體管和晶體管 陣列，其中將襯底泄漏和表面態效應以及對準問題最小化，且其適合 于與各種類型iv、in-v、 n-vi族材料以及有機半導體化合物一起使用。 還期望所采用的這種方法、材料和結構與現代制造能力和材料相兼容 且不需要對可利用的制造工序進行實質改變或者對制造成本有大量的 增加。此外，結合附圖以及前述的技術領域和背景技術，根據隨后的 詳細描述以及所附的權利要求，使本發明的其他期望特征和特性變得 顯而易見。
下面將結合以下附圖描述本發明，其中類似的附圖標記表示類似 的元件，并且
圖l一3是示出發生襯底漏電流(圖1)、不利的表面態(圖2) 和圖3中的根據本發明第一實施例對其進行緩解的半導體器件的簡化 示意性橫截面圖4示出了在具有和不具有通過圖3中示出的本發明實施例提供 的改進的情況下，柵極漏電流與輸出功率的曲線圖5—14是根據本發明另一實施例在不同制造階段中且示出進一 步細節的半導體器件的簡化示意性橫截面圖；以及
圖15是示出根據本發明又一實施例的制造半導體器件以及相關的
對準標記的方法的簡化流程圖。
具體實施例方式
以下的詳細描述實質上僅是示意性的，且并非旨在限制本發明或 者本發明的應用和使用。此外，并非意指受到前述的技術領域、背景 技術、簡要的發明內容或以下的詳細描述中所介紹的任何明確或暗示 的理論的限制。
為了簡單和清楚地描述，附圖示出了構造的一般方式，且省略了 眾所周知的特征和技術的描述和細節，以避免不必要地模糊本發明。 此外，在附圖中的元件不必按比例畫出。例如，在一些圖中的一些元 件或區域的尺寸可以相對于同一或其他圖中的其他元件或區域被放 大，以有助于加強對本發明實施例的理解。
說明書和權利要求中的術語"第一"、"第二"、"第三"、"第 四"等，如果有的話，可用于在相似元件之間進行區分且不必描述特 定順序或時間順序。應當理解，如此使用的術語在適當環境下可互換， 以使在此描述的本發明實施例例如能夠以除了所示出或者在此另外描 述的順序來使用。而且，術語"包含"、"含括"、"具有"及其任何變形都旨在覆蓋非限制的包括，使得包括一系列元件的工藝、方法、 制品或裝置不必限于這些元件，而是包括未明確列出或者這種工藝、 方法、制品或裝置所固有的其他元件。在說明書和權利要求中的術語 "左"、"右"、"內"、"外"、"前"、"后"、"上"、"下"、 "頂部"、"底部"、"上方"、"下方"、"上面"、"下面"等， 如果有的話，用于描述相對位置且不必描述空間上的永久位置。應當 理解，在此描述的本發明的實施例例如可用于除了所示出的和在此另 外描述的方位之外的其他方位。如在此所使用的術語"耦合"定義為 以電或非電方式直接或間接連接。
為了便于說明且非旨在限制，針對高功率、高頻率應用，使用GaN
半導體材料形成的晶體管描述本發明，但是這不是必須的且在此教導 的原理應用于適于以很多不同頻率或時鐘脈沖速度操作的寬范圍的半
導體材料。其他適合的半導體材料的非限制性實例是SiC、 AlGaN、金
剛石和各種其他類型的iv、 ni-v、 n-vi化合物及其混合物以及有機半
導體。因此，雖然認為GaN是適合的半導體材料，但是本發明不限于 此。
圖l一3是圖1中示出了發生襯底漏電流、圖2中示出了不利表面 態以及圖3中示出了根據本發明第一實施例緩解了襯底泄漏和不利的 表面態的半導體器件31、 51、 61的簡化示意性橫截面圖30、 50、 60。 圖l一3中類似的附圖標記用于識別類似的區域。由于器件31、 51、 61 具有很多共同元件，因此一起對其進行描述。器件31、 51、 61在位于 襯底32表面33上的半導體(SC) 34中形成。襯底32可以是藍寶石、 Si、 SiC、金剛石、GaN、 A1N和各種其他一般難熔材料。期望襯底32 基本是絕緣的。該實例中，SC 34是GaN， III-V族化合物，但是也可
以使用其他類型iv、 m-v、 n-vi族和有機半導體材料。在sc34的上
部341中形成含有場效應器件31、 51、 61的臺或島35。在上部341中 的臺35提供了器件與器件的隔離，而SC 34的下部342提供了過渡區， 使得在SC 34和襯底32之間的界面33處可以出現的晶體缺陷不會明顯減損器件性能。在大部分情況下，上部341比下部342薄。使用本 領域中眾所周知的技術將具有源極接觸41的源極區40和具有漏極接 觸43的漏極區42形成在SC 34的表面37上，這取決于針對SC 34所 選擇的特定的一種(多種)材料。接觸41、 43最好是選擇金屬或金屬 合金以便結實地制造與SC 34的歐姆接觸。柵極導體39在SC 34表面 37上的溝道區38上方形成。柵極導體39優選為與SC 34的肖特基接 觸的材料，由此在溝道區38上方建立場效應器件31、 51、 61的柵極。 導電互聯45將源極接觸41電耦合到各種其他器件或元件(未示出)， 且漏極互聯47將漏極接觸43電耦合到各種其他器件或元件(未示出)。 柵極導體39也可以延伸到這樣的其他元件或器件，使得器件31、 51 或61是耦合到結合墊的單個器件或者是形成復雜集成電路的一個器件 或大的器件陣列。
圖1中，SC34的表面37通過例如SbN4的介質層36鈍化。這種 情況下，在SC 34的上部341中的臺35被形成之前施加介質層36。但 是，雖然介質層36覆蓋和鈍化了表面37，但是其沒有覆蓋臺35的邊 緣44;由此允許漏電流46從互聯47流入到SC 34和襯底32中。這對 于高壓器件會是特別麻煩的。圖2中，SC34的表面37和邊緣44通過 在形成臺35之后施加的介質層49來被鈍化。介質層49覆蓋臺35的 上表面37和邊緣44以阻止漏電流46。但是，己經發現在形成臺35的 工藝期間使表面37暴露會產生不期望的表面態，例如與溝道區38或 其他位置相鄰的表面態52，這會引起DC至RF "電流塌潰"，這對器 件性能有負面影響。在圖3中，通過在SC34的臺35上提供兩個鈍化 層來緩解或避免襯底漏電流46和表面狀態52的問題。該實施例中， 在蝕刻出臺35之前施加類似于層36的第一鈍化(例如介質)層56， 且在蝕刻出臺35之后但是在形成各種金屬接觸以及與SC 34邊緣44 交疊的互聯之前施加類似于層49的第二鈍化(例如介質)層59。Si3N4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物都是兩層鈍化層的合適 介質材料，但是優選Si3N4。約200至2000埃范圍內的厚度是有益的， 約50埃對于層36、 56、 49、 59是優選的。層56和59可包括相同或
9不同材料，這取決于設計者的需要以及針對該器件所選擇的半導體材 料。
圖4示出由軌跡73所表示的圖1的器件31的柵極漏電流與由軌 跡75所表示的圖3的器件61的柵極泄漏相比較的代表性數據作為RF 輸出功率函數的曲線圖70。兩種情況下所使用的襯底都是藍寶石。如 從數據可看出的，圖3的器件61比圖1的器件31具有明顯更低的柵 極泄漏。
圖5—14是根據本發明又一實施例在不同制造階段80 — 89中且示 出了進一步細節的圖3半導體器件61的簡化示意性橫截面圖。在圖5 的階段SO中，提供例如藍寶石、Si、 SiC、金剛石、GaN、 A1N或者各 種其他一般絕緣材料的襯底32。藍寶石是合適的。半導體(SC) 34例 如通過金屬有機化學氣相沉積(MOCVD)或者分子束外延(MBE)形 成在襯底32的表面33上，對于GaN優選MOCVD。盡管這對于本發 明是不重要的，但是在生長GaN的SC 34之前在表面33上提供GaN 或AlGaN的成核層，以誘使SC 34形成晶體結構，可優選地是單晶。 SC 34具有的厚度有利地在約l至3微米范圍內，可優選為約2至2.5 微米的范圍內，但是也可以使用較薄或較厚的層。在圖6的階段81中， 例如通過化學氣相沉積(CVD)、等離子體增強化學氣相沉積(PECVD)、 蒸發、濺射或其他眾所周知的技術施加第一鈍化(例如絕緣介質)層 56。優選CVD，約200至500埃范圍內的厚度是有利的且約500埃是 優選的。Si3N4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物對于層 56是適合的介質，但是優選Si3N4。本領域技術人員將理解，第一鈍化 或絕緣層56的材料選擇將取決于對于SC 34的材料選擇。重要之處在 于其基本上提供穩定和電中性的SC 34的表面37 (例如沒有明顯的表 面態)以及其在隨后的處理步驟期間依然保持。在圖7的步驟82中， 在第一鈍化或絕緣層56上沉積或者以其他方式形成光學不透明的難熔 材料且將其圖案化以形成區域91，其將隨后形成對準標記68的一部分 (見圖3)。如在此所使用的，術語"光學不透明"和"不透明"涉及到用于對準在制造作為單個器件或者這種器件陣列的器件61等中使用 的掩模層的那些波長。為了便于說明，結合器件61的制造僅示出單個
對準臺78以及其上的不透明區域91，但是本領域技術人員將理解，結 合器件61和/或器件61的陣列可形成多個對準臺78以及不透明區域 91，以便在制造器件61和在不同的制造階段中與形成于其中的圖12 的特征95相似的對準圖案的不同制造階段期間使用。重要的是，區域 91在這些波長下是相當不透明的，使得當連續掩模對準之前的圖案時 能夠容易看見。多晶硅是形成區域91的優選材料，但是也可使用能夠 經受隨后處理步驟的其他的基本不透明材料。區域91的替選材料的非 限制性實例是鉑和鎳。為了便于描述且意非限制，盡管區域91是非晶 的或者是單晶的或者是除了硅以外的其他材料，但是區域91以下稱作 多晶區域91。用于形成多晶硅和/或其他基本不透明、基本上難熔材 料的區域91的各種技術(例如蒸發、CVD、 PECVD等)和用于將區 域91圖案化的各種技術(例如光致抗蝕劑掩蔽和蝕刻)在本領域中是 非常公知的。對于形成多晶區域91優選蒸發。對于硅，采用約500至 2000埃范圍內的厚度是有利的，優選為約1000埃。在圖8的階段83 中，階段82中示出的結構被掩蔽(例如通過光致抗蝕劑)且被蝕刻， 以形成其中將形成器件61的器件臺35和其上將形成結合多晶區域91 的對準標記68的對準臺78。使用多晶區域91作為對準標記以便相對 于對準臺78定位器件臺35。多晶區域91和對準臺78能夠基本一致但 是這不是必要的。使用等離子體蝕刻便利地蝕刻層56和SC34以形成 臺35、 78，但是也可使用其他蝕刻工序。在圖9的階段84中，在階段 83的結構上方基本保形地便利地施加第二鈍化或絕緣層59。雖然層59 優選覆蓋器件臺35和對準臺78，但是這不是必須的且其僅需要覆蓋器 件臺35。 Si3N4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物對于層 59是合適的介質材料，但是優選Si3N4。 CVD是優選的形成技術。約 200至2000埃范圍內的厚度是有利的，且優選為約500埃。在圖10的 階段85中，穿過層59、 56至SC 34的表面37打開源極通孔90和漏 極通孔92，以暴露出源極區40和漏極區42所期望的位置。多晶區域 91便利地用作對準標記以在器件臺35上定位通孔90、 92。光致抗蝕通孔90、 92。在圖11的階段 86中，可優選地利用用于形成通孔90、 92的相同光致抗蝕劑掩模層使 用剝離工藝，將源極接觸41形成在源極通孔90中和將漏極接觸43形 成在漏極通孔92中。剝離金屬化工藝是本領域中眾所周知的，但不是 必須的，且也可使用常規的金屬沉積和掩蔽及蝕刻系列。希望接觸41、 43由提供與SC34的歐姆接觸的金屬形成。當GaN用于SC34時，接 觸41、 43優選是通過蒸發形成的分層的TiAlMoAu或TiAlNiAu， Ti 層與SC34接觸。也可使用其他金屬組合以及形成工序。退火接觸41、 43以提供至溝道的歐姆接觸優選使用熔爐或快速熱退火裝置(RTA) 實現且能夠在沉積柵極導體39的工藝之前以該步驟或任何其他步驟來 執行。在圖12的階段87中，穿過層59、 56至期望設置溝道區38的 SC34的表面37打開具有長度64 (在源極一漏極方向上)的柵極通孔 93。與打開柵極通孔93同時地，蝕刻對準特征95穿過對準臺78上的 部分層59至、進入或穿過多晶區域91，使得很好地確定從柵極通孔 93至對準特征95的距離96。對準特征95精確地設置了源漏極區40、 42之間的柵極孔93的位置。雖然在圖12中示出了對準特征95具有溝 槽98，所述溝槽98部分地穿過由全厚度部分99分開的多晶區域91而 延伸，但是這不是必要的。對準溝槽98可僅穿過多晶區域91上方的 層59延伸或者部分地穿過多晶區域91延伸(例如，如圖12—14中所 示出的)或者穿過多晶區域91全程延伸至下面的SC34。當下面的SC 34是GaN (以及各種其他半導體材料)時，其對于對準波長基本上是 透明的。因此，由于在非晶或多晶區域91上方的層59的部分57其自 身不提供足夠的對比度以利于精確對準后來的掩模，所以期望留下溝 槽98之間的多晶區域91的部分99以在對準操作期間提供實質的對比 度。由此，即使層59、 56和SC34對于對準波長基本上是透明的，通 過溝槽98分開的非晶或多晶部分99也提供用于精確對準的所需的圖 案對比度。過濾通過在整個厚度部分99上方的第二鈍化層59的部分 57之間產生的光學界面反射的寬帶對準光使得對準特征95高度可見。 由此，期望使得層59在多晶區域91上方延伸。在圖13的階段88中， 在柵極通孔93中提供柵極導體39，以在SC 34上形成所期望的肖特基柵極。常規光致抗蝕劑步驟有利地用于限定柵極導體39的橫向范圍。
在制造階段87中形成的對準特征95允許柵極導體39非常精確地對準 柵極通孔93，使得可以小心地控制柵極通孔93任一側上的柵極導體 39的交疊。期望柵極導體39的長度65 (在源極一漏極方向上)稍微 大于柵極通孔93的長度64，'使得柵極導體39在柵極通孔93的任一側 上與鈍化層56、 59交疊。Ni和Pt是在GaN上形成所期望的肖特基柵 極接觸的適合金屬。可優選地是柵極導體39是分層的結構，例如是在 SC 34上具有約200至400埃Ni或Pt的NiAu或PtAu以提供所期望的 肖特基接觸，在頂上覆蓋幾千埃的Au以提供較低阻抗，但是也可使用 其他金屬、半金屬、半導體及其組合用于柵極導體39。真空蒸發是形 成柵極導體39的合適技術，但是也可使用其他的眾所周知的沉積工藝。 在圖14的階段89中，形成互聯45、 47，也優選是蒸發的分層的金屬 結構，以提供良好的粘附性以及低阻抗，NiAu和PtAu組合是合適的， 但是也可使用本領域中眾所周知的很多其他導電材料。組合制造階段 88和89使得互聯45、47和柵極導體39由相同材料形成且在同一的金 屬化、掩蔽和蝕刻階段期間形成。在圖14的階段89中獲得的結構與 圖3的器件61和對準標記68相對應。
圖15是示出根據本發明的另一實施例制造諸如圖3和14的器件 61的晶體管以及相關的對準標記68的方法100的簡化流程圖。器件 61可以是使用單個或多個對準標記68的單個器件或者大陣列器件中的 一個。方法100始于開始102和初始步驟104，其中制造或者以其他方 式提供襯底32，并且例如該襯底32不限于是藍寶石、碳化硅和/或硅。 在步驟106中，如結合描圖5所述的，例如但不限于是氮化鎵的半導 體層(SC) 34形成在襯底32上。步驟108中，如結合圖6所描述的， 第一鈍化層或絕緣層56形成在SC 34的表面37上。在與圖7對應的 步驟110中，通過常規沉積、掩蔽和蝕刻形成例如但不限于是非晶或 多晶硅的不透明對準區域。在與圖8對應的步驟112中，通過例如但 不限于采用含氯和/或氟的氣體的等離子體蝕刻在SC 34的上部341中 蝕刻出器件臺35和對準臺78。在上部341中的器件臺35便利地具有約2000至3000埃的厚度，對于氮化鎵優選約2500埃。在與圖9對應 的步驟114中，至少在器件臺35頂部上的第一鈍化或絕緣層56和側 邊緣上且可優選但不必要也在可便利地用作蝕刻掩模和光學干涉層的 對準臺78上的區域91上方施加第二鈍化或絕緣層59。在與圖10對應 的隨后的步驟116中，如結合圖IO的階段85所描述的，穿過第一和 第二鈍化層(PL) 56、 59蝕刻源一漏(S-D)通孔90、 92，分別稱作 PL-1 (即，層56)和PL-2 (即，層59)，以暴露出期望將形成源極一 漏極區40、 42的SC34的表面37的那些部分。非晶或多晶區域91提 供了該操作的對準基準，其在孔90、 92中便利地采用常規光致抗蝕劑 掩模和鈍化層蝕刻。在步驟118中，如已經結合圖11所描述的，穿過 通孔90施加源極一漏極接觸41、 43。該階段中或者形成柵極接觸39 之前的任何階段中使用快速熱退火(RTA)可優選地對源極一漏極接 觸41、 43退火。在與圖12對應的步驟120中，穿過源極一漏極區域 40、 42之間的、期望設置溝道區38的層59、 56形成柵極通孔93。同 時，如圖12所示，可選地將以距離96與柵極通孔93分開的對準特征 95蝕刻到對準臺78上方的層59和多晶區域91中。對準特征95具有 通過部分或支柱分開的溝槽98或者由第二鈍化層59的部分57按照期 望覆蓋的多晶區域91的不透明材料的部分99，以便當在用于掩模對準 的波長下觀看時提供高對比度圖像。在與圖13對應的步驟122中，具 有長度(在源極-漏極方向上)65的柵極接觸39在柵極通孔93中形成 以便與通孔93中SC 34的表面37接觸，由此按照所期望的，提供與 溝道區38的肖特基接觸。結合圖13描述了用于柵極接觸39的合適材 料。在方法100的步驟124中，如結合圖14已經描述的，提供互聯45、 47。互聯45、 47 (以及柵極導體39)可以用以將單個器件61電耦合 至結合墊(未示出)或者電耦合器件61的陣列以形成復雜的集成電路。 在步驟124之后，方法100進入結束126或者如可以期望其他工藝步 驟，以將器件61或者器件61的陣列設置在封裝或外殼中或以其他方 式提供環境保護和測試。這種附加處理和測試步驟是常規的且不屬于 本發明的范圍。
14雖然已經描述了結合形成柵極通孔93制造的對準特征95，并且這
是所期望的，但是應該理解，提供這種對準特征不僅限于該制造階段
而是可結合器件61的其他制造階段在位于襯底32上其他位置的其他 對準臺78上形成相似的對準特征。例如且不限于，可結合器件61提 供具有相應的對準不透明區域91的多個對準臺78，例如用于每一個臨 界對準階段的對準臺，且旨在每當穿過鈍化層56、 59提供通孔或圖案 化各種導體層等時，在這些另外的對準臺和不透明區域91中的一個中 形成與對準特征95等效的對準圖案。對于有助于這樣的對準步驟重要 的是與這些其他對準特征結合而提供對準不透明區域91或等效物，使 得可以獲得上述對準對比度。示出了形成在臺78上的不透明區域91 和對準特征95，且同時這是便利地，不是必要的，也就是說，不透明 區域91不必須放置在升高的臺狀結構上而是可位于在SC 34和/或襯 底32的其他部分上。重要的是不透明區域91與其中制造器件61 (或 其他類型器件)的臺或者其他區域35具有公知的幾何關系。由此，結 合對準標記68使用的術語"臺"旨在包括用于支撐不透明區域91的 任何區域，不管其是否升高。此外，相同的不透明材料用于所有對準 特征不是必要的。例如，用于接觸和互聯的金屬通常是不透明的且也 可用于對準目的。
根據第一實施例，提供了一種形成半導體器件的方法，包括提 供具有主表面的襯底，在襯底的主表面上形成半導體層，其中半導體 層具有外表面，在外表面上提供第一鈍化層，局部蝕刻部分的第一鈍 化層和半導體層以在主表面上方形成器件臺，其中器件臺具有仍由第 一鈍化層所覆蓋的上表面和其暴露出來的橫向邊緣，至少在器件臺的 上表面的第一鈍化層和器件臺暴露出來的橫向邊緣上方形成第二鈍化 層，提供穿過第一和第二鈍化層至器件臺上的半導體層上表面的源極 一漏極和柵極通孔，以及在通孔中形成導體以提供與源極一漏極通孔 中半導體的歐姆接觸和與柵極通孔中半導體的肖特基接觸。根據另一 實施例，局部蝕刻部分的第一鈍化層和半導體層的步驟還包括同時也 形成位于距器件臺預定距離的一個或多個對準臺。根據又一實施例，該方法包括在形成第二鈍化層的步驟之前，在一個或多個對準臺中的 至少一些上提供光學不透明材料的對準區域。根據又一實施例，提供 源極一漏極和柵極通孔的步驟還包括，在打開源極一漏極通孔或柵極 通孔的同時在一個或多個對準臺中的至少一個中形成對準圖案。根據
又一實施例，形成半導體層的步驟包括，'形成in-v族化合物層。根據
又一實施例，形成半導體層的步驟包括形成包括GaN的層。根據另一 實施例，提供第一鈍化層的步驟包括，.提供包括硅和氮的層。根據又 一實施例，形成第二鈍化層的步驟包括提供包括硅和氮的層。根據又 一實施例，在通孔中形成導體的步驟包括形成包括鋁的源極一漏極接 觸。根據又一實施例，在通孔中形成導體的步驟包括形成包括Ni或Pt 的柵極導體。
根據第二實施例，提供了一種半導體器件，其包括支撐襯底； 半導體，其對于用于對準的波長是光學透明，位于支撐襯底上且具有 與襯底間隔開的外表面和從外表面向支撐襯底延伸的橫向邊緣;第一材
料的第一絕緣鈍化層，在外表面上，用于鈍化外表面;第二材料的第二
絕緣鈍化層，在第一層上且在橫向邊緣的一部分上方延伸，以便提供
從外表面延伸穿過該橫向邊緣的一部分的絕緣路徑；通孔開口，穿過 第一和第二層延伸到外表面；導體，延伸到通孔開口中以制作與半導 體的外表面的電接觸以在其上形成源極一漏極接觸.，以及互聯，在通 過第二層形成的絕緣路徑上的橫向邊緣上方從接觸中的一些或所有延 伸。根據另一實施例，半導體是GaN。根據又一實施例，第一絕緣鈍 化層包括SbN4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物中的一 個或另一個。根據又一實施例，第二絕緣鈍化層包括Si3N4、 Si02、 SiOxNy、 A1N、人1203及其組合或混合物中的一個或另一個。
根據第三實施例，提供了一種形成與半導體器件相關聯的對準標
記的方法，包括提供具有主表面的襯底，在襯底的主表面上形成半 導體層，其中半導體層對于用于對準的波長基本上是光學透明的且具 有外表面，在外表面上提供第一介質層，局部蝕刻部分的第一介質層和半導體層以在主表面上方形成器件區域和對準區域，在對準區域上
形成光學不透明的區域，其中光學不透明區域對于用于對準的波長是 光學不透明的，在器件區域和對準區域上的光學不透明區域上方形成 第二介質層，以及在器件區域上在介質層中打開一個或多個通孔的同 時地在對準區域上的第二介質層中形成對準圖案。根據又一實施例，
形成半導體層的步驟包括形成GaN層。根據又一實施例，形成光學不
透明區域的步驟包括形成包括硅的區域。根據又一實施例，提供第一
介質層的步驟包括形成包括Si3N4、 Si02、 SiOxNy、 A1N、八1203及其組
合或混合物的層。根據又一實施例，形成第二介質層的步驟形成包括 Si3N4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物的層。根據又一 實施例，在對準區域上的第二介質層中形成對準圖案的步驟包括蝕刻 掉部分第二介質層和部分光學不透明區域。
盡管前面的詳細描述中已經介紹了至少一個示范性實施例，但是 應當理解，存在大量變形，尤其是關于襯底32、半導體34、鈍化或絕 緣或介質層56、 59、接觸、導體和互聯41、 43、 39、 45、 47的選擇以 及對準標記或特征68、 95的特定設計。此外，盡管示出了在用于隔離 目的的一個(多個)臺35中形成的器件61，但是本領域技術人員基于 此處描述應該理解，根據本發明的另一實施例也可使用其他隔離布置， 例如但不限于是蝕刻和重填溝槽和/或環繞離子注入的區域形成器件 臺35的電等效。因此，如在此所使用的，應用于器件61的術語"臺" 旨在包括這樣的其他形式的隔離。還應當理解， 一個示范性實施例或 多個示范性實施例僅僅是實例，且并非旨在以任何方式限制本發明的
范圍、應用或結構。而是，前述詳細描述將為本領域技術人員提供用 于實施一個示范性實施例或多個示范性實施例的便利的指示。應當理
解，在元件的功能和布置方面可作出各種改變而不背離如附屬的權利 要求及其法律上的等同物所闡明的本發明的范圍。
權利要求
1. 一種形成半導體器件的方法，包括提供具有主表面的襯底；在襯底的所述主表面上形成半導體層，其中所述半導體層具有外表面；在所述外表面上提供第一鈍化層；局部蝕刻部分的所述第一鈍化層和所述半導體層，以在所述主表面上方形成器件臺，其中所述器件臺具有仍被所述第一鈍化層覆蓋的上表面和其暴露出的橫向邊緣；至少在所述器件臺的上表面上的第一鈍化層和所述器件臺暴露出的橫向邊緣的上方形成第二鈍化層；提供穿過所述第一和第二鈍化層至所述器件臺上的半導體層的上表面的源極—漏極和柵極通孔；以及在通孔中形成導體以便提供與所述源極—漏極通孔中的半導體的歐姆接觸以及與所述柵極通孔中的半導體的肖特基接觸。
2. 如權利要求l所述的方法，其中所述的局部蝕刻部分的所述第 一鈍化層和所述半導體層的步驟還包括同時也形成位于距所述器件臺 預定距離的一個或多個對準臺。
3. 如權利要求2所述的方法，還包括在所述的形成第二鈍化層的 步驟之前，在一個或多個對準臺中至少一些上提供光學不透明材料的 對準區域。
4. 如權利要求3所述的方法，其中所述的提供源極一漏極和柵極 通孔的步驟還包括在打開所述源極一漏極或所述柵極通孔的同時在一 個或多個對準臺中的至少一個中形成對準圖案。
5. 如權利要求l所述的方法，其中所述的形成半導體層的步驟包括形成包括m-v族化合物的層。
6. 如權利要求1所述的方法,括形成包括GaN的層。
7. 如權利要求1所述的方法， 包括提供包括硅和氮的層。
8. 如權利要求1所述的方法， 包括提供包括硅和氮的層。其中所述的形成半導體層的步驟包 其中所述的提供第一鈍化層的步驟其中所述的形成第二鈍化層的步驟
9. 如權利要求l所述的方法，其中所述的在通孔中形成導體的步 驟包括形成包括鋁的源極一漏極接觸。
10. 如權利要求1所述的方法，其中所述的在通孔中形成導體的 步驟包括形成包括Ni和Pt的柵極導體。
11. 一種半導體器件，包括支撐襯底半導體，其對于用于對準的波長是光學透明的，位于所述支撐襯 底上且具有與所述襯底間隔開的外表面和從所述外表面向所述支撐襯底延伸的橫向邊緣；第一材料的第一絕緣鈍化層，在所述外表面上用于鈍化所述外表面；第二材料的第二絕緣鈍化層，在所述第一層上且在所述橫向邊緣 的一部分上方延伸，以便提供從外表面延伸穿過所述橫向邊緣的一部 分的絕緣路徑；通孔開口，穿過所述第一和第二層延伸到所述外表面； 導體，延伸到所述通孔開口中，以與所述半導體的外表面電接觸 以在其上形成源極一漏極和柵極接觸；以及互聯，在由所述第二層形成的絕緣路徑上的橫向邊緣上方從一些 或所有接觸延伸。
12. 如權利要求ll所述的器件，其中所述半導體是GaN。
13. 如權利要求11所述的器件，其中所述第一絕緣鈍化層包括 Si3N4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物中的一個或另一個。
14. 如權利要求11所述的器件，其中所述第二絕緣鈍化層包括 Si3N4、 Si02、 SiOxNy、 A1N、 A1203及其組合或混合物中的一個或另一 個。
15. —種形成與半導體器件相關聯的對準標記的方法，包括 提供具有主表面的襯底；在所述襯底的主表面上形成半導體層，其中所述半導體層對于用 于對準的波長基本上是光學透明且具有外表面； 在所述外表面上提供第一介質層；局部蝕刻部分的所述第一介質層和所述半導體層以在所述主表面 上方形成器件區域和對準區域；在所述對準區域上形成光學不透明區域，其中所述光學不透明區 域對于用于對準的波長是光學不透明的；在所述器件區域和所述對準區域上的光學不透明區域上方形成第 二介質層；以及在器件區域上的介質層中打開一個或多個通孔的同時，在所述對 準區域上的第二介質層中形成對準圖案。
16. 如權利要求15所述的方法，其中所述的形成半導體層的步驟 包括形成GaN層。
17. 如權利要求15所述的方法，其中所述的形成光學不透明區域 的步驟包括形成包括硅的區域。
18. 如權利要求15所述的方法，其中所述的提供第一介質層的步 驟包括形成包括Si3N4、 Si02、 SiOxNy、 A1N或^203或其組合或混合 物的層。
19. 如權利要求15所述的方法，其中所述的形成第二介質層的步 驟包括形成包括Si3N4、 Si02、 SiOxNy、 A1N或"203或其組合或混合 物的層。
20. 如權利要求15所述的方法，其中所述的在對準區域上的第二 介質層中形成對準圖案的步驟包括蝕刻掉部分所述第二介質層和部分 所述光學不透明區域。
全文摘要
提供了一種具有雙鈍化層(56，59)的半導體器件(61)和方法(80-89，100)。半導體層(34)形成在襯底(32)上且被第一鈍化層(PL-1)(56)覆蓋。PL-1(56)和半導體層(34)的部分(341)被蝕刻以形成器件臺(35)。第二鈍化層(PL-2)(59)形成在PL-1(56)和臺(35)暴露出的邊緣(44)上方。穿過PL-1(56)和PL-2(59)蝕刻通孔(90，92，93)至將要形成源極(40)、漏極(42)和柵極的半導體層(34)。在通孔(90，92，93)中施加導體(41，43，39)用于源極-漏極(40，42)的歐姆接觸和柵極的肖特基接觸(39)。在臺(35)的邊緣(44)上方的互聯(45，47)耦合其他的電路元件。PL-1(56)避免了在柵極附近的不利的表面態(52)，PL-2(59)將臺(35)的邊緣(44)與上覆的互聯(45，47)絕緣，以避免泄漏電流(46)。期望與器件(61)同時形成不透明的對準標記(68)，以當使用透明的半導體(34)時便于對準。
文檔編號H01L29/06GK101427379SQ200780013228
公開日2009年5月6日 申請日期2007年3月12日 優先權日2006年4月13日
發明者哈爾丹·S·亨利, 布魯斯·M·格林 申請人:飛思卡爾半導體公司