生產半導體器件的方法以及采用這種方法獲得的半導體器件的制作方法

專利名稱：生產半導體器件的方法以及采用這種方法獲得的半導體器件的制作方法
技術領域：
本發明涉及一種制造半導體器件的方法，該半導體器件包括場 效應管，在該方法中，在具有襯底的硅半導體主體的表面上對其提供 了第一導電類型的源極區域和漏極區域，所述源極和漏極區域位于掩 埋隔離區域上；并且在源極和漏極區域之間提供了與第一導電類型相
反的第二導電類型的溝道區域；還提供了通過柵極電介質與半導體主
體的表面分離并位于溝道區域上的柵極區域，以及其中，在其中形成
了溝道區域的半導體主體中形成臺面，以及其中，在利用外延生長形 成的半導體區域中的臺面的兩側上形成源極和漏極區域，源極和漏極
區域從而接觸溝道區域。
背景技術：
在美國專利申請US2005/0173735 Al中可以知道在開篇中提到 的方法。其中描述了一種方法，在這種方法中，形成了耗盡阻擋層， 該層覆蓋了集成電路襯底的表面，該集成電路襯底與柵極圖案的相對 側鄰接，并沿MOSFET的溝道區域的側面的一部分延伸。源極/漏極 層被布置在該耗盡阻擋層上，并與沒有被耗盡阻擋層覆蓋的區域中的 溝道區域的側面電接觸。溝道區域從襯底的表面突出出來。耗盡阻擋 層是L形的，另一器件隔離層可能出現，其通過源極/漏極層和耗盡 阻擋層被布置在襯底的預定部分。該耗盡阻擋層可以包括被去除的 SiGe，隨后，用熱氧化之類的絕緣材料對腔進行填充。
這種方法的缺點是， 一方面，所獲得的FET不太適于高頻應用， 特別是對于RF (Radio Fr叫uency，射頻)應用，另一方面，該方法 自身不夠通用。

發明內容
因此，本發明的目的是避免上述的缺點，并提供一種產生適于
RF應用的FET器件而且通用的方法。
為了實現這個目的，在開篇中所描述的類型的方法的特征在于 形成了在基本上半導體區域的整個厚度上與臺面接觸的半導體區域， 并且該半導體區域是在柵極電介質的水平面下形成的。通過在柵極電 介質的水平面下形成半導體區域，充分減小了源極/漏極區域和柵極 區域之間的電容耦合。以這種方式，顯著地改善了所獲得的FET的高 頻性能。通過保持該半導體區域與臺面的側面在該半導體區域的整個 厚度上接觸，由于從臺面的結晶側面開始的整個生長過程中現在還將 出現外延生長，所以改善了半導體區域的結晶度。特別是在晶體管的 溝道區域和源極/漏極區域之間的過渡區域中的更好的結晶度改善了 器件性能，還使根據本發明的方法更加通用。后者是由從臺面的側面 開始的外延生長允許在形成隔離區域頂部上的半導體區域之前己經 形成隔離區域而引起的。
在優選實施例中，源極和漏極區域被提供了延伸部分，并且是 利用沿臺面的兩次離子注入在半導體區域中形成的，在這些離子注入 中的一次離子注入過程中，在臺面的側面上出現了間隔層。這提供了 獲得具有想要的特性的晶體管的有效方式。
優選地，具有延伸部分的源極和漏極區域被提供了叉指式梳狀 結構。以這種方式獲得的晶體管具有非常良好的高頻性能。
在該實施例的優選變型中，晶體管被沉陷的隔離區域所包圍，' 該隔離區域延伸進入半導體主體的深度比掩埋的隔離區域的更深。以 這種方式，將相鄰的晶體管之間的隔離與沉陷的隔離區域中的最優設 計結合起來。本發明實現了在半導體區域包括SiGe的情況下，后者 可以從互相垂直的方向上被刻蝕掉。從而，可以從其中要形成沉陷隔 離的沉陷區域開始對在源極和漏極區域的指狀結構下面要被形成的 SiGe區域進行刻蝕。以這種方式，這種沉陷隔離區域不需要出現在 源極/漏極區域的指狀結構之間，這意味著晶體管可以占用最小的面 積，并可以具有極好的高頻特性。
在與此相關的另一個實施例中，通過形成包括硅和鍺的混合晶
體(在形成半導體區域后，通過選擇性刻蝕去除該混合晶體)的另一 個半導體區域，來形成該掩埋隔離區域。
根據本發明的通用性的其他重要實施例的特征在于，在通過絕 緣層的全部沉積形成半導體區域之前(其后是去除絕緣層的一部分)， 形成該掩埋隔離區域。
在另一個實施例中，優選地，在處理過程中，臨時間隔層保護 至少部分臺面的側面。這種保護或者針對特別用于去除均勻沉積的絕 緣層的刻蝕或針對局部氧化。類似氮化硅之類的材料是用于形成這種 臨時間隔層的適當材料。
最后，應當注意的是，本發明還包括一種半導體器件，其包括 根據本發明的方法所獲得的場效應晶體管。


參照結合附圖來閱讀下文描述的實施例，本發明的這些和其他 方面將變得清楚，并得到解釋，其中 '
圖l到圖13是在通過根據本發明方法的第一實施例來生產具有
場效應晶體管的半導體器件的過程中，該器件在不同階段的截面圖。
圖14到圖20是在通過根據本發明方法的第二實施例來生產具 有場效應晶體管的半導體器件的過程中，該器件在不同階段的截面 圖。
圖21到圖26是在通過根據本發明方法的第三實施例來生產具 有場效應晶體管的半導體器件的過程中，該器件在不同階段的截面 圖。
具體實施例方式
附圖是圖解性的，并沒有按照比例繪制，清楚起見，特地放大 了厚度方向上的尺寸。在不同的圖中，相應的部分通常被給予了相同 的參考標號和相同的陰影線。
圖l到圖13是在通過根據本發明方法的第一實施例來生產具有 場效應晶體管的半導體器件的過程中，該器件在不同階段的截面圖。
在該示例中，用以形成器件10的方法以襯底11開始(見圖1)，在 這種情況下，該襯底11 (但不必然)包括硅并從而還形成了硅半導 體主體12的一部分，在該例中，該襯底11是p型導電性。在這里應 當注意的是，襯底11還可以具有相反的導電性。而且，區域ll還可
以是(例如)相反導電性(例如，分別是P型和n型導電性)的硅襯 底中的n阱(或對于那種情況的p阱)。要被形成的器件10 (在這 種情況下是麗0S)包含鄰近它的邊緣的隔離區域(諸如所謂的(淺/ 深)溝槽或LOCOS (Local Oxidation of Silicon,硅局部氧化)隔 離)，這種隔離在生產的早期階段形成，但在這里沒有在附圖中示出， 也不做單獨討論。實際上，器件10 (例如在CMOS器件10中)可以 包括很多麗0S和PM0S類型的晶體管。
例如通過沉積技術，但在該示例中通過熱氧化在半導體主體12 的表面形成柵極氧化層7 (見圖2)。在這個示例中，柵極電介質層 7 (這里包含二氧化硅)的厚度為1.5nm。
在該柵極氧化層7上沉積形成層6的柵極區域(見圖3)，在這 個示例中，該柵極區域層包括多晶硅層，其厚度大約為120nm。
然后(見圖4)，在該結構上沉積硬掩模層13 (例如75nm厚的 氮氧化硅)，并采用光刻技術和刻蝕形成該硬掩模層13的圖案，以 形成柵極區域6的指狀結構。
接下來(見圖5)，通過刻蝕(例如干法/等離子刻蝕)形成指 狀柵極區域6。
然后(見圖6)，形成間隔層20 (例如氮化硅)，這種間隔層 是通過保形沉積、之后進行回蝕/去除所述沉積的水平部分而形成的。
此后(見圖7)，(例如)通過利用干法/等離子刻蝕工藝對半 導體主體12進行刻蝕，在柵極區域6的每個指狀結構下面形成臺面 M。臺面M的高度(即在半導體主體12中形成的部分)是(例如)100mn。
接下來(見圖8)，用絕緣層32填充臺面M和指狀柵極區域6 之間的空隙，在這個示例中，絕緣層32是二氧化硅，是通過類似CVD (Chemical Vapor Deposition,化學氣相沉積)的沉積工藝形成的。
隨后(見圖9)，在這個示例中利用CMP (Chemical Mechanical
Polishing,化學機械拋光)技術對結構10進行平坦化處理。
此后(見圖IO)，通過刻蝕(回蝕)去除絕緣層32的一部分， 在這個示例中采用干法/等離子刻蝕工藝。產生的隔離區域3、 4(例 如)大約25mn厚，并被定位在要形成的晶體管的源極和漏極區域要 被定位的區域的下面。預定時間內的刻蝕可以執行這個步驟。如果(例 如不同絕緣材料的)刻蝕停止層被合并到絕緣層32中，這個回蝕將 不那么關鍵。
然后(見圖ll)，通過外延生長(這里是VPE(Vapor Phase Epitaxy: 氣相外延生長))形成半導體區域8。由于部分去除絕緣層32而再 次暴露的臺面M的側面在這里起用于外延生長工藝的起點的作用，在 這個示例中，這個外延生長工藝是橫向進行的。以這種方式，該掩埋 隔離區域3、 4是被從相鄰的兩個邊緣臺面M開始的半導體區域8掩 埋的，該半導體區域8是在生長硅區域之后形成的。半導體區域8 具有與溝道區域5相鄰的過渡區域，該過渡區域要被形成在具有高結 晶質量的柵極區域6的下面。在該示例中，半導體區域8是非有意摻 雜的，或只是中度摻雜的。
隨后(見圖12)，例如通過選擇性濕法刻蝕工藝步驟去除臨時 間隔層20和硬掩模層13。
此后(見圖13)，采用兩個適當摻雜離子的離子注入來形成具 有延伸部分1A、 2A的源極和漏極1、 2。在鄰近柵極區域6并如上所 述形成的以及在這里包括二氧化硅的間隔層9出現的情況下執行一 個注入。以這種方式，形成源極和漏極l、 2的高摻雜部分。在沒有 間隔層9的地方形成延伸部分1A、 2A。
最后，通過沉積金屬前電介質(例如二氧化硅)、此后對其進 行圖案成形、沉積接觸金屬層(例如鋁)、此后再次形成接觸區域的 圖案，進一步完成M0SFET的制造。在圖中沒有示出這些步驟。還可 以使用一種(自對準)硅化物工藝來對源極和漏極區域1、 2以及柵 極區域6進行接觸。可以通過實施類似鋸切的分割技術來獲得單個器 件10。
圖14到圖20是在通過根據本發明方法的第二實施例生產具有
場效應晶體管的半導體器件的過程中，該器件在不同階段的截面圖。 這個示例的方法以與之前的示例的方法以及圖l到圖7所示方式相同 的方式開始。從而，這里我們參照第一個示例中的相應部分的討論。 在第一個不同的步驟中(見圖14)，鄰近臺面M形成其他的臨
時間隔層21。在臨時間隔層20包括二氧化硅的情況下，對于這些間 隔層21，選擇不同的材料(例如氮化硅)。
接下來(見圖15)，通過局部外延生長工藝來形成另一個半導 體區域31。該區域31包括硅和鍺的混合晶體，其中，鍺含量大概是 20%，厚度大概是25nm。在這個示例中，區域31還包括在SiGe區域 頂部的一個薄的(例如5mn厚)純硅的保護/覆蓋區域。
隨后(見圖16),再次通過刻蝕去除臨時間隔層21。在這個示 例中，由于這些間隔層21包括氮化硅而間隔層20和硬掩模層13包 括二氧化硅，所以可以選擇性地采用熱磷酸來完成這個目的。
此后(見圖17)，通過外延生長來形成半導體區域8。在這個 示例中；由于去除間隔層21而再次暴露的臺面M的側面與半導體區 域31的上表面一起在這里起外延生長工藝的起點的作用。
然后(見圖18)，半導體區域31被轉化為隔離區域3、 4，隔 離區域3、 4位于要被形成的晶體管的源極/漏極區域的下面。在這個 示例中，通過對半導體區域31的SiGe進行選擇性刻蝕來完成這個目 的。可以采用形成在半導體主體中的腔來完成這個目的，在稍后的步 驟中，該腔用來形成更深的器件10隔離。盡管由于從垂直于表面的 方向可以抵達位于中間位置上的器件10的源極/漏極的指狀結構，在 該表面上，還出現了環繞器件10的腔/沉陷隔離區域，所述腔/沉陷 的隔離區域(圖中未示出)不需要出現在器件10的單個源極/漏極指 狀結構之間，但是可以對SiGe區域31進行刻蝕。出現在隔離區域3、 4中的空氣可以形成足夠的隔離。如果需要，例如，可以通過CVD或 熱氧化工藝，用絕緣材料填充空區域3、 4。
隨后(見圖19)，通過(例如)選擇性濕法刻蝕工藝步驟去除 臨時間隔層20和硬掩模層13。
此后(見圖20)，形成具有延伸部分1A、 2A的源極和漏極區域
1、 2。這個示例的最后階段與第一示例的最后階段相同。
圖21到圖26是在通過根據本發明方法的第三實施例來生產具 有場效應晶體管的半導體器件的過程中，該器件在不同階段的截面 圖。這個示例的方法以與之前的示例的方法以及圖1到圖7所示方式 相同的方式開始。從而，這里我們參照第一個示例中的相應部分的討 論。
在第一個不同的步驟中(見圖21)，鄰近柵極區域6和硬掩模 層13的指狀結構，形成了臨時間隔層20。對于這些間隔層20，選擇 了雙間隔層結構，包括L形部分20A以及條形部分20B， L形部分20A 包括氮化硅，條形部分20B包括二氧化硅。這樣構造的間隔層20具 有以下優點 一方面，它們保護柵極區域6不被熱氧化，另一方面， 它們允許在其他地方以選擇方式對氮化硅進行選擇性刻蝕。
接下來(見圖22)，以與前兩個示例類似的方式形成臺面M。 此后(見圖23)，臺面M的側面由其他的臨時間隔層21保護， 在這個示例中，其他的臨時間隔層21包括氮化硅。:
隨后(見圖24)，通過局部熱氧化形成掩埋隔離區域3、 4。 然后(見圖25)，通過利用熱磷酸的選擇性刻蝕，去除臨時間 隔層21。
此后(見圖26)，通過局部外延生長工藝形成包括硅的另一個 半導體區域31。和在第一個示例中一樣，通過從臺面M的側面開始 的橫向外延生長形成這個區域。
這個示例的生產的最后階段與前兩個示例的生產的最后階段 (例如)是相同的，這里就不進行分別討論了。出于這種原因，參照 這些示例的描述的對應部分。
應當注意的是，上述實施例描述了而不是限制了本發明，在不 脫離所附權利要求的范圍的情況下，本領域技術人員可以設計出很多 可替換的實施例。例如在實施例中，其中形成了源極/漏極區域的外 延生長半導體區域是非有意摻雜的或只是中度摻雜的。然而，如果需 要的話，還可以將更高摻雜引入在這個區域中。在權利要求中，放置 在括號之間的任何參考標號不應當被解釋為對權力要求的限制。"包
括"這個詞不排除那些沒有在權利要求中列出的其他元件或步驟的存 在。在元素之間的詞"一個"或"一種"不排除多個同類元素的出現。
權利要求
1.一種制造包括場效應晶體管的半導體器件的方法，在該方法中，在具有襯底(11)的硅半導體主體(12)的表面上對其提供了第一導電類型的源極區域(1)和漏極區域(2)，所述區域位于掩埋隔離區域(3，4)上；以及提供了在源極和漏極區域(1，2)之間的與第一導電類型相反的第二導電類型的溝道區域(5)；還提供了通過柵極電介質(7)與半導體主體(12)的表面分隔并位于溝道區域(5)上的柵極區域(6)，以及其中，在其中形成了溝道區域(5)的半導體主體(12)中形成臺面(M)，以及其中，在利用外延生長形成的半導體區域(8)中的臺面(M)的兩個側面上形成源極和漏極區域(1，2)，源極和漏極區域(1，2)從而接觸溝道區域(5)，該方法的特征在于形成了在基本上半導體區域(8)的整個厚度上與臺面接觸的半導體區域(8)，并且所述半導體區域(8)被形成在柵極電介質(7)的水平面下。
2. 根據權利要求1所述的方法，其特征在于所述源極和漏極區 域(1,2)被提供了延伸部分(1A,2A)，并采用兩個沿所述臺面(M) 的離子注入，在半導體區域(8)中形成所述源極和漏極區域(1， 2)， 在這些離子注入的一個離子注入過程中，間隔層(9)出現在所述臺 面(M)的側面上。
3. 根據權利要求2所述的方法，其特征在于具有延伸部分 (1A,2A)的源極和漏極區域(1,2)被提供了交叉梳狀結構(1,2,r,2')
4. 根據權利要求3所述的方法，其特征在于所述晶體管被沉陷 的隔離區域所環繞，所述沉陷隔離區域比所述掩埋隔離區域(3、 4) 延伸進入所述半導體主體(12)的深度更深。
5. 根據之前任何一項權利要求所述的方法，其特征在于通過形 成另一半導體區域(31)來形成所述掩埋隔離區域(3,4)，所述另 一半導體區域(31)包括硅和鍺的混合晶體，在形成半導體區域(8) 之后，通過選擇性刻蝕去除這些混合晶體。
6. 根據權利要求1到4中的任何一項權利要求所述的方法，其 特征在于，在形成半導體區域(8)之前，通過絕緣層(32)的全部 沉積，之后去除所述絕緣層(32)的一部分，來形成所述掩埋隔離區 域(3， 4)。
7. 根據之前任何一項權利要求所述的方法，其特征在于在處理 過程中，臨時間隔層(20， 21)對至少部分臺面(M)的側面進行保 護。
8. 一種半導體器件(10)，其包括通過根據之前任何一項權利 要求二所述的方法獲得的場效應晶體管。
全文摘要
本發明涉及一種制造包括場效應晶體管的半導體器件(10)的方法，在該方法中，在具有襯底(11)的硅半導體主體(12)的表面上對其提供了第一導電類型的源極區域(1)和漏極區域(2)，源極區域(1)和漏極區域(2)位于掩埋隔離區域(3，4)上；以及在源極和漏極區域(1，2)之間提供了與第一導電類型相反的第二導電類型的溝道區域(5)；還提供了通過柵極電介質(7)與半導體主體(12)分離并位于溝道區域(5)上的柵極區域(6)，以及其中，在其中形成了溝道區域(5)的半導體主體(12)中形成臺面(M)，以及其中，在利用外延生長形成的半導體區域(8)中的臺面(M)的兩側上形成源極和漏極區域(1，2)，源極和漏極區域(1，2)從而接觸溝道區域(5)。根據本發明，形成了在基本上半導體區域的整個厚度上與臺面(M)接觸的半導體區域(8)，并且該半導體區域(8)是在柵極電介質(7)的水平面下形成的。這種方法更加通用，這樣獲得的器件具有改善的高頻性能。
文檔編號H01L21/336GK101366106SQ200780001921
公開日2009年2月11日 申請日期2007年1月4日 優先權日2006年1月5日
發明者吉爾貝托·庫拉托拉, 埃爾文·海普, 塞巴斯蒂安·努汀克, 菲利皮·默尼耶-貝拉爾德 申請人:Nxp股份有限公司