專利名稱：多比特可編程非易失性存儲器單元、陣列及其制造方法
技術領域：
本發明主要涉及半導體存儲器件，尤其涉及一種多比特可編程非易失性存 儲器單元、陣列及其制造方法。
背景技術：
片上系統(SOC， System On Chip)的制造主要以邏輯工藝為基礎，設計 人員在SOC研發設計過程中，常常需要在SOC內部集成大量的非易失性存儲 單元。設計人員根據所設計的SOC的不同用途，選擇適當類型和功能的非易 失性存儲單元來作為SOC內部的存儲單元。
目前，非易失性存儲單元包括只讀非易失性存儲單元、可編程只讀非易失 性存儲單元、可編程可擦除只讀非易失性存儲單元等。其中，現有可編程非易 失性存儲單元在其結構及設計方法上存在以下不足
首先，現有可編程非易失性存儲單元常常采用熔絲或反熔絲制造技術，這 種熔絲或反熔絲制造技術除了需要采用傳統的邏輯工藝外，還需要采用特殊工 藝和特殊材料。因此，釆用基于熔絲或反熔絲制造技術的可編程非易失性存儲 單元，不但增加了 SOC的成本，而且由于制造過程中采用了特殊工藝和特殊 材料，因此，還大大降低邏輯器件的可靠性。
其次，基于邏輯工藝的可編程非易失性存儲器的制造原理主要是利用金屬 氧化物半導體(MOS, Metal-Oxide Semiconductor)的柵極電容介質層的可擊 穿特性，由于在這種結構中用于編程的電容是有源器件，而有源器件很容易產 生寄生效應和小尺寸效應，因此，為了避免有源器件所產生的寄生效應和小尺 寸效應對存儲單元所造成的影響，設計人員不得不加大相鄰電容有源區的距 離，從而大大增加了存儲單元所占用的面積。
另夕卜，對于基于邏輯工藝制造的可編程可擦除的非易失性存儲器，其在數 據保持能力遠不如可編程非易失性存儲單元，而且其所占用的面積比可編程非易失性存儲單元所占用的面積更大。
發明內容
有鑒于此，本發明的目的在于提供一種多比特可編程非易失性存儲器單 元、陣列及其制造方法。通過該多比特可編程非易失性存儲器單元、陣列及其 制造方法，達到大大提高單個存儲單元存儲數據的能力和存儲器的存儲穩定 性、縮小存儲器面積的目的。
本發明提供了一種多比特可編程非易失性存儲器單元，包括晶體管，所述
晶體管包括柵極、源極和漏極，還包括與所述晶體管的源極串聯連接的電容器； 所述電容器由金屬層、接觸孔、阻擋層和處于無源區的多晶硅依次連接形
成；其中，所述阻擋層為該電容器的介質層；
所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種
預定電阻值；
所述多種預定電阻值用于表征存儲單元的多種存儲狀態。 該可編程非易失性存儲單元所述預定電壓為定值電壓、變值電壓或脈沖電壓。
作用時間。
該可編程非易失性存儲單元所述阻擋層為金屬硅化物阻擋層； 該可編程非易失性存儲單元所述金屬層為第 一金屬層。 本發明還提供了一種多比特可編程非易失性存儲器單元的制造方法，包
括
提供金屬層、接觸孔、阻擋層、處于無源區的多晶硅、處于有源區的多晶 硅和包括有源區的襯底，處于有源區的多晶硅和包括有源區的襯底形成晶體 管，所述晶體管包括柵極、源極和漏極；
依次連接金屬層、接觸孔、阻擋層、處于無源區的多晶硅形成電容器，將
阻擋層作為該電容器的介質層；
將所述晶體管的源極與所述電容器串聯連接；
所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種預定電阻值；
所述多種預定電阻值用于表征存儲單元的多種存儲狀態。 該方法所述預定電壓為定值電壓、變值電壓或脈沖電壓。
本發明還提供了一種多比特可編程非易失性存儲器陣列，包括字線、位線、
源線以及位于字線、位線和源線之間的多個存儲器單元；其中， 所述存儲單元中的晶體管的柵極與字線連接； 所述存儲單元中的晶體管的源極與電容器串聯連接至源線上； 所述存儲單元中的晶體管的漏極與位線相連；
所述電容器由金屬層、接觸孔、阻擋層和處于無源區的多晶硅依次連接形
成；
所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種 預定電阻值；
所述多種預定電阻值用于表征存儲單元的多種存儲狀態。 該可編程非易失性存儲器陣列所述預定電壓為定值電壓、變值電壓或脈沖 電壓。
該可編程非易失性存儲器陣列所述預定作用時間為恒定時長或不同時長 的作用時間。
本發明還提供了一種多比特可編程非易失性存儲器陣列的制造方法，包
括
提供金屬層、接觸孔、阻擋層、多根處于無源區的多晶硅、多根處于有源 區的多晶硅和包括有源區的襯底，多根處于有源區的多晶硅和包括有源區的襯 底形成多個包括源極、漏極和柵極的晶體管；
多根處于無源區的多晶硅形成多條源線；
多根處于有源區的多晶硅形成多條字線；
金屬層中的多根金屬線形成多條位線；
依次連接金屬層、接觸孔、阻擋層、處于無源區的多晶硅形成電容器，其 中，阻擋層作為該電容器的介質層；
將所述晶體管的源極與所述電容器對應串聯連接形成存儲單元排布在與存儲單元對應的字線、位線和源線之間；
所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種
預定電阻值；
所述多種預定電阻值用于表征存儲單元的多種存儲狀態。 該方法所述預定電壓為定值電壓、變值電壓或脈沖電壓。
本發明所述的多比特可編程非易失性存儲器單元、陣列及其制造方法，通 過金屬層、接觸孔、金屬硅化物阻擋層和處于無源區的多晶硅所形成的金屬層 -金屬硅化物阻擋層-多晶硅結構的電容器，利用該電容器在不同作用電壓以 及不同作用時間下產生的多種不同電阻值，對多比特數據進行存儲，并將該電 容器與晶體管的源極串聯連接形成可編程非易失性存儲單元及存儲器陣列，從
而實現了一種單個存儲器單元存儲數據的能力大大提高、存儲單元面積小、集 成密度高、有利于大規模集成電路應用的可編程非易失性存儲器。另外，由于 本發明所述的多比特可編程非易失性存儲單元中的多晶硅處于無源區，因此， 在現有邏輯制造工藝基礎上，實現了利用無源元件制造可編程非易失性存儲單 元，從而大大避免了有源器件的寄生效應和小尺寸效應的影響。本發明所述的 多比特可編程非易失性存儲器與現有技術中的可編程存儲器相比，采用無源器 件產生的電阻大小來進行數據存儲，這種存儲方式下的數據在讀取過程中將不
法，大大提高了數據存儲穩定性。由于本發明所述的多比特可編程非易失性存 儲單元采用現有的邏輯工藝制造，而未使用任何特殊工藝，因此，大大降低了 存儲器的制造成本和功耗。
圖1為本發明實施例中多比特可編程非易失性存儲器陣列的第一局部電 路原理圖2為本發明實施例中多比特可編程非易失性存儲器陣列的第一局部典 型示意圖3為本發明實施例中多比特可編程非易失性存儲器陣列的第一局部的俯視圖4為本發明實施例中多比特可編程非易失性存儲器陣列的第二局部電 路原理圖5為本發明實施例中多比特可編程非易失性存儲器陣列的第二局部典 型示意圖6為本發明實施例中多比特可編程非易失性存儲器陣列的第二局部的 俯視圖7為圖2和圖5中金屬層-介質層-多晶硅層結構的電容器示意圖； 圖8為本發明實施例中多比特可編程非易失性存^f諸單元中電容器的電阻 值與作用電壓、作用時間之間的關系曲線圖。
具體實施例方式
下面結合附圖來詳細說明本發明的具體實施例。
在半導體邏輯制造工藝中，為了提高集成電路的性能，需要利用難熔金屬 硅化物(Salicide)來降低有源區、多晶硅的寄生電阻，其制作方法為在完 成柵刻蝕及源漏區注入后，在硅表面淀積一層金屬，并使之與硅反應，形成金 屬硅化物；反應完成后去除剩余的金屬。由于金屬不與絕緣層反應，因此不會 影響絕緣層的性能。
在自對準難熔金屬硅化物制造工藝中，大規模集成電路的絕大部分有源區 和多晶硅都被低電阻的金屬硅化物覆蓋。但是有些區域，如高阻多晶硅和易擊 穿的有源區，需要較大的寄生電阻，它們在金屬硅化物工藝中需要一層阻擋層 來保護，該阻擋層被業界稱為金屬硅化物阻擋層(SAB, Salicide Block )。
在半導體制造過程中，由于金屬硅化物阻擋層的存在，將對接觸孔的刻蝕 進行阻擋，從而使金屬層與多晶硅不能直接接觸，這種金屬層、接觸孔、金屬 硅化物阻擋層和多晶硅所形成的特殊結構，形成了金屬層-金屬硅化物阻擋層 -多晶硅層結構的電容器，該電容器將直接用于可編程非易失性存儲單元結構 的可編程存儲功能實現中。
本發明采用金屬硅化物阻擋層來代替現有的采用金屬氧化物半導體 (MOS, Metal-Oxide Semiconductor)的柵極電容介質層，實現可編程非易失性存儲單元的可編程存儲功能，具體實施步驟如下
步驟l，淀積多晶硅。
該步驟中，多晶硅作為可編程非易失性存儲單元的電容器的下電極材料。
步驟2,在完成柵刻蝕及有源區的注入后，進行金屬硅化物阻擋層的淀積
及刻蝕。
步驟3,淀積金屬，形成自對準難熔金屬硅化物后，去除剩余金屬。 步驟4，淀積第一層介質層。 步驟5，進行平坦化工藝。 步驟6,進行刻蝕并制作接觸孔。 步驟7，淀積并刻蝕第一金屬層。
該步驟中，由于金屬硅化物阻擋層的材料及性質與第一層介質層的材料及 性質有較大差異，因此在接觸孔刻蝕時，金屬硅化物阻擋層不能被完全刻蝕掉， 于是金屬層、接觸孔、金屬硅化物阻擋層和多晶硅就形成了金屬-氧化物-多 晶硅結構的電容器。
步驟8,采用該電容器在不同作用電壓以及不同作用時間下產生的多種不 同電阻值，對多比特數據進行存儲。
圖1為本發明實施例中多比特可編程非易失性存儲器陣列的第一局部電 路原理圖，圖中包括晶體管1011、 1014,電容器1021、 1024，以及位線(Bit Line ) BLl 、源線(Source Line ) SLl 、字線(Word Line ) WL2和WL3。其中，
晶體管1011的柵極與WL2連接，晶體管1011的源極經電容器1021與 SLl連接，晶體管1011的漏極與BLl連接。晶體管1014的源極經電容器1024 與SL1連接，晶體管1014的漏極與BLl連接。
圖2為本發明實施例中多比特可編程非易失性存儲器陣列的第一局部典 型示意圖，圖中包括第一金屬層的第一部分2011、第二部分2012、第三部分 2013,第二金屬層202，接觸孔(contact) 2031、 2032、 2033、 2034、 2035、 2036，金屬硅化物阻擋層2041、 2042，多晶硅2051、 2052、 2053、 2054,襯 底206。多晶硅2051、 2054處于無源區，多晶硅2052、 2053處于有源區。其 中，
第一金屬層的第一部分2011經接觸孔2031連接至金屬硅化物阻擋層2041，金屬硅化物阻擋層2041覆蓋整個多晶硅2051;
在金屬硅化物阻擋層2041的阻擋下，接觸孔2031與多晶硅2051之間保 持預定距離，從而使第一金屬層的第一部分2011、接觸孔2031、金屬硅化物 阻擋層2041和多晶硅2051共同形成金屬層-介質層-多晶硅層結構的電容
多比特數據進行存儲。
第一金屬層的第一部分2011經接觸孔2032連4妄至襯底206中的有源區； 第二金屬層202依次經接觸孔2036、第一金屬層的第二部分2012、接觸
孔2033連接至襯底206中的有源區；
第一金屬層的第三部分2013經接觸孔2034連4妻至襯底206中的有源區； 第一金屬層的第三部分2013經接觸孔2035連接至金屬硅化物阻擋層
2042，金屬硅化物阻擋層2042覆蓋整個多晶硅2054。
在金屬硅化物阻擋層2042的阻擋下，接觸孔2035與多晶硅2054之間保
持預定距離，從而使第一金屬層的第三部分2013、接觸孔2035、金屬硅化物
阻擋層2042和多晶硅2054共同形成金屬層-介質層-多晶硅層結構的電容
多比特數據進行存儲。
圖3為本發明實施例中多比特可編程非易失性存儲器陣列的第一局部的 俯視圖，圖中屬于第二金屬層202的四根金屬線平行排布形成BL1、 BL2、 BL3 和BL4。多晶硅2051形成源線SLl,多晶硅2052形成字線WL1 ，多晶硅2053 形成字線WL2，多晶硅2054形成源線SL2。
圖4為本發明實施例中多比特可編程非易失性存儲器陣列的第二局部電 路原理圖，圖中包括晶體管4011、 4012、 4013、 4014，電容器4021、 4022、 4023、 4024，位線BL1、 BL2,源線(Source Line) SL1、字線WL2和WL3。 其中，
晶體管4011的柵極與WL2連接，晶體管4011的源極經電容器4021與 SL1連接，晶體管4011的漏極與BL1連接。晶體管4012的柵極與WL2連接， 晶體管4012的源極經電容器4022與SL1連接，晶體管4012的漏極與BL2連 接。晶體管4013的柵極與WL3連接，晶體管4013的源極經電容器4023與SL1連接，晶體管4013的漏極與BL2連接。晶體管4014的柵極與WL3連接， 晶體管4014的源極經電容器4024與SL1連接，晶體管4014的漏極與BL1連 接。
圖5為本發明實施例中多比特可編程非易失性存儲器陣列的第二局部典 型示意圖，圖中包括第一金屬層的第一部分5011、第二部分5012、第三部分 5013、第四部分5014，第二金屬層502，接觸孔5031、 5032、 5033、 5034、 5035、 5036、 5037、 5038，金屬硅化物阻擋層504，多晶硅5051、 5052、 5053、 5054、 5055，襯底506。多晶硅5053處于無源區，多晶硅5051、 5052、 5054、 5055處于有源區。其中，
第二金屬層502依次經接觸孔5037、第一金屬層的第一部分5011、接觸 孔5031連接至襯底506中的有源區；
第一金屬層的第二部分5012經接觸孔5032連接至襯底206中的有源區；
第一金屬層的第二部分5012經接觸孔5033連接至金屬硅化物阻擋層 504，第一金屬層的第三部分5013經接觸孔5034連接至金屬硅化物阻擋層 504,金屬硅化物阻擋層504覆蓋整個多晶硅5053;
在金屬硅化物阻擋層504的阻擋下，接觸孔5033、 5034與多晶硅5053 之間保持預定距離，從而使第一金屬層的第二部分5012、接觸孔5033、金屬 硅化物阻擋層504和多晶硅5053共同形成金屬層-介質層-多晶硅層結構妁 電容器，并使第一金屬層的第三部分5013、接觸孔5034、金屬硅化物阻擋層 504和多晶硅5053共同形成金屬層-介質層-多晶硅層結構的電容器，該電 容器在不同作用電壓以及不同作用時間下產生的多種不同電阻值，對多比特數 據進行存儲。
第一金屬層的第三部分5013經接觸孔5035連接至襯底506中的有源區； 第二金屬層502依次經接觸孔5038、第一金屬層的第四部分5014、接觸 孔5036連接至襯底506中的有源區。
圖6為本發明實施例中多比特可編程非易失性存儲器陣列的第二局部的 俯視圖，圖中屬于第二金屬層502的四根金屬線平行排布形成BL1、 BL2、 BL3 和BL4。多晶硅5053形成源線SL1,多晶硅5051形成字線WL1,多晶硅5052 形成字線WL2，多晶硅5054形成字線WL3，多晶硅5055形成字線WL4。圖7為圖2和圖5中金屬層-介質層-多晶硅層結構的電容器示意圖，圖
中包括第一金屬層701,接觸孔(contact) 702,金屬硅化物阻擋層703和多 晶硅(Poly) 704。第一金屬層701與接觸孔702連接，接觸孔702與金屬硅 化物阻擋層703連接，在金屬硅化物阻擋層703的阻擋下，使第一金屬層701、 接觸孔702、金屬硅化物阻擋層703和多晶硅層704共同形成金屬層-介質層 -多晶硅層的電容結構。本發明將金屬硅化物阻擋層替代現有的MOS晶體管
多種不同電阻值表征存儲單元的多種存儲狀態，實現對多比特數據進行存儲。 圖7中金屬硅化物阻擋層703的電阻值由其自身的層厚d決定，因此，當 電容器被施加預定作用電壓，經過預定作用時間后，金屬硅化物阻擋層703 將被部分擊穿，即層厚d會減小，從而使電容器隨著層厚d的不斷減小產生不 同的電阻值。
圖8為本發明實施例中多比特可編程非易失性存儲單元中電容器的電阻 值與作用電壓、作用時間之間的關系曲線圖，圖8中，縱坐標為可編程非易失 性存儲單元中電容器的電阻值，橫坐標為作用電壓值與作用時間值。其中，
存儲單元中的電容器被施加作用電壓VI,經過作用時間tl后，產生的電 阻值為Rl;
存儲單元中的電容器被施加作用電壓V2，經過作用時間t2后，產生的電 阻值為R2;
存儲單元中的電容器被施加作用電壓V3，經過作用時間t3后，產生的電 阻值為R3;
存儲單元中的電容器被施加作用電壓V4，經過作用時間t4后，產生的電 阻值為R4。
本發明具體實施例中，通過對電容器施加不同作用電壓，經過不同作用時— 間后，使電容器產生不同的電阻值R1、 R2、 R3、 R4，電阻值R1、 R2、 R3、 R4分別表征一個存儲狀態。其中，設計人員可根據設計需要調整作用電壓VI、 V2、 V3、 V4和作用時間tl、 t2、 t3、 t4,其中，作用電壓V1、 V2、 V3、 V4 可以為同一作用電壓或不同作用電壓，作用時間tl、 t2、 t3、 t4可以為同一時 長的作用時間或不同時長的作用時間。在具體實現過程中，設計人員可在構成電容器的金屬層上施加預定幅值的 脈沖電壓，在電容器每經過一個脈沖后，測量一次該電容器的電阻值，直到達 到表征預定存儲狀態的預定電阻值。
例如，當作用電壓是幅值為A1、周期為t秒的脈沖電壓時，產生電阻值
Rl需要的作用時間為mt秒，產生電阻值R2需要的作用時間為nt秒，產生電 阻值R3需要的作用時間為pt秒，產生電阻值R4需要的作用時間為qt秒；而 當作用電壓是幅值A2、周期為t'秒的脈沖電壓時，產生電阻值R1需要的作用 時間為m't'秒，產生電阻值R2需要的作用時間為n't'秒，產生電阻值R3需要 的作用時間為p't'秒，產生電阻值R4需要的作用時間為q't'秒。其中，m、 n、 p、 q、 m'、 n'、 p'、 q'為大于或等于0的整數。
另外，設計人員還可在構成電容器的金屬層上施加預定幅值的恒定電壓， 在電容器每經過預定作用時間后，測量一次該電容器的電阻值，以確定得到的 電阻值為表征預定存儲狀態的電阻值。
例如，當作用電壓為恒定電壓V,時，產生電阻值Rl需要的作用時間為 t,微秒，產生電阻值R2需要的作用時間為t2微秒，產生電阻值R3需要的作用 時間為t"敬秒，產生電阻值R4需要的作用時間為tt微秒；而當作用電壓為恒 定電壓V2時，產生電阻值R1需要的作用時間為V微秒，產生電阻值R2需要 的作用時間為V微秒，產生電阻值R3需要的作用時間為V微秒，產生電阻值 R4需要的作用時間為V微秒。
因此，設計人員可以根據需要，控制施加在電容器上的作用電壓的大小和 作用時間的長短，使電容器產生多種不同大小的電阻值，通過這些不同大小的 電阻值表征存儲單元的多種存儲狀態，實現對多比特數據進行存儲。
本發明通過金屬層、接觸孔、金屬硅化物阻擋層和處于無源區的多晶硅所 形成的金屬層-金屬硅化物阻擋層-多晶硅結構的電容器，并將該電容器以串 聯方式與晶體管的源極串聯連接形成可編程非易失性存儲單元，通過該電容器 在不同作用電壓以及不同作用時間下產生的多種不同電阻值表征存儲單元的 多種存儲狀態，實現對多比特數據進行存儲。
另外，由于本發明所述的可編程非易失性存儲單元中的多晶硅處于無源 區，因此在現有邏輯制造工藝基礎上，實現了利用無源元件制造可編程非易失性存儲單元，從而大大避免了有源器件的寄生效應和小尺寸效應的影響。由于 本發明所述的可編程非易失性存儲單元采用現有的邏輯工藝制造，而未使用任 何特殊工藝，因此，大大降低了存儲器的制造成本和功率消耗。
本發明所述的可編程非易失性存儲器與現有技術中的可編程存儲器相比， 采用無源器件產生的電阻大小來進行數據存儲，這種存儲方式下的數據在讀取 過程中將不會受電荷泄露的影響，從而大大提高了數據存儲穩定性。
本發明中所述的晶體管為P型金屬氧化物半導體晶體管或N型金屬氧化 物半導體晶體管。
以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發 明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發 明的保護范圍之內。
權利要求
1.一種多比特可編程非易失性存儲器單元，包括晶體管，所述晶體管包括柵極、源極和漏極，其特征在于，還包括與所述晶體管的源極串聯連接的電容器；所述電容器由金屬層、接觸孔、阻擋層和處于無源區的多晶硅依次連接形成；其中，所述阻擋層為該電容器的介質層；所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種預定電阻值；所述多種預定電阻值用于表征存儲單元的多種存儲狀態。
2. 根據權利要求1所述的可編程非易失性存儲單元，其特征在于， 所述預定電壓為定值電壓、變值電壓或脈沖電壓。
3. 根據權利要求1所述的可編程非易失性存儲單元，其特征在于，
4. 根據權利要求1所述的可編程非易失性存儲單元，其特征在于， 所述阻擋層為金屬硅化物阻擋層； 所述金屬層為第一金屬層。
5. —種多比特可編程非易失性存儲器單元的制造方法，包括 提供金屬層、接觸孔、阻擋層、處于無源區的多晶硅、處于有源區的多晶硅和包括有源區的襯底，處于有源區的多晶硅和包括有源區的襯底形成晶體 管，所述晶體管包括柵極、源極和漏極； 其特征在于，依次連接金屬層、接觸孔、阻擋層、處于無源區的多晶硅形成電容器，將 阻擋層作為該電容器的介質層；將所述晶體管的源極與所述電容器串聯連接；所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種 預定電阻值；所述多種預定電阻值用于表征存儲單元的多種存儲狀態。
6. 根據權利要求5所述的制造方法，其特征在于，所述預定電壓為定值電壓、變值電壓或脈沖電壓。
7. 根據權利要求5所述的制造方法，其特征在于， 所述預定作用時間為恒定時長或不同時長的作用時間。
8. —種多比特可編程非易失性存儲器陣列，其特征在于，包括字線、位線、源線以及位于字線、位線和源線之間的多個存儲器單元；其中， 所述存儲單元中的晶體管的柵極與字線連接； 所述存儲單元中的晶體管的源極與電容器串聯連接至源線上； 所述存儲單元中的晶體管的漏極與位線相連；所述電容器由金屬層、接觸孔、阻擋層和處于無源區的多晶硅依次連接形成；所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種 預定電阻值；所述多種預定電阻值用于表征存儲單元的多種存儲狀態。
9. 根據權利要求8所述的可編程非易失性存儲器陣列，其特征在于， 所述預定電壓為定值電壓、變值電壓或脈沖電壓。
10. 根據權利要求8所述的可編程非易失性存儲器陣列，其特征在于，
11. 一種多比特可編程非易失性存儲器陣列的制造方法，包括 提供金屬層、接觸孔、阻擋層、多才艮處于無源區的多晶硅、多根處于有源區的多晶硅和包括有源區的襯底，多根處于有源區的多晶硅和包括有源區的村 底形成多個包括源極、漏極和柵極的晶體管； 其特征在于，多根處于無源區的多晶硅形成多條源線； 多根處于有源區的多晶硅形成多條字線； 金屬層中的多根金屬線形成多條位線；依次連接金屬層、接觸孔、阻擋層、處于無源區的多晶硅形成電容器，其 中，阻擋層作為該電容器的介質層；將所述晶體管的源極與所述電容器對應串聯連接形成存儲單元排布在與 存儲單元對應的字線、位線和源線之間；所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種 預定電阻值；所述多種預定電阻值用于表征存儲單元的多種存儲狀態。
12, 根據權利要求11所述的制造方法，其特征在于，所述預定電壓為定值電壓、變值電壓或脈沖電壓。
13. 根據權利要求11所述的制造方法，其特征在于，
全文摘要
本發明公開了一種多比特可編程非易失性存儲器單元、陣列及其制造方法，包括字線、位線、源線以及位于字線、位線和源線之間的多個存儲器單元；其中，所述存儲單元中的晶體管的柵極與字線連接；所述存儲單元中的晶體管的源極與電容器串聯連接至源線上；所述存儲單元中的晶體管的漏極與位線相連；所述電容器由金屬層、接觸孔、阻擋層和處于無源區的多晶硅依次連接形成；所述電容器在不同預定電壓作用下，經過不同預定作用時間后，產生多種預定電阻值；所述多種預定電阻值用于表征存儲單元的多種存儲狀態。通過本發明，提高了單個存儲器單元存儲數據的能力和存儲器的存儲穩定性、進一步縮小了存儲器的面積，從而更有利于大規模集成電路的應用。
文檔編號H01L27/115GK101217148SQ200710308408
公開日2008年7月9日 申請日期2007年12月29日 優先權日2007年12月29日
發明者朱一明, 洪 胡 申請人:北京芯技佳易微電子科技有限公司