專利名稱：用于半導體封裝的印刷電路板的制造方法
技術領域：
一^:而言，本發明涉及一種用于半導體封裝的印刷電路板 (PCB)的制造方法。更具體地說，本發明涉及一種用于半導體封 裝的PCB的制造方法，該方法使得在為了對用于半導體封裝的PCB 進行表面處理而覆鍍每個焊盤時的掩才莫(mask)工作減至最少。
背景技術：
一般地，半導體封裝是一種對由有源器件(例如，半導體芯片) 和無源器件(例如，電阻器、電容器等)組成的電子硬件系統的擴 展(proliferation)具有重大影響的技術，并且封裝技術關系到電源、 信號連接、熱輻射以及對外界的防護。
由于封裝技術是為了滿足包括電源、信號連接與熱輻射的多方 面用途而發展起來的，而封裝又是在暴露于周圍環境的狀態下來操 作的，因而使得產品的價格上升，從而不期望地，難以實現其商業 化。隨著電子產品的發展，對于半導體封裝的國際需求正在增加，
具體地，封裝(諸如用于筆記本PC、移動電話、移動數據傳真設 備、磁盤驅動器等的CSP)的普及正在增長之中。
在用于半導體封裝的PCB中，當單個基板設置有引線接合焊 盤和用于安裝SMD (表面安裝器件)的焊盤(諸如BGA)時，對 引線接合焊盤施加軟金電鍍工藝，此外，在BGA安裝焊盤的情況 下，如果難以將用于電鍍的導線拔出(withdraw),則施力口無電鍍 OSP或者化學鍍(ENIG:化學鍍鎳浸金)工藝。
依賴于用于半導體封裝的基板密度的增加，在需要滿足包括引 線接合與SMD安裝的兩種或兩種以上用途的情況下，例如，在需 要滿足引線接合與表面安裝技術(當無法將軟金電鍍的導線抽回 時)或者需要滿足表面安裝技術與ZIF連接器規范的情況下，通過 不同類型的覆鍍工藝(包括電鍍與化學鍍)來完成表面處理。
為了進行上述不同類型的覆鍍，實施使用干膜或可剝離油墨的 掩模工作。然而，在這種情況下，引起與掩模工作相關的許多問題， 包括對的掩模的設計局限性。
下面，參照圖3A至3G，對才艮據傳統二技術的制造用于半導體封 裝的印刷電路板的方法進行描述。
才艮據本技術領域中廣為人知的方法，準備PCB400,該PCB包 括樹脂基板401、形成于該樹脂基板上的引線接合焊盤402、 405和 SMD安裝焊盤403、 404并具有預定的電路圖案，在PCB400的除 引線4妻合焊盤402、 405和SMD安裝焊盤403、 404之外的部分上 形成阻焊劑層406 (圖3A)。然后，在PCB的除SMD安裝焊盤403、 404之外的部分上施 加i者如干月莫的第一抗鍍劑(plating resist) 407,從而4尋這些部分遮 掩(圖3B)，隨后，通常進行化學鍍和電鍍工藝，從而在SMD安 裝焊盤403、 404上形成化學鍍鎳浸金(ENIG )層408、 409(圖3C )。 如在ENIG層408 (圖3C示出其實例)中，ENIG層具有包括化學 鍍4臬層408a與化學鍍金層408b的雙層形式。
去除第一抗鍍劑407(圖3D ),并在PCB的除引線接合焊盤402、 405之外的部分上施加第二抗鍍劑410，從而將這些部分遮掩(圖 3E)。通過通常的軟金電鍍工藝，在引線接合焊盤402、 405上形成 鎳/金鍍層411、 412 (圖3F)。同樣，如在該圖所示的鎳/金電鍍層 412中，該鎳/金電鍍層由包括電鍍鎳層412a和電鍍金層412b的雙 層組成。最后，去除第二抗鍍劑410,這樣就完成了表面處理(圖 3G)。
參照圖4A至圖4J,對根據另一傳統技術的制造用于半導體封 裝的印刷電路板的方法進行描述。
才艮據本技術領域中廣為人知的方法，準備PCB500,該PCB包 括引線4妄合焊盤503、 506, SMD安裝焊盤504、 505，及ZIF連4妄 器焊盤507，且具有預先確定的電路圖案。在剛性樹脂基才反501上 面形成引線4妄合焊盤503、 506與SMD安裝焊盤504、 505,在剛 性樹脂基板501下面形成ZIF連接器焊盤507，在剛性樹脂基板與 ZIF連接器焊盤之間具有聚酰亞胺覆蓋層502,在ZIF連接器焊盤 507之間的空隙里填入覆蓋層黏合劑508。在PCB 500的除引線接 合焊盤503、 506， SMD安裝焊盤504、 505，以及ZIF連接器焊盤 507之外的部分上形成阻焊劑層509 (圖4A )。
然后，在PCB的除SMD安裝焊盤504、 505之外的部分上施 加第一抗鍍劑510,從而將這些部分遮掩(圖4B),隨后，通常進行化學鍍和電鍍工藝，從而在SMD安裝焊盤504、 505上形成ENIG 層511、 512(圖4C)。如在ENIG層511 (圖4C示出其實例)中， 該ENIG層具有包括化學鍍鎳層511a和化學鍍金層511b的雙層形 式。
將第一抗鍍劑510去除(圖4D)，在PCB的除了引線4妻合焊 盤503、 506之外的部分上施加第二抗鍍劑513，從而將這些部分遮 掩(圖4E),隨后進行通常的軟金電鍍工藝，從而在引線接合焊盤 503、 506上形成4臬/金電鍍層514、 515(圖4F)。同樣，如在該圖所 示的鎳/金電鍍層515中，鎳/金電鍍層由包括電鍍鎳層515a和電鍍 金層515b的雙層構成。
將第二抗鍍劑513去除(圖4G ),在PCB的除了 ZIF連接器焊 盤507之夕卜的部分上施力。第三抗鍍劑516,從而將這些部分遮掩(圖 4H),隨后進行通常的直接電鍍金(gold electroplating )工藝，從而 在ZIF連4妄器焊盤507上形成電鍍金層517 (圖41)。將第三抗鍍劑 516去除，這才羊就完成了表面處理(圖4J)。
如上所述，才艮據傳統技術的制造用于半導體封裝的PCB的方 法舉步維艱，這是因為在進行兩種或三種類型的覆鍍工藝時，至少 要進行兩次或三次的掩才莫工作，從而不期望地，由于遮掩液的滲透， 電鍍金工藝易于弱化，且由于殘留的抗鍍劑，致使產生缺陷。
此外，在通過化學軟金鍍工藝在引線接合焊盤上形成鍍層的情 況下，雖可能解決導線問題，但引線接合性能可能會相應得到惡化。 而且，化學軟金鍍工藝通常導致SMD安裝可靠性較差，而操作成 本的至少翻倍也使其成為一個問題。
發明內容
為了避免相關技術領域中所遇到的問題，進行了深入而廣泛的
研究以做出本發明，結果發現，對用于半導體封裝的PCB的表面處 理可以以這樣一種方式進行，即，在引線接合焊盤與SMD安裝焊 盤兩者上進行ENIG鍍工藝，隨后進行電鍍金工藝，從而在引線接 合焊盤和/或ZIF連接器焊盤以及僅與覆鍍(plating)導線連接的 SMD裝配焊盤上形成電鍍金層，這樣，就將遮掩工作減至最少并 滿足相應焊盤所要求的特性。
因此，本發明的一方面是提供一種用于半導體封裝的PCB的 制造方法，這種方法能夠將用于半導體封裝的PCB的表面處理中的 掩模工作減至最少或完全消除。
本發明的另一方面是提供一種用于半導體封裝的PCB的制造 方法，這種方法能夠經濟、有效地滿足用于半導體封裝的PCB的最 外層焊盤所需的相應特性。
根據本發明的一個優選實施例，制造用于半導體封裝的PCB 的方法包括(a)準備用于封裝的PCB,該PCB包括引線接合焊 盤與SMD安裝焊盤，并具有預定的電路圖案；(b)在PCB的除引 線接合焊盤與SMD安裝焊盤之外的部分上形成阻焊劑層；(c)通 過化學鍍鎳與化學鍍金工藝，在引線接合焊盤與SMD安裝焊盤的 每一個上形成由化學鍍鎳層與化學鍍金層構成的ENIG層；以及(d ) 通過電鍍金工藝，在SMD安裝焊盤中的與覆鍍導線連4妻的SMD安 裝焊盤的ENIG層上以及每個引線接合焊盤的ENIG層上形成電鍍 金層。在上述方法中，ENIG層中的化學鍍金層的厚度在0.01 nm至 0.1 nm的范圍內變化，化學鍍鎳層的厚度在0.3 |nm至15 |Lim的范 圍內變4匕。
電鍍金層的厚度在0. 1 |Lim至1.0 nm的范圍內變化。
根據本發明的另一實施例，制造用于半導體封裝的PCB的方 法可包括(a)準備用于封裝的PCB，該PCB包括引線接合焊盤、 SMD安裝焊盤與ZIF連接器焊盤，并具有預定的電路圖案；(b) 在PCB的除引線接合焊盤、SMD安裝焊盤與ZIF連接器焊盤之外 的部分上形成阻焊劑層；(c )在PCB的除引線4妾合焊盤與SMD安 裝焊盤之外的部分上施加抗鍍劑；(d)通過化學鍍鎳與化學鍍金工 藝，在引線接合焊盤與SMD安裝焊盤的每一個上形成由化學鍍鎳 層與化學鍍金層構成的ENIG層；(e)去除抗鍍劑；以及(f)通過 電鍍金工藝，在SMD安裝焊盤中的與覆鍍導線連接的SMD安裝焊 盤的ENIG層上以及每個引線接合焊盤的ENIG層上形成電鍍金層。
圖1A至圖1C為依次示出了根據本發明第一實施例的制造用 于半導體封裝的PCB的工藝的剖面圖2A至圖2E為依次示出了根據本發明第二實施例的制造用于 半導體封裝的PCB的工藝的剖面圖3A至圖3G為依次示出了根據傳統技術的制造用于半導體 封裝的PCB的工藝的剖面圖；以及
圖4A至圖4J為依次示出了根據另 一傳統技術的制造用于半導 體封裝的PCB的工藝的剖面圖。
具體實施例方式
以下參照附圖對本發明進行詳細描述。
在圖1A至圖1C中，對根據本發明第一實施例的用于半導體 封裝的PCB的制造方法進行了示意性圖解，并在下面進行描述。
才艮據本技術領域中廣為人知的方法，準備PCB 100，該PCB包 括樹脂基板101、形成于該樹脂基板上的引線接合焊盤102、 105及 SMD安裝焊盤103、 104,并具有預定的電路圖案。在這些圖中， 為簡化描述，省略了基板的內層結構，并且僅示例性地示出該基板 的單個側面，然而任何基板，包括雙面、單面或多層BGA或MLB 基板，可不受局限地應用于此。如樹脂基板101—樣，任何基板， 包括環氧樹脂基板、氟化樹脂基板等，只要是本技術領域中已知的， 均可不受局限地應用于此。用于電路圖案的材料沒有特別限制，只 要是本技術領域中通常所使用的導電金屬即可。銅尤其有益。
在由此準備好的PCB 100的除引線接合焊盤102、 105及SMD 安裝焊盤103、 104之外的部分上，通常施加阻焊劑，并對該阻焊 劑進行固化、分離(open),從而形成阻焊劑層106 (圖1A)。阻焊 劑通常由感光材庫牛制成。
然后，進行化學鍍鎳工藝和化學鍍金工藝，從而在相應的引線 4妄合焊盤102、 105與相應的SMD安裝焊盤103、 104上形成4匕學 鍍鎳浸金(ENIG)層107、 108、 109、 110 (圖1B )。如在圖1B中 為了圖示目的而》文大的ENIG層109中，該ENIG層具有包括4匕學 鍍鎳層109a和化學鍍金層109b的雙層形式。取決于效益經濟比要 求，ENIG層的化學鍍金層的厚度可在約0.01 |nm至約0.1 的范 圍內變化。取決于效益經濟比要求，ENIG層的化學鍍鎳層的厚度 在約0.3 inm至約15^im的范圍內變^f匕。隨后，進行電鍍金工藝，從而在引線接合焊盤102、 105的ENIG 層107、 110上以及與覆鍍導線連4妄的SMD安裝焊盤104的ENIG 層109上分別形成電鍍金層111、 113、 112 (圖1C)。即，引線接 合焊盤102、 105二者都與用于電鍍的覆鍍導線相連，而在SMD安 裝焊盤中，根據需要，僅SMD安裝焊盤104與用于電鍍的導線連 接，從而使得能夠通過這些覆鍍導線進行電鍍金工藝。這種電鍍金 工藝可通過一種稱為軟金電鍍的覆鍍工藝來進行，而由于不存在銅 的溶解(solution)行為，所以省略了鍍鎳工藝。取決于效益經濟比 要求，電鍍金層lll、 112、 113可具有約0.1 pm至約1. 0 jam的厚 度范圍。
這樣，ENIG層107、 llO與電鍍金層lll、 113依次形成于引 線4妄合焊盤102、 105上，而ENIG層108可單獨形成于SMD安裝 焊盤103上，或者，ENIG層109與電鍍金層112可一起只形成于 與覆鍍導線連接的SMD安裝焊盤104上。因此，可有限地i殳計覆 鍍導線，從而可使CAD的自由度得到提高。此外，省略了按照傳 統方法進行兩次的掩模工作，從而減少了工藝時間，提高了設計的
自由度，并且避免了在進行掩模工作中導致產生缺陷的各種成因。 而且，有利地，單獨使用引線接合焊盤使得能夠形成調整掩模
(alignment mark )。
參照圖2A至圖2E，對#4居本發明第二實施例的用于半導體封 裝的PCB的制造方法進行了示意性圖解，并在下文對其進行描述。
根據本技術領域中眾所周知廣為人知的方法，準備PCB 300 ， 該PCB包括引線接合焊盤303、 306， SMD安裝焊盤304、 305和 ZIF連接器焊盤307，并具有預定的電路圖案。引線接合焊盤303、 306 k乂及SMD安裝丈早盤304、 305開j成于岡'J'〖生樹月旨基4反301上面， 而ZIF連接器焊盤307形成于剛性樹脂基板301下面，在該ZIF連 ^接器焊盤與該剛性樹脂基寺反之間具有聚酰亞胺柔性基才反或聚酰亞胺覆蓋層302,其中，在ZIF連接器焊盤307之間的空隙中填入覆 蓋層黏合劑308,然而本發明并不局限于此。
在這些圖中，為了簡化描述，省略了基板的內層結構，僅對其 單個側面估支出圖示，但任何基板，包括雙面、單面或多層BGA或 MLB基板，可不受局限地應用于此。如樹月旨基板301 —樣，任何 基板，包括環氧樹脂基板、氟化樹脂基板等，只要是本技術領域中 已知的，均可不受局限地應用于此。對用于電路圖案的材料不作特 別限制，只要是本技術領域中通常使用的導電材料即可。銅尤其有 益。
在由眾匕;隹備好的PCB 300的除引纟^^妄合丈旱盤303、 306, SMD 安裝焊盤304、 305以及ZIF連接器焊盤307之外的部分上，通常 施加阻焊劑，并對該阻焊劑進4亍固化、分離，乂人而形成阻焊劑層309 (圖2A)。阻焊劑通常由感光材料制成。
隨后，在PCB 300的除引線接合焊盤303、 306及SMD安裝焊 盤304、 305之夕卜的部分上施力o抗鍍劑310,從而對這些部分進行遮 掩(圖2B)。抗鍍劑310的實例包括干膜和可剝離油墨，但并不局 限于此。
然后，進行化學鍍鎳工藝和化學鍍金工藝，從而在被抗鍍劑310 暴露出的引線4妄合焊盤303、 306與SMD安裝焊盤304、 305上形 成ENIG層311、 312、 313、 314 (圖2C )。如在圖2C中為了圖示 目的而放大的ENIG層312中，該ENIG層具有包括化學鍍鎳層312a 和4b學鍍金層312b的雙層形式。取決于步文益經濟比(efficacy versus economy )要求，ENIG層的化學鍍金層的厚度可在約0.01 至約 0.1 的范圍內變化。取決于效益經濟比要求，ENIG層的化學鍍 牽臬層的厚度在約0.3 |um至約15pm的范圍內變化。接下來，去除抗鍍劑310 (圖2D)，進行直接電鍍金工藝，從 而分別在引線接合焊盤303、 306的ENIG層311、 314上，ZIF連 接器焊盤307上，及與覆鍍導線連接的SMD安裝焊盤305的ENIG 層313上形成電鍍金層315、 317、 318、 316 (圖2E )。即，所有的 引線接合焊盤303、 306以及ZIF連接器焊盤307都與用于電鍍的 覆鍍導線連接，而在SMD安裝焊盤中，根據需要，僅安裝焊盤305 與用于電鍍的覆鍍導線連接，從而能夠通過這些覆鍍導線進行電鍍 金工藝。電鍍金工藝可通過一種稱為直接電鍍金的電鍍工藝來進 行。取決于效益經濟比要求，由此形成的電鍍金層315、 316、 317、 318可具有約0.1 iam至約1.0 |Lim的厚度范圍。
這樣，進行一次掩模工作，由此ENIG層311、 314與電鍍金層 315、 317形成于引線接合焊盤303、 306上，而ENIG層312可單 獨形成于SMD安裝焊盤304上，或者，ENIG層313與電鍍金層 316可一起只形成于與覆鍍導線相連的SMD安裝焊盤305上。另 外，只有電鍍金層308形成于ZIF連4妄器焊盤307上。因此，可有 限地設計覆鍍導線，從而可提高CAD的自由度。另外，依照傳統 方法進行三次的掩才莫工作可以進行一次，從而減少了工藝時間，提 高了設計的自由度，并且避免了在進行掩模工作中導致產生缺陷的 各種成因。此外，有利地，單獨使用引線接合焊盤使得能夠形成調 整掩模。
才艮據本發明的制造用于半導體封裝的PCB的方法可應用于:f聶 像頭模塊的圖像傳感器封裝，例如，BGA基板，包括COB(板上 芯片安裝)和SIP (系統級封裝)基板，但本發明并不局限于此。
雖然為了示例性的目的公開了本發明的關于用于半導體封裝 的PCB的制造方法的優選實施例，^f旦本領域4支術人員應該理解，在 本發明的技術精神的范圍內，可以做出各種修改、增加與替換。如上文所述，本發明提供了用于半導體封裝的PCB的制造方 法。根據本發明的方法，可將由于多次掩模工作而導致的高缺陷率 降低到最低水平，并且可減少工藝時間。
在表面處理過程中按照傳統方法進行兩次或三次的遮掩工作 可完全省略或僅進行一次，因而簡化了總工藝，并可提高了安裝可 靠性。
此外，用于半導體封裝的PCB的最外層焊盤所需的相應特性 也可經濟而有歲丈地得以實現。
簡單的修改、增加與替換落在如所附權利要求限定的本發明的 范圍內。
權利要求
1.一種制造用于半導體封裝的印刷電路板的方法，所述方法包括(a)準備用于封裝的印刷電路板，所述印刷電路板包括引線接合焊盤與表面安裝器件安裝焊盤，并具有預定的電路圖案；(b)在所述印刷電路板的除所述引線接合焊盤與所述表面安裝器件安裝焊盤之外的部分上形成阻焊劑層；(c)通過化學鍍鎳與化學鍍金工藝，在所述引線接合焊盤與所述表面安裝器件安裝焊盤的每一個上形成由化學鍍鎳層與化學鍍金層構成的化學鍍鎳浸金層；以及(d)通過電鍍金工藝，在所述表面安裝器件安裝焊盤中的與覆鍍導線連接的表面安裝器件安裝焊盤的所述化學鍍鎳浸金層上以及在每個所述引線接合焊盤的所述化學鍍鎳浸金層上形成電鍍金層。
2. 根據權利要求1所述的方法，其中，所述化學鍍鎳浸金層的化 學鍍金層的厚度在0.01 至0.1 (am的范圍內變化。
3. 根據權利要求1所述的方法，其中，所述化學鍍鎳浸金層的化 學鍍鎳層的厚度在0.3 至15 |um的范圍內變化。
4. 根據權利要求1所述的方法，其中，所述電鍍金層的厚度在 0.1 jum至1.0 的范圍內變4匕。
5. —種制造用于半導體封裝的印刷電路板的方法，所述方法包 括(a) 準備用于封裝的印刷電路板，所述印刷電路板包括 引線接合焊盤、表面安裝器件安裝焊盤及ZIF連接器焊盤，并 具有預定的電路圖案；(b) 在所述印刷電路板的除所述引線接合焊盤、所述表 面安裝器件安裝焊盤以及所述ZIF連接器焊盤之外的部分上 形成阻焊劑層；(c )在所述印刷電路板的除所述引線接合焊盤與所述表 面安裝器件安裝焊盤之外的部分上施加抗鍍劑；(d) 通過化學鍍鎳與化學鍍金工藝，在所述引線接合焊 盤與所述表面安裝器件安裝焊盤的每一個上形成由化學鍍鎳 層與化學鍍金層構成的化學鍍鎳浸金層；(e) 去除所述抗鍍劑；以及(f) 通過電鍍金工藝，在所述表面安裝器件安裝焊盤中 的與覆鍍導線連接的表面安裝器件安裝焊盤的所述化學鍍鎳 浸金層上、在每個所述？ 1線接合焊盤的所述化學鍍鎳浸金層上 以及在所述ZIF連接器焊盤上形成電鍍金層。
6. 根據權利要求5所述的方法，其中，所述化學鍍鎳浸金層的化 學鍍金層的厚度在0.01 nm至0.1 jam的范圍內變化。
7. 根據權利要求5所述的方法，其中，所述化學鍍鎳浸金層的化 學鍍鎳層的厚度在0.3 jam至15|am的范圍內變化。
8. 根據權利要求5所述的方法，其中，所述電鍍金層的厚度在 0. 1 |nm至1.0 的范圍內變4匕。
全文摘要
本發明公開了一種用于半導體封裝的印刷電路板的制造方法，該方法使得在為了對用于半導體封裝的印刷電路板進行表面處理而對每個焊盤進行覆鍍時的掩模工作減至最少或完全避免，從而簡化總工藝，并且提高安裝的可靠性。
文檔編號H01L21/48GK101290888SQ200710306090
公開日2008年10月22日 申請日期2007年12月28日 優先權日2007年4月18日
發明者安東基, 李亮制, 林營奎, 許卿進, 金宏植, 韓美貞 申請人:三星電機株式會社