專利名稱：一種降低歐姆壓降的芯片及其方法
技術領域：
本發明涉及一種芯片，特別是能夠降低歐姆壓降的芯片以及降低 歐姆壓降的方法。
背景技術：
芯片的供電是芯片元件正常工作的保證。芯片的供電又包括IO供 電和內核(CORE)供電。對于內核供電來說，由于芯片的集成度越來 越大， 一個芯片上的邏輯門的數量也越來越多，供電電源在芯片內核 上的走線也越來越長，電壓在電源線上的壓降也越來越大。另一方面， 隨著半導體技術的發展，芯片內核電壓的值越來越低，使得器件抗電 源壓降的范圍越來越小，這樣就有可能出現某些離電源過遠的器件供 電電壓不足而影響其正常工作的情況，這種現象稱為歐姆壓降(IR Drop)。歐姆壓降的出現會增大電路的延時，還會增大時鐘網絡的時鐘 扭斜，從而減小數據的保持時間，或者會增大信號的扭斜，減小信號 的建立時間，這都會造成數據信號的傳輸延遲和電平不可預測，導致 數據傳輸錯誤。因此，歐姆壓降對芯片的時序和可靠性影響越來越大， 嚴重時會導致芯片無法正常工作或部分失效，制約芯片的工作。在芯片技術發展的初期，10電壓和C0RE電壓是一樣的，可以用一 個電壓來提供。隨著深亞微米技術的發展，為了降低功耗，C0RE電壓 越來越低，而另一方面，由于PCB系統上的噪聲的影響，IO電壓依然 保持不變。因此，需要在系統上為芯片提供兩個電壓。現有技術中的 部分芯片通過在芯片四周設置不同的電源管腳(PAD)來分別為芯片 IO和CORB供電。這樣，對于芯片內核來說，可以通過直接增加給CORE 供電的電源PAD數目的方式來降低歐姆壓降。這些電源PAD可以在芯 片內部交織成網，使得器件就近接入電源，從而在一定程度上降低歐 姆壓降。但是，這種方案的缺點是首先，分別為IO和CORE供電的 方式給系統造成了額外的開銷，其次，為了降低歐姆壓降而大量增加 電源PAD，必然要求芯片封裝的針腳(PIN)的數目增加，因此要受到芯片PIN數目的限制。隨著芯片集成度的提高，為了節約成本，另一部分芯片在芯片內 部集成一個電壓調制器VR (Voltage Regulator),通過VR來為CORE 供電。在這種情況下，VR的輸入為IO電壓，輸出為CORE電壓。這樣 帶來的優點是節約了系統上的成本，系統只需要為芯片提供一個10電 壓就可以了。但是對這樣的芯片而言，CORE直接由VR供電，使得離 VR較遠器件的歐姆壓降比較突出，不容忽略。由于造成歐姆壓降的原因主要是由于CORE電源線的電阻過大造成 的，降低電阻就可以減少甚至消除歐姆壓降造成的影響。最直觀的降 低電阻的方法有兩個，減小電源線的長度或增加電源線的寬度。對于 給定的設計來講，芯片的面積是固定的，因此電源線的長度也是固定 的；對于增加電源線的寬度，這將帶來芯片面積的增加，導致成本的 上升，也是不可取的。因此，需要一種新的方法來降低這種芯片的歐 姆壓降。發明內容本發明的目的在于降低芯片的歐姆壓降。 根據本發明的第一方面，提供了一種芯片，包括 電壓調制器，集成于芯片內部； 至少一個電源管腳，設置于芯片周圍；所述電壓調制器的輸出連接至所述電源管腳，所述電源管腳互相 連接并接入芯片的供電網。在第一方面中，優選的是所述電壓調制器的輸出同時接入芯片供 電網。在優選方案中，所述電壓調制器的輸出直接連接至最近的一個電 源管腳。在替代方案中，所述電壓調制器的輸出直接連接至多個電源 管腳。在優選方案中，所述電壓調制器的輸出通過外部電源線連接至電 源管腳，電源管腳之間通過所述外部電源線互相連接。進一步優選地，所述外部電源線位于芯片封裝之內。在替代方案 中，所述外部電源線位于PCB上。根據本發明的第二方面，提供了一種降低芯片歐姆壓降的方法，包括將芯片的電壓調制器的輸出連接至電源管腳，將所述電源管腳互 相連接并接入芯片的供電網，其中電壓調制器集成于芯片內部，電源 管腳設置于芯片周圍。在第二方面中，優選的是將所述電壓調制器的輸出也接入芯片供 電網。在優選方案中，可以將電壓調制器的輸出直接連接至最近的一個 電源管腳或直接連接至多個電源管腳。在另一優選方案中，可以將所述電壓調制器的輸出通過外部電源 線連接至電源管腳，并將電源管腳也通過該外部電源線互相連接。本發明的芯片以及其方法，以新的角度提供了降低歐姆壓降的方 案。運用本發明的方案，可以有效降低芯片內的歐姆壓降，并且實施 簡單，易于實現。
下面結合附圖詳細描述本發明的具體實施方案，其中 圖l是本發明一個實施方案的芯片結構示意圖；以及 圖2是本發明另一個實施方案的芯片結構示意圖。
具體實施方式
本發明的一種實施方案的結構示意圖如圖l所示。圖中用邊長為 a的正方形IOO表示棵芯片(die)，在該芯片內部集成了 一個VR 110。 VR的輸入為IO電壓，輸出的大小為CORE所需的電壓。芯片內部的虛 線示意性示出芯片的供電網。VR的輸出就近連接到芯片供電網上，為 芯片C0RB供電。在簡化模型中，通常假定歐姆壓降與VR距離芯片器 件的距離成正比。在最惡劣情況的假定下，VR距離芯片器件的距離最 遠可以是正方形的對角線V^a,約1.4a。為了降低歐姆壓降，本發明的方案之一在芯片四周增加了 4個電 源PAD，即PADA1 A4。這些電源PAD設置在芯片(die)邊緣，分別 位于芯片周圍的四條邊上。并且，將VR的輸出電壓在供給CORE的前 提下同時輸出給電源PAD。在本實施方案中，VR的輸出連接至距離最 近的電源PAD，即PAD Al。由于封裝之內有較多的布線資源，其他沒 有與VR直接相連的電源PAD,即PAD2-4，在封裝120之內、棵芯片100外沿通過電源線130與PAD Al連接在一起，然后就近接入芯片供 電網。從VR到電源PAD1之間沒有其他器件接入，電源線的電阻可以忽 略，因此，從VR到電源PAD1的壓降可以忽略。多個電源PAD在封裝 之內互相連接，它們之間的電源線的電阻相對于芯片內部電阻來說可 以忽略不計，因此，電源PAD之間的壓降也可以忽略不計。這樣，就 相當于在芯片四周增加了 4個電源輸入點，成為芯片的輔助供電電源。 在如此增加了 4個電源PAD的情況下，芯片內部電源線走過的最大長 度變為V^a/2，約0. 7a，減為原來的一半。于是，歐姆壓降也近似減 為原來的一半。同時，電源PAD由芯片內部的VR提供輸入，并不消耗 封裝上的PIN資源。圖2示出本發明的另一實施方案的結構示意圖。如圖中所示，芯 片DIE200四周增加了 8個電源PAD,即PAD B1~B8。這些電源PAD 設置在芯片邊緣，分別位于芯片周圍的四條邊上。并且，將VR210的 輸出電壓在供給CORE的前提下同時輸出到芯片外面，即封裝220外面， 在PCB上通過電源線230將電源PAD連接在VR210輸出上。由于PCB 上電源線的電阻相對于芯片內部電源線電阻來說一般相當于無窮小， 因此電源線230在PCB上的壓降基本可以忽略不計。這樣，相當于在 芯片四周增加了 8個電源輸入點。類似地，這些電源PAD也是由VR提 供輸入，并不消耗封裝上的PIN資源，而是通過將VR供電輸出先引出 芯片封裝，再引回芯片內部的方式來為芯片內核供電。在以上兩種優選實施方案中，VR在接入供電網的同時將輸出連接 至電源PAD。在替代實施方案中，VR可以僅僅將其輸出連接至電源PAD。在其他實施方案中，增加的電源PAD的數目可以根據芯片大小、 歐姆壓降的情況來設置。由于這些PAD并不與封裝上的PIN直接相連， 因此，增加的電源PAD的數目不受PIN數目的限制。由于芯片上器件性質不同，密度不均，引起的歐姆壓降也不均勻。 為此，增加的電源PAD的位置可以根據歐姆壓降的分布來決定。在優 選的實施方案中，電源PAD是成對對稱添加在芯片周圍的。在優選的 實施方案中，芯片四周的邊上都增加有電源PAD。以上對本發明的具體描述旨在說明具體實施方案的實現方式，不 能理解為是對本發明的限制。本領域普通技術人員在本發明的教導下，可以在詳述的實施方案的基礎上做出各種變體，這些變體均應包含在 本發明的構思之內。本發明所要求保護的范圍僅由所述的權利要求書 進行限定。
權利要求
1.一種芯片，包括電壓調制器，集成于芯片內部；至少一個電源管腳，設置于芯片周圍；所述電壓調制器的輸出連接至所述電源管腳，所述電源管腳互相連接并接入芯片的供電網。
2. 權利要求1的芯片，其中所迷電壓調制器的輸出同時接入芯片 供電網。
3. 權利要求1的芯片，其中所述電壓調制器的輸出直接連接至最 近的一個電源管腳。
4. 權利要求1的芯片，其中所述電壓調制器的輸出直接連接至多 個電源管腳。
5. 權利要求1的芯片，其中所述電壓調制器的輸出通過外部電源 線連接至電源管腳，電源管腳之間通過所述外部電源線互相連接。
6. 權利要求5的芯片，其中所述外部電源線位于芯片封裝之內。
7. 權利要求5的芯片，其中所述外部電源線位于PCB上。
8. —種降低芯片歐姆壓降的方法，包括將芯片的電壓調制器的輸出連接至電源管腳，將所述電源管腳互 相連接并接入芯片的供電網，其中電壓調制器集成于芯片內部，電源 管腳設置于芯片周圍。
9. 權利要求8的方法，還包括將所述電壓調制器的輸出接入芯 片供電網。
10. 權利要求8的方法，其中所述將電壓調制器的輸出連接至電源 管腳的步驟包括將所述電壓調制器的輸出直接連接至最近的一個電源 管腳。
11. 權利要求8的方法，其中所述將電壓調制器的輸出連接至電源 管腳的步驟包括將所述電壓調制器的輸出直接連接至多個電源管腳。
12. 權利要求8的方法，其中所述將電壓調制器的輸出連接至電源 管腳的步驟包括將所述電壓調制器的輸出通過外部電源線連接至電源 管腳，所述將電源管腳互相連接的步驟包括將電源管腳通過所述外部 電源線互相連接。
13. 權利要求12的方法，其中所述外部電源線位于芯片封裝之內。
14. 權利要求12的方法，其中所述外部電源線位于PCB上。
全文摘要
本發明涉及一種降低歐姆壓降的芯片，包括電壓調制器，集成于芯片內部；至少一個電源管腳，設置于芯片周圍；所述電壓調制器的輸出連接至所述電源管腳，所述電源管腳互相連接并接入芯片的供電網。本發明還提供了相應的降低芯片的歐姆壓降的方法。根據本發明的芯片及其方法可以有效地降低芯片的歐姆壓降，并且簡單且易于實現。
文檔編號H01L27/02GK101221951SQ20071030429
公開日2008年7月16日 申請日期2007年12月27日 優先權日2007年12月27日
發明者健 劉, 柱 楊, 侃 祝 申請人:北京中星微電子有限公司