制造存儲單元的自對準空洞及底電極的方法

專利名稱：制造存儲單元的自對準空洞及底電極的方法
技術領域：
本發明涉及以存儲材料為基礎的高密度存儲裝置，例如
電阻隨機存取存儲器(RRAM)，本發明還涉及用以制造這種 裝置的方法。
背景技術：
存儲材料可通過施加能量而在不同的電性質狀態之間 切換。此存儲材料可為以相變化為基礎的材料，包括硫屬化 物材料與其他材料。
相變化存儲材料廣泛地用于讀寫光碟中。這些材料包括 有至少兩種固態相，包括如為非晶態的固態相，以及為結晶 態的固態相。激光脈沖用于讀寫光碟片中，以在兩種相中切 換，并讀取此種材料在相變化的后的光學性質。
如硫屬化物及類似材料的這種相變化存儲材料，可通過 施加其幅度適用于集成電路中的電流，而致使晶相變化。一 般而言非晶態的特征為其電阻高于結晶態，此電阻值可輕易 測量得到而用以作為指示。這種特性則引發使用可編程電阻 材料以形成非揮發性存儲器電路等興趣，此電路可用于隨機 存取讀寫。
從非晶態轉變至結晶態一般為低電流步驟。從結晶態轉 變至非晶態(以下指稱為重置(reset))—般為高電流步驟，
其包括短暫的高電流密度脈沖以融化或破壞結晶結構，其后 此相變化材料會快速冷卻，抑制相變化的過程，使得至少部 分相變化結構得以維持在非晶態。理想狀態下，致使相變化 材料從結晶態轉變至非晶態的重置電流幅度應越低越好。欲 降低重置所需的重置電流幅度，可通過減低在存儲器中的相變化材料元件的尺寸、以及減少電極與此相變化材料的接觸 面積而達成，因此可針對此相變化材料元件施加較小的絕對 電流值而達到較高的電流密度。
此領域發展的一種方法致力于在集成電路結構上形成
微小孔洞(pores)，并使用微量可編程的電阻材料填充這些 微小孔洞(pores)。致力于這種微小孔洞(pores)的專利包 括于1997年11月11日公布的美國專利第5， 687, 112號
"Multibit Single Cell Memory Element Having Tapered Contact"、發明人為Ovshinky;于1998年8月4日公布 的美國專禾jj第 5， 789， 277 號 "Method of Making Chalogenide [sic] Memory Device"、 發明人為 Zahorik 等；于2000年11月21日公布的美國專利第6，150，253號
"Controllable Ovonic Phase—Change Semiconductor Memory Device and Methods of Fabricating the Same"、 發明人為Doan等。
在相變化存儲器中，通過施加電流而致使相變化材料在 非晶態與結晶態之間切換而儲存數據。電流會加熱此材料并 致使在各狀態之間轉換。從非晶態轉變至結晶態一般為低電 流步驟。從結晶態轉變至非晶態(以下指稱為重置(reset))
一般為高電流步驟。優選將用以導致相變化材料進行轉換 (從結晶態轉換至非晶態)的重置電流幅度最小化。重置所 需要的重置電流幅度可以通過將存儲單元中的有源相變化 材料元件的尺寸減少而降低。相變化存儲裝置的問題之一在 于，重置操作所需要的電流幅度，會隨著相變化材料中需要 進行相變化的體積大小而改變。因此，使用標準集成電路工 藝所制造的單元，將會受到工藝設備的最小特征尺寸所限 制。因此，必須研發可提供亞光刻尺寸的技術以制造存儲單 元，在大尺寸高密度存儲裝置中，通常缺少均一性與可靠性。 一種用以在相變化單元中控制有源區域尺寸的方式，設 計非常小的電極以將電流傳送至相變化材料體中。此微小電
極結構將在相變化材料的類似蕈狀小區域中誘發相變化，亦
即接觸部位。請參照2002/8/22發證給Wicker的美國專利 6,429,064號 "Reduced Contact Areas of Sidewall Conductor" 、 2002/10/8發證給Gilgen的美國專利 6,462,353 "Method for Fabricating a Small Area of Contact Between Electrodes" 、 2002/12/31發證給Lowrey 的美國專禾'J 6,501,111 號 "Three-Dimensional (3D) Programmable Device"、以及2003/7/1發證給Harshfield 的美國專禾U 6， 503， 156號 "Me耐y Elements and Methods for Making same"。
因此，需要一種存儲單元的制造方法與結構，使存儲單 元的結構可具有微小的可編程電阻材料有源區域，使用可靠 且可重復的工藝技術制造。

發明內容
用以在制造存儲單元時在電介質材料中生成自對準空 洞的例示方法如下。先形成基底層，其包括導電元件。接著 在該基底層之上再形成上層，該上層形成步驟包括在該基底 層之上形成第三、平坦化停止層、在該第三層之上形成第二 層以及在該第二層之上形成第一層。然后形成微孔開口穿透 該上層以暴露該導電元件的表面、并生成第一存儲單元子組 件。該微孔開口包括形成于該第一層中的第一上開口部分、 形成于該第二層中的第二開口部分以及形成于該第三層中 的第三開口部分。此第一與第二開口部分分別具有第一與第 二寬度。該第一層具有凸懸部分延伸進入該開口，使得該第 一寬度小于該第二寬度。最后沉積該電介質材料于該開口部 分，以生成第二存儲單元子組件其在該電介質材料中包含空 洞，該空洞為在該微孔開口中的自對準的空洞。在某些實施 例中，此微孔形成步驟包含增加該第一層的體積，而在其他 的實施例中，此微孔形成步驟包含將該第二層回蝕刻。
另一在制造存儲單元時用以生成自對準底電極的方法， 描述如下。先生成如前述的第二存儲單元子組件。然后非均 向性蝕刻該第二存儲單元子組件，因此產生一電介質側壁于 該微孔開口中其具有一電極孔與該空洞自對準且暴露該導 電元件。接著在該電極孔中沉積電極材料，且與該導電元件 電接觸，以生成一第三存儲單元子組件。平坦化此第三存儲 單元子組件至該第三、平坦化停止層以生成第四存儲單元子 組件。此第四存儲單元子組件具有該電極材料的底電極以及 由該底電極、該電介質材料與該第三層所定義的平坦上表 面。
一種用以在制造存儲單元時在電介質材料中生成自對 準底電極的例示方法，描述如下。生成如前述的第四存儲單 元子組件。再在該平坦上表面形成存儲元件并與該底電極接 觸以生成存儲單元。
以下詳細說明本發明的結構與方法。本發明說明書并非 在于定義本發明。本發明由權利要求書所定義。本發明的所 有實施例、特征、目的及優點等將可透過下列說明書及附圖 獲得充分了解。


圖1至圖7示出根據本發明的例示工藝的不同階段的示 意圖。
圖1示出第一存儲單元子組件的簡化側視圖，包括基底 層與上層，并在上層中形成有開口；
圖2示出圖1的結構進行氧化步驟的結果，以生成較小 尺寸的微孔開口；
圖3示出氧化沉積步驟的結果，其中自對準空洞位于圖 2的較小尺寸開口中；
圖4示出圖3的結構進行蝕刻的結果，以生成電極孔開 口延伸至基底層的底電極；
圖5示出電極材料沉積在圖4的結構上，包括沉積在圖
4的電極孔開口中；
圖6示出圖5的結構在化學機械研磨后的結果，以從電 極孔開口中的電極材料生成底電極；
圖7示出在底電極之上形成存儲材料，此存儲材料會與 頂電極連接；
圖8至圖14示出根據本發明的替代工藝的不同階段的示 意圖。
具體實施例
以下的發明說明將參照至特定結構實施例與方法。可以
理解的是，本發明的范疇并非限制于特定所公開的實施例，
且本發明可利用其他特征、元件、方法與實施例進行實施。
優選實施例被描述以了解本發明，而非用以限制本發明的范
疇，本發明的范疇是以權利要求定義的。本領域技術人員可
以根據后續的敘述而了解本發明的等同變化。在各實施例中
的類似元件將以類似標記指定。
圖1為第一存儲單元子組件10的側視圖，其包括基底
層12以及上層14。基底層12在氧化物層20的中包括作為
導電元件的栓塞18。栓塞18典型地由氮化鈦或鎢所構成，
而氧化物層20典型地由二氧化硅(Si02)所構成；其他材料
亦可用于氧化物層20之中。栓塞18連接至適當的隔離元件，
例如晶體管或二極管。上層14包括第一層22、第二層24
和第三層26，其中第三層鄰接于基底層12。在某些實施例
中，第三層24作用為平坦化停止層。在本實施例中，第一
層由硅所構成，優選為多晶硅；第二層24由如二氧化硅等
氧化物所構成；而第三層26由如氮化硅等氮化物所構成。
一開口 28形成且穿透上層14，以露出栓塞18的上表
面30，此開口典型地由光刻技術所形成。如下所詳述，開
口28的寬度或直徑，優選為最小尺寸開口，其由所使用工
藝的最小特征尺寸所決定，典型地為最小光刻特征尺寸。使用公知的光刻技術，開口 25的寬度或直徑典型地約為90 納米，且典型地具有約+/_ 10%的變化，亦即+/_ 9納米。
圖2示出了圖1的結構進行氧化步驟的結果，以生成較 小尺寸微孔開口32。開口28的尺寸的縮減，通過選擇工藝 步驟而在第一層22之上沉積材料或與第一層22反應，以增 加第1層22的體積。此步驟將生成凸懸部分33，但不會增 加第二層24的有效體積。微孔開口 32具有較小第一寬度 34 (從第一層22處測量)、以及第二寬度36 (從第二層24 處測量)。凸懸部分33的尺寸等在第二寬度36與第一寬度 34的差別，又稱為凸懸尺寸37。此寬度為平均寬度。當第 一層22由多晶硅所構成且第二層24由二氧化硅所構成時， 可使用的工藝為化學氣相沉積(CVD)。
在第一層22中使用硅或其他適合材料，允許了微孔開 口 32的形成，而不需借助公知技術從第二層24移除材料。 第一層22的凸懸部分33，生成了較小的微孔開口 32，其可 小于公知技術所完成的。亦即，微孔開口 32的寬度34可以 為次光刻寬度，而公知技術所完成的微孔開口則典型地為最 小光刻寬度。在某些實施例中，凸懸尺寸37不大于第二寬 度36的10%。
圖3示出了電介質材料38的原子層沉積(ALD)結果，其 典型地為二氧化硅，以生成第二存儲單元子組件40。其他 材料如氮化硅或氮氧化硅(Si2N20)等，亦可用做為電介質材 料38，而其他如化學氣相沉積或低壓化學氣相沉積(LPCVD) 等，亦可用于沉積電介質材料38。此沉積步驟在微孔開口 32中的電介質材料38內，生成了自對準的空洞42。空洞 42的橫向尺寸(或寬度)與不使用圖2的氧化步驟所生成 的較小尺寸開口 32相較之下，會較小。利用此種方法，空 洞42的尺寸可以主要地通過控制凸懸部分33的尺寸而控 制，而非需要控制最初生成的開口 28的尺寸。
圖3的結構接著被蝕刻，如圖4所示，優選使用各向異 性蝕刻技術，以及除第一層22、部分的電介質材料38、以 及部分的第二層24。此步驟會生成電介質材料側壁38，以 及電極孔開口 44延伸至拴塞18的表面30。電極孔開口 44 的直徑(或寬度)與不使用圖2的氧化步驟而生成的圖3 的較小尺寸空洞42相較之下，典型地亦較小。
凸懸尺寸37并非由形成開口 28的技術所控制。凸懸部 分33的尺寸(亦即凸懸尺寸37)由所使用的體積改變工藝 所決定。若凸懸尺寸37為大約15納米、而幵口28為大約 90納米，以典型的10%變化量而言，凸懸尺寸37的變化量 大約為+/- 1.5納米，實質上小于開口 28的+/- 9納米變化 量。因此，在空洞42的直徑(或寬度)變化量，會少于以 開口 28的原始直徑(寬度)為基礎的變化量。因此，空洞 42與開口 44具有自對準的寬度，且可分別被視為自對準空 洞42與自對準電極孔開口 44。
沉積電極存儲材料46在圖4的結構上，以生成圖5的 第三存儲單元子組件48。電極材料46如圖所示填滿圖4的 電極孔開口44。電極材料46優選為氮化鈦，且其他形式的
電極材料如氮化鋁也可以被使用。
圖6示出了圖5的第三存儲單元子組件48進行平坦化
(材料移除步驟)后的結果，優選使用化學機械研磨工藝， 以生成第四存儲單元子組件50。此材料移除步驟的實施停 止于第三層26而生成平坦外表面52。此步驟生成底電極54， 其被電介質材料38所環繞。此底電極54在52處的直徑56
(或寬度)實質上小于用以生成開口 28的最小光刻特征尺 寸，優選減少50%，且更優選地比最小光刻特征尺寸減少 30%。舉例而言，若用以生成開口 28的最小光刻特征尺寸為 90納米，則底電極54處的直徑56或寬度，優選至多為45 納米，且更優選地至多為30納米。
圖7所示的存儲材料58形成在第四存儲單元子組件50的表面52之上，接觸至底電極54。存儲材料58優選為電 阻型存儲材料，且更優選地為相變化材料，例如鍺銻碲 (GST)。在圖7中亦示出相變化區域60。如上所述，重置相 變化型存儲材料元件58所需要的重置電流幅度，可以通過 減少底電極54與存儲材料元件58之間的接觸尺寸而降低， 亦即縮小相變化區域60的尺寸。此結果將在相變化區域60 中產生較高的電流密度，而只需較小的絕對電流值穿過存儲 材料元件58。存儲材料元件58以傳統的方式與頂電極連接 以創造存儲單元64。
圖8到圖14顯示與圖1到圖7類似的工藝替代步驟。 圖8與圖1對應，第一層22和第三層26由相同的材料構成， 如氮化硅，而第二層24由不同的材料構成，由如二氧化硅 等氧化物所構成。圖8所形成的結構接著經過一工藝步驟， 通常是蝕刻步驟，其會對第二層24進行側削，以減少第二 層24的體積，同時不會減少，通常是不改變第一層22和第 三層26的體積。假如希望，第一層22和第三層26可以使 用不同的材料，只要兩者在減少第二層24的體積步驟的同 時不會增加其體積。當第一層22和第三層26為氮化硅所構 成且第二層24由二氧化硅所構成時，可使用的工藝為化學 氣相沉積(CVD)。此工藝的結果顯示在圖9，且包含第一層 22的凸懸部分33和第三層26的內部延伸部分66，其朝向 微孔開口 32向內延伸。圖10到圖14與圖3到圖7對應。
在某些實施例中，第一層22與第二層24必須充分不同， 以生成圖2所示的第一層22的凸懸部分33。此外，在某些 實施例中，第一層22和第三層26也必須與第二層24充分 不同，以生成圖9所示的第一層22的凸懸部分33和第三層 26的內部延伸部分66。為了達成此要求與不同實施例的要 求，各種電介質材料可組成電絕緣體，包括選自下列群組中 一個以上元素硅、鈦、鋁、鉭、氮、氧、與碳。在優選裝 置中，電介質材料38具有低導熱性，小于0.014J/cm*K*sec。
在優選實施例中，當存儲材料元件58由相變化材料所構成 時，此熱絕緣電介質材料38的導熱性低于相變化材料的非 晶態的導熱性，或者對于包含有GST的相變化材料而言、低 于約0.003J/cm*K*sec。代表性的絕熱材料包括由硅、碳、 氧、氟、與氫所組成的復合材料。可用于熱絕緣電介質材料 38的熱絕緣材料的范例，包括二氧化硅、SiC0H、聚亞酰胺、 聚酰胺、以及氟碳聚合物。其他可用于熱絕緣電介質材料 38中的材料范例，包括氟化的二氧化硅、硅氧垸 (silsesquioxane)、聚亞芳香醚(polyarylene ether)、 聚 對二甲苯(parylene)、含氟聚合物、含氟非晶碳、類金剛石 碳、多孔性二氧化硅、中孔性二氧化硅、多孔性硅氧垸、多 孔性聚亞酰胺、以及多孔性聚亞芳香醚。在其他實施例中， 此熱絕緣結構包括了氣體填充的空洞，以達成熱絕緣。單層 或復合層的電介質材料38均可提供熱絕緣與電絕緣效果。
可編程電阻型存儲材料(例如相變化材料)的有利特征， 包括此材料的電阻值為可編程的，且優選為可逆的，例如具 有至少兩種固態相，其可通過施加電流而可逆地誘發。然而， 在操作中，可編程電阻材料并不需要完全轉變至非晶相或結 晶相。中間相或兩相的混合可能具有可檢測的材料特征差 異。這兩種固態性可大致為雙穩態，并具有不同的電特性。 可編程電阻材料可為硫屬化物材料。硫屬化物材料可包括鍺 銻碲(GST)。在本發明的后續討論中，相變化或其他存儲材 料，通常稱為GST，且可以了解的是，其他類型的相變化材 料亦可使用。可以使用于本發明存儲單元中的材料之一，為 Ge2Sb2Te5。
本發明的存儲單元64以標準光刻工藝與薄膜沉積技術 而制造，且不需要額外的步驟以生成次光刻圖案，并能使單 元中在編程時實際上改變電阻率的區域尺寸相當微小。在本 發明的實施例中，此存儲材料可為可編程電阻材料，典型地 為相變化材料，例如Ge2Sb2Te5或其他后述的材料。存儲材 料元件中進行相變化的區域相當微小；因此，相變化所需要 的重置電流幅度也相當小。
存儲單元64的實施例，包括了在存儲單元64中使用相 變化存儲材料，包括硫屬化物材料與其他材料。硫屬化物包 括下列四元素的任一者氧(0)、硫(S)、硒(Se)、以及 碲(Te)，形成元素周期表上第VI族的部分。硫屬化物包括 將硫屬元素與更為正電性的元素或自由基結合而得。硫屬化 合物合金包括將硫屬化合物與其他物質如過渡金屬等結合。 硫屬化合物合金通常包括一個以上選自元素周期表第六欄 的元素，例如鍺(Ge)以及錫(Sn)。通常，硫屬化合物合 金包括下列元素中一個以上的復合物銻(Sb)、鎵(Ga)、 銦(In)、以及銀(Ag)。許多以相變化為基礎的存儲材料已 經被描述在技術文件中，包括下列合金鎵/銻、銦/銻、銦 /硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/ 銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/ 碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試
大范圍的合金成分。此成分可以下列特征式表示 TeaGebSb 100-(a+b) 7 其中a與b代表了所組成元素的原子總數為 100%時，各原子的百分比。 一位研究員描述了最有用的合金 為，在沉積材料中所包含的平均碲濃度遠低于70%，典型地 低于60%，并在一般形式合金中的碲含量范圍從最低23%至 最高58%，且最優選地介于48%至58%的碲含量。鍺的濃度 高于約5%，且其在材料中的平均范圍從最低8%至最高30%， 一般低于50%。最優選地，鍺的濃度范圍介于8%至40%。在 此成分中所剩下的主要成分則為銻。(Ovshinky "12專 利，欄10 11)由另一研究者所評估的特殊合金包括 Ge2Sb2Te5 、 GeSb2Te4 、 以及 GeSb4Te7 。 ( Noboru Yamada， ，， Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording" ， 67^r. J，， pp. 28-37 (1997))更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金， 可與鍺/銻/碲結合以形成相變化合金，其包括有可編程的電 阻性質。可使用的存儲材料的特殊范例，如Ovshinsky "12 專利中欄11-13所述，其范例在此列入參考。
相變化合金能在此單元有源溝道區域內依其位置順序 在材料為一般非晶狀態的第一結構狀態與為一般結晶固體 狀態的第二結構狀態之間切換。這些材料至少為雙穩定態。 此詞匯"非晶"用以指相對較無次序的結構，其較之單晶更 無次序性，而帶有可檢測的特征如較之結晶態更高的電阻 值。此詞匯"結晶態"用以指相對較有次序的結構，其較之 非晶態更有次序，因此包括有可檢測的特征例如比非晶態更 低的電阻值。典型地，相變化材料可電切換至完全結晶態與 完全非晶態之間所有可檢測的不同狀態。其他受到非晶態與 結晶態的改變而影響的材料特征包括，原子次序、自由電子 密度、以及活化能。此材料可切換成為不同的固態、或可切 換成為由兩種以上固態所形成的混合物，提供從非晶態至結 晶態之間的灰階部分。此材料中的電性質亦可能隨之改變。
相變化合金可通過施加電脈沖而從一種相態切換至另
一相態。先前觀察指出，較短、較大幅度的脈沖傾向于將相
變化材料的相態改變成大體為非晶態。較長、較低幅度的脈
沖傾向于將相變化材料的相態改變成大體為結晶態。在較
短、較大幅度脈沖中的能量夠大，因此足以破壞結晶結構的
鍵合，同時夠短因此可以防止原子再次排列成結晶態。在沒 有不適當實驗的情形下，可以利用實驗方法決定特別適用于
特定相變化合金的適當脈沖量變曲線。
接著簡單描述四種電阻存儲材料。
1. 硫屬化物材料 GexSbyTez x:y:z = 2:2:5
或其他成分為x: 0 5; y: 0 5; z: 0 10
以氮、硅、鈦或其他元素摻雜的GeSbTe亦可被使用。
形成方法利用PVD濺射或磁控(Magnetron)濺射方式， 其反應氣體為氬氣、氮氣、及/或氦氣、壓力為1 mTorr至 100mTorr。此沉積步驟一般在室溫下進行。長寬比為1 5 的準直器(collimater)可用以改良其填入表現。為了改善其 填入表現，亦可使用數十至數百伏特的直流偏壓。另一方面， 同時合并使用直流偏壓以及準直器亦是可行的。
有時需要在真空中或氮氣環境中進行一沉積后退火處 理，以改良硫屬化物材料的結晶態。此退火處理的溫度典型 地介于IO(TC至400°C，而退火時間則少于30分鐘。
硫屬化物材料的厚度隨著單元結構的設計而定。一般而 言，硫屬化物的厚度大于8納米的可以具有相變化特性，
使得此材料展現至少雙穩定的電阻態。
2. 超巨磁阻(CMR)材料 PrxCayMn03 x:y 二 0. 5:0. 5
或其他成分為x: 0 1; y: 0 1。
包括有錳氧化物的超巨磁阻材料亦可被使用。
形成方法利用PVD濺射或磁控濺射方式，其反應氣體 為氬氣、氮氣、氧氣及/或氦氣、壓力為1 mTorr至100mTorr。 此沉積步驟的溫度可介于室溫至600°C，視后處理條件而 定。長寬比為1 5的準直器(collimater)可用以改良其填 入表現。為了改善其填入表現，亦可使用數十至數百伏特的 直流偏壓。另一方面，同時合并使用直流偏壓以及準直器亦 是可行的。可施加數十高斯(Gauss)至10， 000高斯之間的磁
場，以改良其磁結晶態。
可能需要在真空中或氮氣環境中或氧氣/氮氣混合環境 中進行沉積后退火處理，以改良超巨磁阻材料的結晶態。此 退火處理的溫度典型地介于40(TC至600°C，而退火時間則 少于2小時。
超巨磁阻材料的厚度隨著存儲單元結構的設計而定。厚
度介于10納米至200納米的超巨磁阻材料，可被用作為 核心材料。
YBC0(YBaCu03， 一種高溫超導體材料)緩沖層通常被用 以改良超巨磁阻材料的結晶態。此YBC0的沉積在沉積超巨 磁阻材料之前進行。YBC0的厚度介于30納米至200納米。
3. 雙元素化合物
Nix0y、 Tix0y、 AlxOy、 WxOy、 ZnxOy、 ZrxOy、 CuxOy
等
x:y= 0. 5:0.5
或其他成分為x: 0 1; y: 0 1
形成方法利用PVD濺射或磁控濺射方式，其反應氣體 為氬氣、氮氣、氧氣、及/或氦氣、壓力為1 mTorr至100 mTorr，其靶金屬氧化物為如NixOy、 TixOy、 AlxOy、 Wx0y、 ZnxOy、 Zr,Oy、Cu力y等。此沉積步驟一般在室溫下進行。長寬比為l 5的準直器可用以改良其填入表現。為了改善其填入表現， 亦可使用數十至數百伏特的直流偏壓。若有需要時，同時合 并使用直流偏壓以及準直器亦是可行的。
有時需要在真空中或氮氣環境或氧氣/氮氣混合環境中 進行沉積后退火處理，以改良金屬氧化物內的氧原子分布。 此退火處理的溫度典型地介于40(TC至600°C，而退火時間 則少于2小時。
2.反應性沉積利用PVD濺射或磁控濺射方式，其反應 氣體為氬氣/氧氣、氬氣/氮氣/氧氣、純氧、氦氣/氧氣、氦 氣/氮氣/氧氣等，壓力為1 mTorr至100 mTorr，其標靶金 屬氧化物為如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此沉積步驟 一般在室溫下進行。長寬比為1 5的準直器可用以改良其 填入表現。為了改善其填入表現，亦可使用數十至數百伏特 的直流偏壓。若有需要時，同時合并使用直流偏壓以及準直 器亦是可行的。
有時需要在真空中或氮氣環境或氧氣/氮氣混合環境中 進行沉積后退火處理，以改良金屬氧化物內的氧原子分布。
此退火處理的溫度典型地介于400'C至600°C，而退火時間 則少于2小時。
3. 氧化使用高溫氧化系統(例如高溫爐管或快速熱 處理(RTP))進行氧化。此溫度介于20(TC至700°C、以純氧 或氮氣/氧氣混合氣體，在壓力為數inTorr至一大氣壓下進 行。進行時間可從數分鐘至數小時。另一氧化方法為等離子 體氧化。無線射頻或直流電壓源等離子體與純氧或氬氣/氧 氣混合氣體、或氬氣/氮氣/氧氣混合氣體，在壓力為1 mTorr 至100mTorr下進行金屬表面的氧化，例如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此氧化時間從數秒鐘至數分鐘。氧化溫度 從室溫至約300'C，視等離子體氧化的程度而定。
4. 聚合物材料
摻雜有銅、碳六十、銀等的TCNQ PCBM-TCNQ混合聚合物
形成方法利用熱蒸發、電子束蒸發、或分子束外延系
統(MBE)進行蒸發。固態TCNQ以及摻雜物丸在單獨室內進行 共蒸發。此固態TCNQ以及摻雜物丸置于鎢舟或鉅舟或陶瓷 舟中。接著施加大電流或電子束，以熔化反應物，使得這些 材料混合并沉積在晶圓之上。此處并未使用反應性化學物質 或氣體。此沉積作用在壓力為10-4 Torr至10-10 Torr下 進行。晶圓溫度介于室溫至200°C。
有時需要在真空中或氮氣環境中進行沉積后退火處理， 以改良聚合物材料的成分分布。此退火處理的溫度典型地介 于室溫至300。C，而退火時間則少于l小時。
2.旋轉涂布使用旋轉涂布機與經摻雜的TCNQ溶液， 轉速低于1000 rpm。在旋轉涂布之后，此晶圓靜置(典型 地在室溫下，或低于20(TC的溫度)足夠時間以利固態的形 成。此靜置時間可介于數分鐘至數天，視溫度以及形成條件而定。
與相變化隨機存取存儲裝置的制造、元件材料、使用、 與操作方式相關的額外信息，請參見美國專利申請號第11/155,067號 "hin Film Fuse Phase Change Ram And Manufacturing Method"，申請日為2005/6/17。
優選地，底電極的全部或部分接觸至存儲材料元件，存 儲材料元件包括如氮化鈦或其他選自可與存儲材料元件的 相變化材料相容的電極材料。其他類型的導體可用于栓塞結 構、以及頂與底電極結構中，包括例如鋁及鋁合金、氮化鈦、 氮化鉭、氮化鋁鈦、或氮化鋁鉭。其他可以使用的導體材料， 包括一個以上選自下列群組的元素鈦、鎢、鉬、鋁、鉅、 銅、鉑、銥、鑭、鎳、釕、與氧。氮化鈦為優選的，因為其 與存儲材料元件的GST有良好的接觸(如上所述)，其為半 導體工藝中常用的材料，且在GST轉換的高溫(典型地介于 600至700'C)下可提供良好的擴散阻擋。
上述說明中所提到的詞匯如之上、之下、上、下等，僅 為協助了解本發明，而非用以限制本發明。
雖然本發明己參照優選實施例來加以描述，需要了解的 是，本發明創作并未受限于其詳細描述內容。替換方式及修 改樣式已在先前描述中所建議，并且其他替換方式及修改樣 式將為本領域技術人員所想到。特別是，根據本發明的結構 與方法，所有具有實質上等同于本發明的構件結合而達成與 本發明實質上相同結果的都不脫離本發明的精神范疇。因 此，所有這種替換方式及修改樣式都將落在本發明在所附權 利要求及其等同物所界定的范疇中。
任何在前文中提及的專利申請以及印刷文本，均列為本 案的參考。
權利要求
1、一種在制造存儲單元時在電介質材料中生成自對準空洞的方法，包括形成基底層，其包括導電元件；在所述基底層上形成上層，所述上層形成步驟包括在所述基底層上形成第三、平坦化停止層、在所述第三層上形成第二層以及在所述第二層上形成第一層；形成微孔開口穿透所述上層以暴露所述導電元件的表面、并生成第一存儲單元子組件，所述微孔開口包括形成在所述第一層中的第一上開口部分、形成在所述第二層中的第二開口部分以及形成在所述第三層中的第三開口部分，所述第一與第二開口部分分別具有第一與第二寬度，所述第一層具有凸懸部分延伸進入所述開口，使得所述第一寬度小于所述第二寬度；以及在所述微孔開口部分沉積電介質材料，以生成第二存儲單元子組件，其在所述沉積的電介質材料中包含空洞，所述空洞為所述微孔開口中的自對準的空洞。
2、 一種在制造存儲單元時用以生成自對準空洞底電極 的方法，包括生成如權利要求1所述的存儲單元子組件；各向異性蝕刻所述第二存儲單元子組件，因此在所述微 孔開口中產生電介質側壁，其具有與所述空洞自對準且暴露 所述導電元件的電極孔；在所述電極孔中沉積電極材料，且與所述導電元件電接 觸，以生成第三存儲單元子組件；以及平坦化所述第三存儲單元子組件至所述第三、平坦化停 止層以生成第四存儲單元子組件，其具有所述電極材料的底 電極以及由所述底電極、所述電介質材料與所述第三層所定義的平坦上表面。
3、 如權利要求2所述的方法，還包括選擇鍺銻碲(GST) 做為所述存儲材料。
4、 如權利要求2所述的方法，其中所述蝕刻步驟、所 述電極材料沉積步驟、以及所述平坦化步驟的進行，使得所 述底電極具有小于所述第一寬度的寬度。
5、 如權利要求2所述的方法，其中所述蝕刻步驟、所 述電極材料沉積步驟、以及所述平坦化步驟的進行，使得所 述底電極在所述平坦上表面處具有實質小于所述微孔開口 形成步驟的最小特征尺寸的寬度。
6、 如權利要求2所述的方法，其中所述蝕刻步驟、所 述電極材料沉積步驟、以及所述平坦化步驟的進行，使得所 述底電極在所述平坦上表面處具有一寬度，所述平坦上表面 不受限于最小光刻特征尺寸。
7、 一種用以在制造存儲單元時在電介質材料中生成自 對準底電極的方法，包括生成如權利要求2所述的第四存儲單元子組件；以及在所述平坦上表面沉積存儲材料并與所述底電極接觸 以生成存儲單元。
8、 如權利要求l所述的方法，其中形成所述微孔的步 驟包含增加所述第一層的體積。
9、 如權利要求l所述的方法，其中形成所述微孔的步 驟包含回蝕刻所述第二層。
10、 如權利要求1所述的方法，其中所述自對準的空洞具有小于所述第一寬度的寬度。
11、 如權利要求1所述的方法，其中形成所述微孔的步驟包含選擇第一層材料，其在選定工藝時，可增加所述第一層 材料的體積；選擇第二層材料，其在所述選定工藝時，并不會增加所述第二層材料的體積；形成穿透所述上層以暴露所述導電元件的表面的開口， 并生成第一存儲單元子組件，所述開口包括形成在第一上開 口部分、以及第二開口部分；以及使所述第一存儲單元子組件進入所述選定工藝，以增加 所述第一層的體積并生成凸懸部分延伸進入所述開口且同 時不增加所述第二層的體積。
12、 如權利要求11所述的方法，其中所述多個材料選 擇步驟包括選擇硅做為所述第一層且選擇氧化硅做為所述 第二層，并且還包含選擇氮化硅做為所述第三、平坦化停止 層。
13、 如權利要求11所述的方法，其中所述材料選擇步 驟包括選擇一材料，其在所述選定工藝時，并不會增加所述 材料的體積。
14、 如權利要求11所述的方法，其中形成所述開口步 驟會產生在此開口步驟中的最小尺寸開口 。
15、 如權利要求11所述的方法，其中形成所述開口步驟以光刻方式產生在此開口步驟中的最小尺寸開口。
16、 如權利要求11所述的方法，其中使所述第一存儲 單元子組件進入所述選定工藝的步驟使得減少所述第一寬 度與所述第二寬度無關。
17、 如權利要求1所述的方法，其中形成所述微孔的步驟包含選擇第一層材料，其在選定工藝時，并不會減少所述第 一層材料的體積；選擇第二層材料，其在所述選定工藝時，會被回蝕刻而 減少所述第二層材料的體積；形成開口穿透所述上層以暴露所述導電元件的表面，并 生成第一存儲單元子組件，所述開口包括形成在第一上開口 部分、以及第二開口部分；以及使所述第一存儲單元子組件進入所述選定工藝，以回蝕 刻所述第二層而減少所述第二層材料的體積，且不增加所述 第一層的體積而生成凸懸部分延伸進入所述開口。
18、 如權利要求17所述的方法，其中所述多個材料選 擇步驟包括選擇氮化硅做為所述第一層且選擇氧化硅做為 所述第二層，并還包含選擇氮化硅做為所述第三、平坦化停 止層。
全文摘要
本發明公開一種用以在制造存儲單元時在電介質材料中生成自對準空洞的方法。先形成基底層，其包括導電元件。接著在所述基底層上再形成上層，所述上層形成步驟包括在所述基底層上形成第三、平坦化停止層、在所述第三層上形成第二層以及在所述第二層上形成第一層。然后形成微孔開口穿透所述上層以暴露所述導電元件的表面。此第一層具有凸懸部分延伸進入所述開口，使得所述第一寬度小于所述第二寬度。最后沉積所述電介質材料在所述開口部分，以在所述微孔開口中生成自對準的空洞。在某些實施例中，此微孔形成步驟包含增加所述第一層的體積，而在其他的實施例中，此微孔形成步驟包含將所述第二層回蝕刻。
文檔編號H01L21/82GK101197318SQ200710196469
公開日2008年6月11日 申請日期2007年12月5日 優先權日2006年12月6日
發明者龍翔瀾 申請人:旺宏電子股份有限公司