高壓元件結構的制作方法

專利名稱：高壓元件結構的制作方法
技術領域：
本發明是有關于一種集成電路結構，且特別是有關于一種高壓元件結構。
背景技術：
為了在單位面積的硅芯片表面放入更多的晶體管，目前在集成電路業
界，多會利用于硅芯片中形成場氧化層(field oxide)或淺溝槽隔離(shallow trench isolation)等隔離結構，以隔絕各個晶體管，避免漏電和短路等不正常
導通現象。
另外，為了配合晶體管縮小后所增加的內連線需求，多層金屬內連線已 成為許多集成電路所采用的方式，上層的導線可能會經過隔離結構或源極/ 漏極區之上方。而于一般電壓操作環境下，導線內流通的電流不致影響下方 元件的正常操作，上述的隔離結構仍然能夠發揮隔絕各個晶體管的功效。
然而，由于高壓元件的電源(power)電壓一般約介于20 ~ 200伏特之間， 在高壓的操作條件下，導線經過之處將會產生增強的垂直電場，很容易提高 晶體管溝道內的電子能量，導致隔離結構兩側的電荷流通。如圖5所示，基 底500中的隔離結構510兩側分別為不同晶體管的源極/漏極區515,由于上 方高壓導線545的影響，將導致隔離結構510兩側的晶體管間產生漏電、短 路等不正常的導通現象。或者，也有可能造成元件內部不正常的開啟，降低 元件的可靠度。這些現象都會連帶地減損產品的良率。

發明內容
本發明提供一種高壓元件結構，可以有效地遮蔽上層的高壓形成的電場 對于下方隔離結構兩側元件造成的不正常導通現象，提高元件的可靠度。
本發明提出一種高壓元件結構，包括元件、高壓導體層以及金屬遮蔽層。 元件設置于基底上，高壓導體層設置于基底上層，橫跨過此元件。金屬遮蔽 層則設置于元件與高壓導體層之間。在本發明之一實施例中，上述的高壓元件結構包括金屬氧化物半導體晶
體管(MOSFET),且金屬遮蔽層設置有對應于金屬氧化物半導體晶體管接點
的開口。
在本發明之一實施例中，上述的金屬氧化物半導體晶體管的接點包括金
屬氧化物半導體晶體管的源極/漏極或柵極的接觸窗或接觸墊(contact pad)。 在本發明之一實施例中，上述的高壓導體層于高壓操作條件時，金屬遮
蔽層維持于接地狀態。
在本發明之一實施例中，上述元件包括設置于基底中的隔離結構，且金
屬遮蔽層完全遮蔽隔離結構。
在本發明之一實施例中，上述金屬遮蔽層的寬度大于等于隔離結構的寬度。
在本發明之一實施例中，還包括一遮蔽柵極，設置于隔離結構上，且遮
蔽柵極的線寬小于隔離結構的線寬。
在本發明之一實施例中，上述遮蔽柵極的材質包括多晶硅。 在本發明之一實施例中，上述高壓導體層于高壓操作條件時，金屬遮蔽
層與遮蔽柵極維持于接地狀態。
在本發明之一實施例中，上述隔離結構兩側分別設置有一源極/漏極區。
在本發明之一實施例中，上述的隔離結構包括一淺溝槽隔離結構。 在本發明之一 實施例中，上述的隔離結構包括一場氧化層。 在本發明之一實施例中，還包括一層第一介電層，設置于基底上，覆蓋
住隔離結構。
在本發明之一實施例中，還包括一層第二介電層，設置于第一介電層與 高壓導體層之間，且金屬遮蔽層設置于第二介電層中。
本發明提出另一種高壓元件結構，包括隔離結構、遮蔽柵極、高壓導體 層以及金屬遮蔽層。隔離結構設置于基底中，遮蔽柵極設置于隔離結構上， 高壓導體層設置于基底上層，橫跨過隔離結構。金屬遮蔽層則設置于元件與 高壓導體層之間。
在本發明之一實施例中，上述的高壓元件結構，其中金屬遮蔽層完全遮 蔽隔離結構。
在本發明之一實施例中，上述的高壓元件結構，其中金屬遮蔽層的寬度 大于等于隔離結構的寬度。在本發明之一實施例中，上述的高壓元件結構，其中高壓導體層橫跨過 遮蔽初斤才及。
在本發明之一實施例中，上述的高壓元件結構，其中遮蔽柵極的線寬小 于隔離結構的線寬。
在本發明之一實施例中，上述的高壓元件結構，其中高壓導體層于高壓 操作條件時，金屬遮蔽層與遮蔽柵極維持于接地狀態。
在本發明之一實施例中，上述的高壓元件結構，其中遮蔽柵極的材質包 括多晶硅。
在本發明之一實施例中，上述的高壓元件結構，其中隔離結構兩側分別 設置有一元件。
在本發明之一實施例中，上述的高壓元件結構，其中元件包括金屬氧化 物半導體晶體管。
在本發明之一實施例中，上述的高壓元件結構，其中隔離結構包括淺溝
槽隔離結構。
在本發明之一實施例中，上述的高壓元件結構，其中隔離結構包括場氧化層。
在本發明之一實施例中，上述的高壓元件結構，還包括一第一介電層， 設置于基底上，覆蓋住隔離結構。
在本發明之一實施例中，上述的高壓元件結構，還包括一第二介電層， 設置于第一介電層與高壓導體層之間，且金屬遮蔽層設置于第二介電層中。
本發明因于上層的高壓金屬導體層與下層的隔離結構之間，采用可以覆 蓋住整個隔離結構的金屬遮蔽層，如此將可以有效抑制上方高電壓產生的垂 直電場對于下方隔離結構的影響，避免隔離結構兩側的導電區發生不正常導 通。
為讓本發明之上述特征和優點能更明顯易懂，下文特舉優選實施例，并 配合所附圖式，作詳細說明如下。


圖1是繪示本發明一實施例的一種高壓元件結構的上視圖。
圖2是沿著圖i的i-r線所繪示的結構剖面圖。
圖3是繪示本發明另 一 實施例的 一種高壓元件結構的上視圖。圖4是沿著圖3中I-I'線所繪示的結構剖面圖。 圖5是繪示公知高壓元件結構的上視圖。
主要元件符號說明
100、 300、 500:基底
115a、 115b、 315、 515:源極/漏極區
125:遮蔽柵極
145、 345:高壓導體層
313:柵極
333、 337: 4妾觸墊
545:高壓導線
110:隔離結構
120、 130、 320、 330:介電層 135、 335:遮蔽導體層 310:金屬氧化物半導體晶體管 323、 327:接觸窗 343、 347:開口
具體實施例方式
圖1是繪示本發明一實施例的一種高壓元件結構的上視圖。圖2是繪示
沿著圖i的i-r線的結構剖面圖。
請參考圖1與圖2,本發明提供一種高壓元件結構，包括隔離結構110、 高壓導體層145以及金屬遮蔽層135。隔離結構110設置于基底100中，隔 離結構110例如是絕緣材質的淺溝槽隔離結構或是場氧化層。基底100例如 是P型硅基底或N型硅基底。基底100中也可以是設置有N型井區或P型 井區。隔離結構110兩側分別設置有源極/漏極區115a、 115b。源極/漏極區 U5a、 115b例如是分別屬于隔離結構110兩側不同晶體管的源極或漏極。源 極/漏極區115a、 115b例如是配合基底100的導電型，源極/漏極區115a、 115b 可以是N型摻雜區，也可以是P型摻雜區。當然，源極/漏極區115a與源極 /漏極區115b也可以分別為不同導電型的摻雜區。基底100上例如是設置有 一層覆蓋住隔離結構110的介電層120,其材質例如是氧化硅。
高壓導體層145設置于隔離結構110之上層中，其例如適用于連接高壓 元件用的導線，如電源供應線或金屬內連線。通過高壓導體層145的電壓例 如是高于或等于20伏特，如介于20 -200伏特之間。介電層120與高壓導 體層145之間例如是設置有另一層介電層130。
金屬遮蔽層135例如是設置于隔離結構IIO與高壓導體層145之間的介 電層130中，金屬遮蔽層135的線寬例如是與隔離結構110的線寬相當，至少完全遮蔽住隔離結構110,如圖2所示。當然，金屬遮蔽層135的線寬也 可以大于隔離結構110的線寬，只要能夠達到完全遮蔽住隔離結構110，于 隔離結構110與高壓導體層145之間形成阻隔即可。金屬遮蔽層135可以是 任何一種金屬或合金材質，如銅、鋁、鈦、鎢、鉭或其合金。
在一實施例中，隔離結構110上還可以設置有一個遮蔽柵極(shield gate) 125,遮蔽柵極125的材質例如是摻雜 多晶娃或是多晶硅。遮蔽柵極125 的線寬小于隔離結構110的線寬，無法遮蔽住整個隔離結構110。
當高壓通過高壓導體層145的時候，會對于其下方的膜層、隔離結構110 以及導電區115產生垂直電場。此時，使金屬遮蔽層135與遮蔽柵極125維 持于接地狀態，如此一來，將可通過導體的遮蔽效應，阻絕高壓形成的垂直 電場，避免隔離結構110兩側的導電區115之間產生不正常導通的現象，并 進而提升高壓元件結構的可靠度。
上述實施例當中，金屬遮蔽層135是屬于條狀的圖案，遮蔽住下方隔離 結構IIO。然而，金屬遮蔽層135也可以是其他圖案，如圖3與圖4所示。 圖3是繪示本發明另一實施例的一種高壓元件結構的上視圖。圖4是沿著圖 3中I-I，線所繪示的結構剖面圖。
請參照圖3,高壓元件結構例如是包括金屬氧化物半導體晶體管310、 高壓導體層345與金屬遮蔽層335。
其中，金屬氧化物半導體晶體管310設置于基底300上，包含了柵極313 與源極/漏極區315。基底300上還可以設置有一層介電層320，覆蓋住基底 300與金屬氧化物半導體晶體管310。金屬氧化物半導體晶體管310的柵極 313上例如是設置有接觸窗327，接觸窗327穿透介電層320,與下方的柵極 313電性連接。接觸窗323例如是設置于源極/漏極區315上，穿透介電層320 而與源極/漏極區315電性連接。
介電層320上還可以設置有另一層介電層330，介電層330中例如是設 置有接觸墊(contact pad)337,連接柵極313上的多個接觸窗327。源極/漏極 區315上方的介電層330中，也可以設置有接觸墊333，連接多個接觸窗323。 高壓導體層345例如是設置于介電層330上，橫跨金屬氧化物半導體晶體管 310。
金屬遮蔽層335例如是設置于金屬氧化物半導體晶體管310與高壓導體 層345之間的介電層330中，且金屬遮蔽層335設置有對應于金屬氧化物半導體晶體管310的接觸墊333、 337的開口 343、 347。換言之，在本實施例 中，金屬遮蔽層335是一整層的膜層，僅于接觸墊333、 337之處設置有開 口 343、 347，以便于元件操作時，透過接觸墊333、 337對下方的源極/漏極 區315與柵極313施加電壓。在一實施例中，金屬遮蔽層335與接觸墊333、 337例如是由相同的材料層，利用同一道工藝所制作出來的，因此，金屬遮 蔽層335的設置并不需要額外的工藝來制作，而能夠與接觸墊333、 337的 工藝相集成。
當高壓導體層345于高壓操作條件時，將會增加電場的強度，此時，將 金屬遮蔽層335維持在接地狀態，或者是維持在小于金屬氧化物半導體晶體 管310的崩潰電壓，便可以利用導體的遮蔽效應，避免下方金屬氧化物半導 體導體晶體管310產生不正常開啟的現象。
當然，上述實施例中，雖然是以隔離結構或金屬氧化物半導體晶體管為 例做說明，然而舉凡存儲器元件、電感元件、電阻元件或其他邏輯元件，其 上方都可能會有此種具有高壓流通的高壓導體層經過，而會影響下方的元件 的可靠度。應用本發明提供的金屬遮蔽層，可以有效地避免元件之間產生漏 電、短路等不正常導通或不正常開啟的現象，進而提高元件的可靠度與產品
雖然本發明已以優選實施例揭露如上，然其并非用以限定本發明，任何 所屬技術領域中技術人員，在不脫離本發明的精神和范圍內，當可作些許的 更動與潤飾，因此本發明的保護范圍當視后附的權利要求所界定者為準。
權利要求
1. 一種高壓元件結構，包括一元件，設置于一基底上；一高壓導體層，設置在該基底上層，橫跨過該元件；以及一金屬遮蔽層，設置在該元件與該高壓導體層之間。
2. 如權利要求1的高壓元件結構，其中該元件包括一金屬氧化物半導 體晶體管，且該金屬遮蔽層設置有對應于該金屬氧化物半導體晶體管的接點的開口。
3. 如權利要求2的高壓元件結構，其中該金屬氧化物半導體晶體管的 該接點包括該金屬氧化物半導體晶體管的源極/漏極或柵極的接觸窗或接觸藝。
4. 如權利要求1的高壓元件結構，其中該高壓導體層在高壓操作條件 時，該金屬遮蔽層維持于接地狀態。
5. 如權利要求1的高壓元件結構，其中該元件包括一隔離結構，設置 在該基底中，且該金屬遮蔽層完全遮蔽該隔離結構。
6. 如權利要求5的高壓元件結構，其中該金屬遮蔽層的寬度大于等于 該隔離結構的寬度。
7. 如權利要求5的高壓元件結構，還包括一遮蔽柵極，設置在該隔離 結構上，該高壓導體層橫跨過該遮蔽柵極，且該遮蔽柵極的線寬小于該隔離 結構的線寬。
8. 如權利要求7的高壓元件結構，其中該遮蔽柵極的材質包括多晶硅。
9. 如權利要求7的高壓元件結構，其中該高壓導體層在高壓操作條件 時，該金屬遮蔽層與該遮蔽4冊一及維持于接地狀態。
10. 如權利要求5的高壓元件結構，其中該隔離結構兩側分別設置有一源極/漏極區。
11. 如權利要求5的高壓元件結構，其中該隔離結構包括一淺溝槽隔離結構。
12.如權利要求5的高壓元件結構，其中該隔離結構包括一場氧化層。
13.如權利要求5的高壓元件結構，還包括一第一介電層，設置在該基 底上，-菱蓋Y主該隔離結構。
14. 如權利要求13的高壓元件結構，還包括一第二介電層，設置在該 第一介電層與該高壓導體層之間，且該金屬遮蔽層設置在該第二介電層中。
15. —種高壓元件結構，包括 一隔離結構，設置于一基底中； 一遮蔽^^極，設置在該隔離結構上；一高壓導體層，設置在該基底上層，橫跨過該隔離結構；以及 一金屬遮蔽層，設置在該元件與該高壓導體層之間。
16. 如權利要求15的高壓元件結構，其中該金屬遮蔽層完全遮蔽該隔離結構。
17.如權利要求15的高壓元件結構，其中該金屬遮蔽層的寬度大于等 于該隔離結構的寬度。
18. 如權利要求15的高壓元件結構，其中該高壓導體層橫跨過該遮蔽柵極。
19. 如權利要求15的高壓元件結構，其中該遮蔽柵極的線寬小于該隔 離結構的線寬。
20. 如權利要求15的高壓元件結構，其中該高壓導體層在高壓操作條 件時，該金屬遮蔽層與該遮蔽柵極維持于接地狀態。
21. 如權利要求15的高壓元件結構，其中該遮蔽柵極的材質包括多晶硅。
22. 如權利要求15的高壓元件結構，其中該隔離結構兩側分別設置有 一元件。
23. 如權利要求22的高壓元件結構，其中該元件包括一金屬氧化物半 導體晶體管。
24. 如權利要求15的高壓元件結構，其中該隔離結構包括一淺溝槽隔離結構。
25. 如權利要求15的高壓元件結構，其中該隔離結構包括一場氧化層。
26. 如權利要求15的高壓元件結構，還包括一第一介電層，設置在該 基底上，覆蓋住該隔離結構。
27. 如權利要求26的高壓元件結構，還包括一第二介電層，設置在該 第一介電層與該高壓導體層之間，且該金屬遮蔽層設置在該第二介電層中。
全文摘要
本發明提供一種高壓元件結構，由隔離結構、高壓導體層以及金屬遮蔽層所組成。隔離結構設置于基底中，且隔離結構的兩側的基底中分別設置有導電區，高壓導體層設置于隔離結構的上層中，金屬遮蔽層則設置于隔離結構與高壓導體層之間，且完全遮蔽隔離結構。
文檔編號H01L27/02GK101452929SQ20071019644
公開日2009年6月10日 申請日期2007年12月3日 優先權日2007年12月3日
發明者康智凱, 清水悟, 趙志明, 黃漢屏 申請人:力晶半導體股份有限公司;株式會社瑞薩科技