薄膜晶體管基板及其制造方法

專利名稱：薄膜晶體管基板及其制造方法
技術領域：
本發明涉及薄膜晶體管基板及其制造方法，更具體而言，涉及具有降低 的制造成本和缺陷率的薄膜晶體管基板和制造同樣的像素電極的方法。
背景技術：
液晶顯示器包括兩個基板和置于兩個基板之間的液晶層。兩個基板之一 是薄膜晶體管基板。在薄膜晶體管基板中，在絕緣基板上形成多條布線。形 成布線的工藝的代表性例子包括光刻工藝，其中構成物質被層疊且采用掩模 工藝被構圖。但是，由于光刻工藝包括很多過程，例如沉積薄膜、應用光致
抗蝕劑、對準掩模、曝光、顯影、蝕刻和剝除，因而工藝時間長，制造成本
古 問。
頂離(lift-0ff)工藝已被使用以降低掩模工藝的數量。在頂離工藝中， 在薄膜晶體管基板的鈍化層和像素電極被使用時，采用光致抗蝕劑圖案對鈍
化層構圖，在整個基板表面上層疊導電物質，且利用剝離劑(stripper)同時 去除光致抗蝕劑圖案和在所述光致抗蝕劑圖案上設置的一些用于像素電極 的導電物質，以形成像素電極。
為了去除光致抗蝕劑圖案和涂覆了導電物質的上表面，使剝離劑與光致 抗蝕劑圖案的側表面或下表面接觸。就此而言，剝離劑與光致抗蝕劑圖案的 接觸區域必須足夠大，以避免由剩余的光致抗蝕劑圖案導致的不可接受的圖 案的形成。也就是說，需要對設置在光致抗蝕劑圖案下面的鈍化層進行過蝕 刻，以在光致抗蝕劑圖案中形成期望的底切(undercut)。還要求設置在光致 抗蝕劑圖案上的用于像素電極的導電物質的臺階覆蓋不非常高。同時，在頂 離工藝中，由于頻繁地使用剝離劑，因而當用于像素電極的導電物質保留在 剝離劑中未被溶解時，可能在薄膜晶體管基板上形成缺陷。此外，由于在頂 離工藝期間去除了用于像素電極的導電物質，因而可能影響薄膜晶體管基板 的制造成本的降低。
因此，仍需要開發出這樣一種薄膜晶體管基板，其采用具有期望的臺階
覆蓋(step coverage)的用于像素電極的導電物質，且能合意地溶解在剝離 劑中，從而以降低的成本改善頂離性能。

發明內容
本發明提供一種具有降低的制造成本和缺陷率的薄膜晶體管基板。本發 明還提供一種制造薄膜晶體管基板的方法。
根據一個方面，本發明提供一種薄膜晶體管基板，包括柵極布線，形 成于絕緣基板上且包括柵電極；數據布線，形成于所述柵極布線上且包括源 電極和漏電極；鈍化層圖案，形成于所述數據布線上，除了部分漏電極和像 素區域上之外；以及像素電極，電連接到所述漏電極且包括氧化鋅。
根據另一方面，本發明提供一種薄膜晶體管基板，包括柵極布線，形 成于所述絕緣基板上且包括柵電極；數據布線，形成于所述柵極布線上且包 括源電極和漏電極；鈍化層圖案，形成于所述數據布線上，除了部分漏電極 和像素區上之外；以及像素電極，電連接到所述漏電極，與所述絕緣基板接 觸，且包括氧化鋅。
根據又一方面，本發明提供一種薄膜晶體管基板的制造方法。所述方法 包括在絕緣基板上形成包括柵電極的柵極布線；在所述柵極布線上形成包 括源電極和漏電極的數據布線；在所述數據布線上除了部分漏電極和像素區 之外處形成鈍化層圖案；以及形成電連接到所述漏電極的像素電極。所述像 素電極包括氧化鋅。


通過參考附圖詳細描述其優選實施例，本發明的上述和其他特征和優點
將變得更加顯見，在附圖中
圖1A是根據本發明第 一實施例的薄膜晶體管基板的布局圖； 圖1B是沿圖1A的A-A'線得到的薄膜晶體管基板的截面圖； 圖2到圖13是示出根據本發明第一實施例的薄膜晶體管基板的制造方
法的截面圖14到圖17是示出根據本發明第二實施例的薄膜晶體管基板的制造方 法的截面圖18示意性示出用于像素電極的導電物質在剝離劑中的溶解度，其中
采用所述導電物質制造根據本發明第 一 實施例的薄膜晶體管基板；
圖19示意性示出用于制造根據本發明第 一 實施例的薄膜晶體管基板的、
用于像素電極的導電物質的臺階覆蓋；
圖20示意性示出用于制造根據本發明第 一 實施例的薄膜晶體管基板的、
用于像素電極的導電物質的頂離性能；
圖21示意性示出采用根據本發明第一實施例的方法制造的薄膜晶體管
基板的性能特征；
圖22A是根據本發明第三實施例的薄膜晶體管基板的布局圖22B是沿圖22A的B-B'線得到的薄膜晶體管基板的截面圖23到29是示出根據本發明第三實施例的薄膜晶體管基板的制造方法
的截面圖；以及
圖30到33是示出根據本發明第三實施例的變型的薄膜晶體管基板的制 造方法的截面圖。
具體實施例方式
通過參考下文中對優選實施例的詳細說明和附圖，可以容易地理解本發 明的優點和特征以及實現其的方法。但是，可以通過很多種不同的形式體現 本發明，不應將其視為僅局限于文中闡述的實施例。相反，提供這些實施例 的目的在于使本公開透徹、完整，從而向本領域技術人員充分傳達本發明的 原理。本發明由所附權利要求界定。在整個說明書中始終采用類似的附圖標 記表示類似的元件。
應當理解，在稱某一元件或層在另一元件或層"上"或者"連接至"另 一元件或層時，其可以與所述的另一元件或層接觸，也可以存在中間元件或 層。相反，在稱某一元件"直接在"另一元件或層"上"，或者"直接連接 至"另一元件或層時，就不存在中間元件或層。在整個說明書中始終采用類 似的附圖標記表示類似的元件。
為了便于說明，文中可能釆用諸如"之下"、"下面"、"下部"、"之上"、 "上部"等的空間相對術語描述某一元件或特征與圖中所示的其他元件或特 征之間的關系。應當理解，空間相對術語用于涵蓋除了圖中示出的取向之外 的、處于使用或操作中的器件的不同取向。在整個說明書中始終采用類似的 附圖標記表示類似的元件。
在下文中，將參考附圖詳細描述本發明的實施例。
將參考圖1A和圖IB詳細描述根據本發明第一實施例的薄膜晶體管基
板。圖1A是根據本發明第一實施例的薄膜晶體管基板的布局圖。圖1B是 沿圖1A的A-A'線得到的薄膜晶體管基板的截面圖。
根據本發明第一實施例的薄膜晶體管基板1設有形成于絕緣基板10上 的柵極布線22和24、存儲布線28、柵極絕緣層圖案32、有源層圖案42、 歐姆接觸層圖案55和56、數據布線62、 65、 66和67、過蝕刻鈍化層圖案 74和像素電極82。
絕緣基板10可以由具有期望的耐熱和透光水平的物質制成，例如透明 玻璃或塑料。
柵極布線22和24形成于絕緣基板10上且沿第一方向延伸。通常，將 柵極布線22、 24設置為平行于薄膜晶體管基板1的長邊。
柵極布線22和24包括傳輸柵極信號的多條柵極線22和從柵極線22突 出的柵電極24。柵電極24連同如下所述的源電極65和漏電極66構成薄膜
晶體管的三個端子。
可以通過擴展柵極線22的一部分形成存儲布線28。但是，存儲布線28 不限于以此方式制成。例如在一些實施例中，它可以與4冊才及布線22、 24分 離。此外，存儲布線28的形狀可以改變，如有需要，可以省略存儲布線28。 柵極布線22和24以及存儲布線28可以由諸如鋁(Al)和鋁合金的鋁 基金屬、諸如銀(Ag)和銀合金的銀基金屬、諸如銅(Cu)和銅合金的銅 基金屬、諸如鉬(Mo)和鉬合金的鉬基金屬、鉻(Cr)、鈦(Ti)或鉭(Ta) 構成。此外，柵極布線22和24以及存儲布線28可具有多層結構，包括具 有不同物理特性的兩導電層(未示出)。同時，可以通過采用預定的涂覆工 藝施加是基于導電有機聚合物的物質的PEDOT (聚乙烯二氧噻吩)，或者通 過采用注入印制工藝印制基于導電有機聚合物的物質，來形成柵極布線22 和24以及存儲布線28。
由諸如氧化硅(SiOx)或氮化硅(SiNx)的無機絕緣物質或者諸如BCB (苯并環丁烯)、丙烯基物質或聚酰亞胺的有機絕緣物質構成的柵極絕緣層 圖案32覆蓋柵極布線22和24以及在柵極布線22和24以及絕緣基板10上 的存儲布線28。也就是說，可以將柵極絕緣層圖案32形成為暴露像素區。 就此而言，像素區由柵極布線22和24以及數據布線62、 65、 66和67界定，
且可以看作是包括薄膜晶體管基板1的液晶顯示器中由背光組件(未示出) 發射的光所穿過的區域。
在柵極絕緣層圖案32的上部上形成由氫化非晶硅、多晶硅或導電有機
物質構成的有源層圖案42。
有源層圖案42可以具有任何適當的形狀，例如可形成為島(island)狀 或條(stripe)狀。當有源層圖案具有如本實施例所示的條形時，有源層圖案 可形成在數據線62下面且延伸至柵電極24上部。根據本實施例的有源層圖 案42可基本上交疊如下所述的柵電極以及數據布線62、 65、 66和67的全 部。也就是說，有源層圖案42可以從源電極65和漏電極66突出。但是， 有源層圖案42的形狀不限于條狀，而是可以變化。在有源層圖案42具有島 狀的情況下，有源層圖案42可以設置在柵電極24上以交疊柵電極24，且還 交疊源電極65和漏電極66的至少一部分。
由硅化物、其中摻雜高濃度的n型雜質的n+氫化非晶硅、或其中摻雜p 型雜質的ITO構成的歐姆接觸層圖案55和56可形成于有源層圖案42的上 部上。歐姆接觸層圖案55和56設置在有源層圖案42上以形成一對，且改 善如下所述的源電極65和漏電極66與有源層圖案42之間的接觸特性。當 有源層圖案42與設置在有源層圖案42上部上的源電極65和漏電極66之間 的接觸特性可接受時，可以省略歐姆接觸層圖案55和56。
包括數據線62、源電極65、漏電極66和漏電極擴展部分67的數據布 線62、 65、 66和67形成于歐姆接觸層圖案55和56上。
數據線62沿第二方向設置在歐姆接觸層圖案55和56上。第二方向基 本垂直于第一方向。多條數據線設置為平行于薄膜晶體管基板1的短邊。
源電極65連接至數據線62。多個源電極65可以連接至單條數據線62。 源電極65面對與源電極隔開的漏電極66。有源層圖案42在源電極65和漏 電極66之間的區域中暴露。
在本實施例中，漏電^l擴展部分67的至少一部分不交疊如下所述的過蝕刻 鈍化層圖案74，且直接電連接至像素電極82。也就是說，可以在漏電極擴 展部分67上在相同的層上形成過蝕刻鈍化層圖案74和像素電極82。 漏電極擴展部分67形成于像素區外，以防止降低開口率。 數據布線62、 65、 66和67可由諸如鉻、鉬基金屬、鉭和鈦的具有高熔
點的難熔金屬構成。此外，數據布線62、 65、 66和67可具有多層結構，包 括下難熔金屬層(未示出)和設置在下難熔金屬層上的由低電阻物質構成的 上層(未示出)。多層結構的例子可包括具有下鉻層和上鋁層或者下鋁層和 上鉬層的雙層結構，以及具有鉬層、鋁層和鉬層的三層結構。
在數據布線62、 65、 66和67以及暴露的柵極絕緣層圖案32上形成由 有機絕緣膜構成的過蝕刻鈍化層圖案74。本實施例的過蝕刻鈍化層圖案74 包括相互間隔開的兩個區域，以暴露漏電極66的至少一部分，具體地，漏 電極擴展部分67的至少一部分。過蝕刻鈍化層圖案74可以不形成于背光組 件發射的光所穿過的像素區中。就此而言，過蝕刻鈍化層圖案74由包括氮 化硅或氧化硅的無機物質、具有良好平坦特性和光敏性的有機物質、或者諸 如a-Si:C:O或a-Si:O:F的低介電絕緣物質構成，其利用等離子體增強化學氣 相沉積(PECVD)形成。此外，過蝕刻鈍化層圖案74可具有包括下無機層 和上有機層的雙層結構以確保有機層的優良特性并保護有源層圖案42的暴 露部分。
像素電極82可形成于絕緣基板10的像素區內，并直接電連接至漏電極 擴展部分67。也就是說，過蝕刻鈍化層圖案74可以不設置在像素電極82 下，而部分歐姆接觸層圖案56和從漏電極擴展部分67突出的柵極絕緣層圖 案32的末端形成于像素電極82之下。
本實施例的像素電極82由包括氧化鋅的物質構成。更具體而言，像素 電極82可以由含有氧化鋅以及作為添加劑的A1203、 A1F3、 B203、 Ga203、 Y203、 Si02、 SiO、 Ti02、 Zr03、 Hf02和Ge02中的一種或多種的物質構成。 考慮期望的薄膜晶體管基板1的電阻水平和電流特性選^^添加劑。像素電極 82可包括ZAO(摻鋁氧化鋅)。ZAO的臺階覆蓋不非常高。因此，使用ZAO 易于形成具有本實施例所示結構的像素電極82,且因價格低廉的ZAO而可 以降低薄膜晶體管基板1的制造成本。像素電極82可由諸如ITO (氧化銦 錫)或IZO (氧化銦鋅)的透明導電物質或者諸如銅(Cu)或銀(Ag)的 反射性導電物質構成。在采用ZAO時，顯著降低了薄膜晶體管基板1的制 造成本，但是電流-電壓特性不比釆用ITO時低。
在下文中，將參考圖1A、 IB以及圖2到13詳細描述#4居本發明第一 實施例的薄膜晶體管基板的制造方法。圖2到圖13是示出根據本發明第一 實施例的薄膜晶體管基板的制造方法的截面圖。
首先，參考圖1A和圖2，在絕緣基板10上形成包括柵電極24的柵極 布線22和24以及存儲布線28。更具體而言，柵極導電層利用例如賊射層疊 在絕緣基板10上，并經歷光刻工藝以形成柵極線22、柵電極24和存儲布線28。
接下來，參考圖3和圖1A，在所得結構上層疊柵極絕緣層30、由氫化 非晶硅構成的有源層40、以及歐姆接觸層50,歐姆接觸層50由硅化物、摻 有高濃度的n型雜質的n+氫化非晶硅、或摻有p型雜質的ITO構成。可以 采用例如化學氣相沉積(CVD)層疊柵極絕緣層30、有源層40和歐姆接觸 層50。
接下來，采用例如濺射在歐姆接觸層50上沉積用于數據布線的導電層 60,并在歐姆接觸層50上層疊光致抗蝕劑層110。
接下來，參考圖3、圖4和圖1A,光致抗蝕劑層IIO被構圖從而在用于 數據布線的導電層60上形成用于數據布線的光致抗蝕劑圖案112和114。用 于數據布線的光致抗蝕劑圖案112和114包括具有不同厚度的兩個區域，具 有大厚度的用于數據布線的光致抗蝕劑圖案114覆蓋其中形成數據線62、漏 電極擴展部分67、源電極65和漏電極66的區域。具有小厚度的用于數據布 線的光致抗蝕劑圖案112覆蓋源電極65和漏電極66之間的間隙。可以采用 公知的狹縫掩模或半色調(half tone)掩模形成上述包括具有不同厚度的區 域的用于數據布線的光致抗蝕劑圖案112和114。
接下來，參考圖1A、圖4和圖5，采用光致抗蝕劑圖案112和114作為 蝕刻掩模蝕刻用于數據布線的暴露的導電層60。對用于數據布線的導電層 60的蝕刻取決于用于數據布線的導電層60的類型和厚度。優選地，用于數 據布線的導電層60經歷濕法蝕刻。結果，形成了用于數據線62和數據布線 的導電層圖案61。這里，未形成溝道區的源電極65和漏電極66的圖案，用 于數據布線的導電層圖案61也沒有分隔開，而是在溝道區內形成了單一體。
如圖5所示，導電層圖案61的形成使得部分有源層40被暴露。如圖1A、 圖5和圖6所示，歐姆接觸層50和'設置在歐姆接觸層之下的有源層40被蝕 刻，以形成未完成的歐姆接觸層圖案51和設置在未完成的歐姆接觸層圖案 5下面的未完成的有源層圖案41。歐姆接觸層50和有源層40可經歷例如 干法蝕刻。歐姆接觸層50和有源層40被蝕刻以暴露柵極絕緣層30。
接下來，參考圖1A、圖6和圖7，在用于數據布線的光致抗蝕劑圖案112和114中，去除具有小厚度的用于數據布線的光致抗蝕劑圖案112，以
暴露導電層圖案61。例如可通過使用氧的灰化工藝去除具有小厚度的用于數 據布線的光致抗蝕劑圖案112。可以在蝕刻歐姆接觸層50和有源層40之前 去除光致抗蝕劑圖案112和114中的具有小厚度的用于數據布線的光致抗蝕 劑圖案112。在這種情況下，可以省略灰化工藝。
接下來，參考圖1A、圖7和圖8，釆用具有大厚度的用于數據布線的光 致抗蝕劑圖案114作為蝕刻掩模蝕刻溝道區的暴露的用于數據布線的導電層 圖案61。結果，形成了源電極65、漏電極66和漏電極擴展部分67,并且在 源電極65和漏電極66之間的區域內暴露未完成的歐姆接觸層圖案51 。接下 來，蝕刻未完成的歐姆接觸層圖案51的暴露部分，以進行分隔。由此，完 成了歐姆接觸層圖案55和56的制造。在未完成的歐姆接觸層圖案51被蝕 刻的區域內暴露了未完成的有源層圖案41。在這種情況下，蝕刻部分未完成 的有源層圖案41以形成有源層圖案42。
接下來，參考圖9，采用例如CVD在所得結構上層疊鈍化層70。
接下來，參考圖1A和圖10，光致抗蝕劑物質施加到鈍化層70且被構 圖以形成光致抗蝕劑圖案122和124。光致抗蝕劑圖案122和124包括第一 區域122和第二區域124。第一區域122形成于鈍化層70的設置在數據布線 62、 65和66上的部分上，但是未形成于設置在柵極布線22和24上的鈍化 層70的部分和漏電極擴展部分67上。由于掩模覆蓋了第一區域122,因而 第一區域122未暴露，而是暴露了像素區。由于采用例如狹縫掩模曝光了光 致抗蝕劑物質，因而第二區域124具有比第一區域122的厚度小的厚度。在 設置于從漏電極擴展部分67突出的有源層圖案42上的鈍化層70的部分上， 以及設置于從有源層圖案42突出的柵極絕緣層30上的鈍化層70的部分上 形成第二區域124。此外，可以在設置于存儲布線28上的鈍化層70的部分 上形成第二區域124。第二區域124與第一區域122間隔開，在所述第一區 域122和第二區域124之間的間隙中暴露設置于漏電極擴展部分67上的鈍 化層70的至少一部分。由于掩模未覆蓋第一區域和第二區域之間的間隙， 因而在曝光工藝中所述間隙被曝光。
接下來，參考圖10和11,采用光致抗蝕劑圖案122和124作為蝕刻掩 模對暴露的鈍化層70進行第一蝕刻，以形成鈍化層圖案72。采用干法蝕刻 工藝執行對鈍化層70的蝕刻。鈍化層圖案72相互間隔開以暴露設置于光致
抗蝕劑圖案122和124之下的部分漏電極擴展部分67。此外，柵極絕緣層 30可被蝕刻以形成柵極絕緣層圖案32。在第一蝕刻期間，鈍化層70的過蝕 刻可以不發生。第一蝕刻期間采用的蝕刻氣體的例子包括CF4、 SF6、 CHF3、 02、或其混合物。可以通過調整構成成分的濃度和比例來控制蝕刻速度。
接下來，參考圖11和12,執行回蝕(etch back)工藝，從而利用剝離 劑去除第二區域124。在該情況下，降低了第一區域122的厚度。接下來， 采用第一區域122作為蝕刻掩模對鈍化層圖案72進行第二蝕刻，以形成過 蝕刻鈍化層圖案74。相應地，在第一區域122內形成了底切，使得第一區域 122從過蝕刻鈍化層圖案74突出，并擴大了暴露的漏電極擴展部分67的面 積。在該情況下，在第二蝕刻過程中采用的蝕刻氣體可以與第一蝕刻氣體相 同。或者，第一和第二蝕刻氣體可以在構成成分的濃度和比率方面互不相同。 優選地，從過蝕刻鈍化層圖案74突出的第一區域122的長度為3lam或更大， 從而在如下所述的施加用于像素電極(參考圖13中的附圖標記80)的導電 物質期間形成切口 ( cut)部分。
在執行第一蝕刻和第二蝕刻之后，暴露了漏電極擴展部分67和像素區 的絕緣基板10。
接下來，參考圖ia、圖12和圖13，采用諸如濺射的沉積工藝在所得結 構的整個表面上層疊含氧化鋅的用于像素電極80的導電物質。更具體而言， 用于像素電極80的導電物質可以由含有氧化鋅以及作為添加劑的A1203、 All'3、 B203、 Ga203、 Y203、 Si02、 SiO、 Ti02、 Zr03、 Hf02和Ge02中的一 種或多種的物質構成。考慮所述物質的預期電阻和薄膜晶體管基板的電流特 性選擇所述添加劑。用于像素電極80的導電物質的例子可以包括zao。在 采用zao作為用于像素電極80的導電物質的情況下，可以在0.3到3.0Pa 范圍的沉積壓強下在25到120°C范圍的溫度下沉積ZAO至10-200nm范圍 的厚度。在具有小厚度的第一區域122上層疊ZAO的一部分，在未被第一 區域122覆蓋的結構上層疊ZAO的另一部分。在這種情況下，由于由ZAO 構成的用于像素電極80的導電物質具有差的臺階覆蓋，因而未在第一區域 122的底切區域和過蝕刻鈍化層圖案74上層疊用于像素電極80的導電物質。 也就是說，使層疊在第一區域122上的用于像素電極80的導電物質與層疊 在第一區域122以外的部分上的用于像素電極80的導電物質不相互連接， 在第一區域122的末端形成切口部分。如上所述，由于用于像素電極80的
導電物質的部分包括切口部分，因此可以提高后面的頂離工藝的效率。這源
自采用ZAO作為用于像素電極80的導電物質。下文將詳細描述ZAO的頂
離性能。
接下來，參考圖1A、 1B和13，采用頂離工藝去除第一區域122和設置 在第一區域122上的用于像素電極80的導電物質。更具體而言，在含有例 如胺或乙二醇的剝離劑通過噴淋工藝或浸漬工藝注入到上述切口部分從而 接觸光致抗蝕劑圖案122和124的第一區域122時，第一區域122被剝離劑 溶解，從而與過蝕刻鈍化層圖案74分離，且同時去除了由ZAO構成的、設 置于第一區域122上的用于像素電極80的導電物質。
就此而言，第一區域122和設置在第一區域122上的用于像素電極80 的導電物質的去除取決于第一區域122和剝離劑之間的接觸時間和接觸面 積，以及用于像素電極80的導電物質的臺階覆蓋和沉積溫度。通過上述說 明，可以理解，在不改變通過在第一區域122下的過蝕刻鈍化層圖案74形 成的第一區域122的底切部分的寬度時，取決于用于像素電極80的導電物 質的臺階覆蓋的第一區域122和設置于第一區域122上的用于像素電極80 的導電物質的去除，即頂離性能是優良的。
通常，頂離性能隨著用于像素電極80的導電物質的沉積溫度降低而改 善。自然地，當用于像素電極80的導電物質的沉積溫度低時，室的溫度降 低。但是，由于大多數沉積裝置在高溫下工作(例如約100。C)，因此難以 降低裝置的溫度。因此，需要找到一種用于像素電極80的導電物質，即使 在基本上與沉積室的工作溫度相同的溫度下執行沉積，其也提供期望水平的 頂離性能。能提供期望水平的頂離性能的用于像素電極80的導電物質可含 有氧化鋅。更具體而言，用于像素電極80的導電物質可以由含有氧化鋅以 及作為添加劑的A1203、 A1F3、 B203、 Ga203、 Y203、 Si02、 SiO、 Ti02、 Zr03、 11「02和Ge02中的一種或多種的物質構成。如上所述，用于像素電極80的 導電物質的例子包括ZAO。下文中將詳細描述包括ZAO的用于像素電極80 的導電物質的臺階覆蓋和頂離性能以及采用用于像素電極80的導電物質制 造的薄膜晶體管基板1的電流-電壓特性。
去除第一區域122和設置在第一區域122上的用于像素電極80的導電 物質，從而完成了直接形成于絕緣基板10上并與漏電極擴展部分67直接接 觸的像素電極82的制造。ZAO用作用于像素電極80的導電物質，并采用
頂離工藝替代構圖和蝕刻來形成像素電極82,以避免由于ZAO的高蝕刻速 度而可能產生的偏斜。
現在將參考圖14到17描述根據本發明第一實施例的變型的薄膜晶體管 基板的制造方法。在下文中，可能省略或簡要提供本發明中與圖1A、 1B以 及圖2到13所示的實施例相同的結構、組元和工藝的說明，說明的重點將 集中在實施例之間的差異上。圖14到圖17是示出根據本發明第二實施例的 薄膜晶體管基板的制造方法的截面圖。
除了在絕緣基板IO上形成鈍化層70之后的工藝之外，根據本發明第二 實施例的薄膜晶體管基板的制造方法與根據本發明第 一 實施例的方法相同。
參考圖14，在鈍化層70上形成光致抗蝕劑圖案的第一區域122。與第 一實施例中不同，在第二實施例中未提供第二區域(參考圖10的附圖標記 124)。由于第二實施例的光致抗蝕劑圖案的第一區域122與本發明第一實施 例的第一區域(參考圖10的附圖標記122)基本相同，因而將省略其說明。
接下來，參考圖14和15，采用第一區域122作為蝕刻掩模蝕刻暴露的 鈍化層70。結果，形成過蝕刻鈍化層圖案74'。相應地，在第一區域122內 形成底切，使得第一區域122從過蝕刻鈍化層圖案74'突出。也就是說，在 當前變型中，未執行第二蝕刻，而是執行一次蝕刻，與前面的實施例不同。 因此，蝕刻氣體的例子可包括CF4、 SF6、 CHF3、 02、及其混合物。可以通 過調整構成成分的濃度或比例來控制蝕刻速度，以獲得預期水平的過蝕刻。 通過單個蝕刻過程蝕刻有源層圖案42和漏電極66的歐姆接觸層圖案55和 56，以形成有源層圖案42'以及歐姆接觸層圖案55'和56'。相應地，漏電極擴 展部分67的末端在過蝕刻鈍化層圖案74'和歐姆接觸層56'之間的側壁上突 出。此外，柵極絕緣層30被構圖，以形成柵極絕緣層圖案32'。
接下來，參考圖15和16,突出的漏電極擴展部分67被蝕刻，以形成變 形的漏電極擴展部分67'。相應地，過蝕刻鈍化層圖案74'、變形的漏電極擴 展部分67'、歐姆接觸層圖案55'和56'以及有源層圖案42'具有傾斜的側表面。 過蝕刻鈍化層圖案74'的側表面以不同于變形的漏電極擴展部分67'的側表面 的角度傾斜，第一區域122的底切延伸到過蝕刻鈍化層圖案74'內。接下來， 采用諸如賊射的沉積工藝在所得結構的整個表面上層疊含有例如氧化鋅的 用于像素電極80的導電物質。用于像素電極80的導電物質的優選例子與前 面實施例中的那些相同。部分用于像素電極80的導電物質層疊在第一區域
122上，用于像素電極80的導電物質的另一部分層疊在未被第一區域122 覆蓋的暴露結構上。兩個部分不相互連接，而是由于用于像素電極80的導 電物質的差的臺階覆蓋而切開。
接下來，參考圖16和17,采用頂離工藝去除第一區域122和設置在第 一區域122上的用于像素電極80的導電物質。在頂離工藝期間，向上述切 口部分注入剝離劑以使第一區域122與過蝕刻鈍化層圖案74'分離，且同時 去除設置在第一區域122上的用于像素電極80的導電物質。相應地，形成 像素電極82'。如上所述，頂離性能受到用于像素電極80的導電物質的臺階 覆蓋和沉積溫度的影響。
在下文中，用作用于根據本發明第 一 實施例和第二實施例制造的薄膜晶 體管基板的像素電極80的導電物質的ZAO的頂離性能將與另一導電物質比 較，且將參考圖18到21描述根據第一實施例和第一實施例的變型制造的薄 膜晶體管基板的特性。
參考圖1A、 1B、 13、 16、 17和18，相互比較根據本發明第一實施例和 第二實施例用作用于像素電極80的導電物質的ZAO和IZO的剝離劑溶解 性。圖18示意性示出用于制造根據本發明第一實施例的薄膜晶體管基板的 用于像素電極80的導電物質的剝離劑溶解性。
采用剝離劑通過頂離工藝去除沉積在第 一 區域122上表面上的用于像素 電極80的導電物質。去除工藝期間使用的剝離劑被過濾并通過剝離劑儲拒 循環。在該情況下，用于像素電極80的導電物質以及光致抗蝕劑物質保留 在剝離劑中。因此，在循環之后再使用剝離劑時，保留在剝離劑中的用于像 素電極80的導電物質會在隨后的頂離工藝期間沉積在像素區上，從而形成 缺陷像素。為了避免形成缺陷像素，選擇用于像素電極80的導電物質的剝 離劑溶解度處于臨界水平以上。
參考圖18,在相同條件下相互比較第一實施例和第二實施例中采用的 ZA()和IZO的剝離劑溶解度。也就是說，在下面的四個測試條件下相互比 較ZAO和IZO在剝離劑中的溶解度(1 )采用普通的剝離工藝執行剝離140 秒，(2)執行普通剝離140秒，然后用于像素電極80的導電物質浸到剝離 劑中1分鐘，(3)執行普通剝離140秒，然后用于像素電極80的導電物質 浸到剝離劑中5分鐘，(4 )執行普通剝離140秒，然后用于像素電極80的 導電物質浸到剝離劑中IO分鐘。在圖18中，下部分是絕緣基板，上部分是
未被剝離劑剝除的像素電極80。如圖18所示，在四個測試條件下，ZAO在 剝離劑中的溶解度好于IZO在剝離劑中的溶解度。具體地，在測試條件(3 ) 下，由于ZAO溶解于剝離劑中，因而在采用剝離劑執行頂離工藝之后，全 部ZAO被溶解，同時剝離劑通過過濾器和剝離劑儲拒。因而，可以避免ZAO 在接下來的頂離過程中沉積在像素區上而導致的缺陷像素的形成。此外，由 于不必頻繁更換過濾器，因而降低了制造成本。
參考圖1A、 1B、 13、 16、 17、 19和20，比較在第一實施例和第二實施 例中采用的用于像素電極80的導電物質的臺階覆蓋和頂離性能。圖19示意 性示出用于制造根據本發明第 一 實施例的薄膜晶體管基板的用于像素電極 的導電物質的臺階覆蓋。圖20示意性示出用于制造根據本發明第一實施例 的薄膜晶體管基板的用于像素電極80的導電物質的頂離性能。
在第一區域122上沉積用于像素電極80的導電物質。在常溫下沉積IZO， 在100。C沉積ZAO。接下來，采用掃描電子顯微鏡(SEM)觀察其上沉積了 用于像素電極80的導電物質的表面，圖19示出了所觀察到的表面的平面圖 和截面圖。從圖19可以看出，IZO和ZAO的沉積特性的差異在平面圖中不 顯著。但是，在截面圖中，由箭頭標示的具有亮色的IZO的臺階覆蓋好于 ZA()的臺階覆蓋。 一般而言，已知低溫沉積情況下的臺階覆蓋差于高溫沉 積情況。可以看出，由于IZO在低溫下沉積，因而ZAO的臺階覆蓋差于IZO 的臺階覆蓋。如上所述，在臺階覆蓋良好的情況下，頂離性能下降。
圖20示出在上述條件下沉積的兩種用于像素電極80的導電物質的頂離 性能。在剝離時間為(1)30秒、(2)60秒、(3) 50秒+50秒的情況下，相 互比較IZO和ZAO的頂離性能。在圖20中，相關于用于像素電極80的每 種導電物質，左列示出絕緣基板10的中央，右列示出保留在絕緣基板10邊 緣的光致抗蝕劑圖案的第一區域122和用于像素電極80的導電物質。斑點 (spot)或線表示未被去除而保留在絕緣基板10上的光致抗蝕劑圖案的第一 區域122和用于像素電極80的導電物質。在上述條件下，圖20顯示ZAO 的頂離性能好于IZO。 一般而言，已知與高溫沉積的情況相比，在用于像素 電極80的導電物質的低溫沉積的情況下臺階覆蓋差且頂離性能好。相應地， 可以看出，ZAO的頂離性能好于IZO。此外，由于在約100。C沉積ZAO，因 而可以執行ZAO的沉積而不降低室的溫度。因此，可以避免由于調整室的 溫度導致的延遲以及相關成本。在下文中，將參考圖21描述采用根據第一實施例和第二實施例的方法 制造的薄膜晶體管基板的電流-電壓特性。圖21示意性示出采用根據本發 明第一實施例的薄膜晶體管基板制造方法制造的薄膜晶體管基板的性能特性。
參考圖21，在包括ZAO作為用于像素電極(圖13和16中的附圖標記 80)的導電物質的薄膜晶體管基板(參考圖IB的附圖標記1 )和包括IZO 作為用于像素電極的導電物質的薄膜晶體管基板的電流-電壓特性方面存 在不顯著的差異。可以看出，與其中采用IZO形成像素電極的薄膜晶體管基 板相比，其中采用ZAO形成像素電極(參考圖1B中的附圖標記82和圖17 中的附圖標記82，)的薄膜晶體管基板具有低的價格和好的頂離性能，盡管 他們具有相似的屬性。
將參考圖22A和22B描述根據本發明第三實施例的薄膜晶體管基板。 圖22A是本發明第三實施例的薄膜晶體管基板的布局圖。圖22B是沿圖22A 的B-B'線得到的薄膜晶體管基板的截面圖。
為了便于描述，采用相同的附圖標記表示與前面實施例的附圖中所示的 部件具有相同功能的部件，并且將省略或縮減對其的說明。如圖22A和圖 22B所示，除了根據本實施例的薄膜晶體管基板l"的有源層圖案42"、數據 布線62"、 65"、 66"和67"以及過蝕刻鈍化層圖案74"的結構或位置與前面的 實施例不同之外，根據本實施例的薄膜晶體管基板具有與根據本發明的前面 的實施例的薄膜晶體管基板1相同的結構。
在根據本實施例的薄膜晶體管基板中，有源層圖案42"和設置在有源層 圖案上的歐姆接觸層圖案55"和56"形成為"島"。也就是說，根據本實施例 的有源層圖案42"和設置在有源層圖案上的歐姆接觸層圖案55"和56"可以與 柵電極24交疊。相應地，有源層圖案42"和設置在有源層圖案上的歐姆接觸 層圖案55"和56"可以不形成在數據線62"下面。
源電極65"和漏電極66"相互間隔開，因此他們不覆蓋歐姆接觸層圖案 55"和56"的一部分。源電極和漏電極形成在歐姆接觸層圖案55"和56"以及柵 極絕緣層圖案32上，從而源電極和漏電極不交疊整個歐姆接觸層圖案55" 和56",而交疊部分歐姆接觸層圖案。同時，在柵極絕緣層圖案32"上形成漏 電極擴展部分67"。
部分過蝕刻鈍化層圖案74"形成于除了漏電極擴展部分67"之外的數據
布線62"、 65"和66"上，另一部分過蝕刻鈍化層圖案74"形成于柵極絕緣層圖 案32"上。
像素電極82"可以直接形成于像素區中在絕緣基板10上，并覆蓋形成于 柵極絕緣層圖案32上的過蝕刻鈍化層圖案74"和漏電極擴展部分67"的上部。 根據本實施例的像素電極82"含有氧化鋅，像素電極的例子與前面實施例中
的那些相同。
在下文中，將參考圖23到29、圖22A和22B詳細描述根據本發明第三 實施例的薄膜晶體管基板的制造方法。在本實施例中，將省略或縮減對與第 一實施例和第二實施例中基本相同的元件的說明，說明重點將集中在實施例 之間的差異上。圖23到29是示出根據本發明第三實施例的薄膜晶體管基板 的制造方法的步驟的截面圖。
參考圖22A、 22B和23,在絕緣基板10上形成包括柵極線22和柵電極 24的柵極布線22和24以及存儲布線28。接下來，采用例如化學氣相沉積 工藝，在所得結構上順序沉積由氮化硅構成的柵極絕緣層30、本征非晶硅層、 以及摻雜非晶硅層分別至150-500nm、 50-200nm、以及30-60nm的厚度。本 征非晶硅層和摻雜非晶硅層經歷光刻工藝以在設置于柵電極24上部上的柵 極絕緣層30上形成島狀有源層圖案42"和未完成的歐姆接觸層圖案51"。根 據本實施例的有源層圖案42"不從數據布線62"、 65"、 66"和67"突出。因此， 確保了穩定性。
接下來，參考圖22A、 23和24，采用濺射在所得結構上形成數據布線 62"、 65"、 66"和67"。數據布線62"、 65"、 66"和67"包括垂直于柵極線22延 伸的數據線62"、連接至數據線62"并延伸至柵電極24上部的源電極65"、 與源電極65"分隔開且從源電極65"跨越柵電極24定位的漏電極66"、以及 從漏電極66"延伸以交疊存儲布線28且具有大面積的漏電極擴展部分67"。
接下來，未被數據布線62"、 65"、 66"和67"覆蓋的未完成的歐姆接觸層 51"被蝕刻以形成歐姆接觸層圖案55"和56"，并暴露歐姆接觸層圖案55"和 56"之間的有源層圖案42"。就此而言，優選執行氧等離子體工藝以穩定有源 層圖案42"的暴露表面。
接下來，參考圖24和25，在所得結構上形成鈍化層70"。
接下來，參考圖25和26，光致抗蝕劑物質施加在鈍化層70"上并被構 圖以形成光致抗蝕劑圖案122和124。光致抗蝕劑圖案122和124包括第一
區域122和與第一區域122間隔開的第二區域124。第二區域124比第一區 域122薄。第一和第二區域122和124的位置和形成方法與前面實施例中的
那些相同。
接下來，參考圖26和27，暴露的鈍化層70"利用光致抗蝕劑圖案122 和124作為獨刻掩模經歷第一蝕刻以形成鈍化層圖案72"。用來形成鈍化層 圖案72"的蝕刻氣體的類型和鈍化層圖案72"的位置與前面實施例中的那些 相同，且不發生鈍化層圖案72"的過蝕刻。
接下來，參考圖27和28,執行回蝕工藝從而利用剝離劑去除第二區域 124，由此降低第一區域122的厚度。鈍化層圖案72"利用具有降低的厚度的 第一區域122作為蝕刻掩模經歷第二蝕刻，從而形成過蝕刻鈍化層圖案74"。 相應地，在第 一 區域122中形成底切，從而第 一 區域122從過蝕刻鈍化層圖 案74"突出。此外，提高了漏電極擴展部分67"的暴露面積。控制蝕刻氣體的 成分，從而能夠形成過蝕刻鈍化層圖案74"。但是，由于源電極55"、漏電極 56"和漏電極擴展部分67"覆蓋有源層圖案42"以及歐姆接觸層圖案55"和56"， 因此在本實施例的第 一和第二蝕刻工藝期間有源層圖案42"以及歐姆接觸層 圖案55"和56"未被蝕刻，與本發明的第 一實施例不同。
接下來，參考圖1A、 28和29,采用諸如濺射工藝的沉積工藝在所得結 構上層疊用于像素電極80的導電物質。在這種情況下，沉淀條件與前面實 施例中相同。此外，與前面的實施例類似，由于所采用的用于^^素電極80 的導電物質具有差的臺階覆蓋，因而在第一區域122的底切部分和過蝕刻鈍 化層圖案74"上不層疊用于像素電極80的導電物質，而形成切口部分。
接下來，參考圖22A、 22B和29，采用頂離工藝去除第一區域122和設 置在第 一 區域122上的用于像素電極80的導電物質，以形成像素電極82"。 剝離劑注入到其中形成用于像素電極80的導電物質的層的切口部分內，從 而使第一區域122與過蝕刻鈍化層圖案74"分隔開，并去除設置在第一區域 上的用于像素電極80的導電物質，與前面的實施例類似。
將參考圖30到33描述根據本發明第三實施例的變型的薄膜晶體管基板 的制造方法。在下文中，將省略或縮減對與圖22到29的實施例中基本相同 的結構、組元和工藝的說明，說明重點將集中在實施例之間的差異上。圖30 到33是示出根據本發明第四實施例的薄膜晶體管基板的制造方法的截面圖。
除了在絕緣基板10上形成的鈍化層70"之后的工藝之外，根據本發明第
四實施例的薄膜晶體管基板的制造方法與根據本發明第三實施例的方法相同。
參考圖30,在鈍化層70"上形成光致抗蝕劑圖案的第一區域122。與第 三實施例不同，在第四實施例中沒有第二區域(參考圖26中的附圖標記 124)。
接下來，參考圖30和31，采用第一區域122作為蝕刻掩模，暴露的鈍 化層70"經歷蝕刻一次。結果，形成過蝕刻鈍化層圖案74'"。相應地，在第 一區域122中形成底切，從而第一區域122從過蝕刻鈍化層圖案74"'突出。 也就是說，在第四實施例中，只有一個蝕刻步驟。相應地，控制蝕刻氣體的 成分，以獲得預期水平的過蝕刻。在蝕刻工藝期間，漏電極擴展部分67"的 末端從過蝕刻鈍化層圖案74'"突出。此外，在蝕刻期間，柵極絕緣層30被構 圖以形成柵極絕緣層圖案32'。同時，由于源電極55"、漏電極56"和漏電極 擴展部分67"覆蓋有源層圖案42"以及歐姆接觸層圖案55"和56",因此在蝕 刻工藝期間有源層圖案42"以及歐姆接觸層圖案55"和56"不被蝕刻，與本發 明第一實施例中不同。
接下來，參考圖31和32，采用諸如濺射的沉積工藝在所得結構的整個 表面上層疊用于像素電極80的導電物質。與第三實施例類似，用于像素電 極80的導電物質含有氧化鋅，用于像素電極的導電物質的優選實例與第三 實施例中的那些相同。部分用于像素電極80的導電物質層疊在第一區域122 上，另一部分用于像素電極80的導電物質層疊在未被第一區域122覆蓋的 暴露結構上。與第三實施例類似，兩部分不相互連接，而是由于用于像素電 極80的導電物質的差的臺階覆蓋而切斷。
接下來，參考圖32和33，采用頂離工藝去除第一區域122和設置在第 一區域122上的用于像素電極80的導電物質。于是，形成了像素電極82'"。 頂離工藝和頂離性能與第三實施例中的那些相同。
如上所述，根據本發明的實施例和變型的薄膜晶體管基板以及薄膜晶體 管基板的制造方法具有一種或多種下述優點。
第一，由于提供了包括價格低廉的氧化鋅的像素電極，因而可以降低薄 膜晶體管基板的制造成本。
第二，由于在包括氧化鋅的用于像素電極的導電物質的剝除來應用頂離 工藝，因而可容易地形成薄膜晶體管基板。
第三，由于含有氧化鋅的用于像素電極的導電物質容易地溶解在剝離劑 中，因而可在再利用剝離劑時提高過濾器的壽命，并防止用于像素電極的導 電物質附著至像素區處缺陷像素的形成。
盡管結合本發明的示范性實施例描述了本發明，但是對于本領域技術人 員而言，顯然可以在不背離本發明的范圍和精神的情況下對其做出各種修改 和變化。因此，應當理解，無論如何，上述實施例都不是限制性的，而是示 例性的。
權利要求
1.一種薄膜晶體管基板，包括柵極布線，形成于絕緣基板上且包括柵電極；數據布線，形成于所述柵極布線上且包括源電極和漏電極；鈍化層圖案，形成于所述數據布線上，除了部分所述漏電極和像素區上之外；以及像素電極，電連接到所述漏電極且包括氧化鋅。
2. 根據權利要求1所述的薄膜晶體管基板，其中所述像素電極包括 A1203、 A1F3、 B203、 Ga203、 Y203、 Si02、 SiO、 Ti02、 Zr03、 HfO^。Ge02 中的 一種或多種作為添加劑。
3. 根據權利要求1所述的薄膜晶體管基板，其中所述像素電極包括摻 鋁的氧化鋅ZAO。
4. 根據權利要求1所述的薄膜晶體管基板，還包括 柵極絕緣層圖案，形成于所述柵極布線上，除了所述像素區上之外。
5. 根據權利要求4所述的薄膜晶體管基板，其中所述像素電極接觸所 述像素區中的所述絕緣基板。
6. 根據權利要求1所述的薄膜晶體管基板，還包括 有源層圖案，設置于所述柵極布線和所述數據布線之間， 其中所述有源層圖案覆蓋整個所述數據布線。
7. 根據權利要求1所述的薄膜晶體管基板，還包括 有源層圖案，設置于所述柵極布線和所述數據布線之間， 其中所述有源層圖案是形成于所述柵電極上的島。
8. —種薄膜晶體管基板，包括 柵極布線，形成于絕緣基板上且包括柵電極； 數據布線，形成于所述柵極布線上且包括源電極和漏電極； 鈍化層圖案，形成于所述數據布線上，除了部分所述漏電極和像素區上之外；以及像素電極，電連接到所述漏電極，接觸所述絕緣基板，且包括氧化鋅。
9. 一種制造薄膜晶體管基板的方法，所述方法包括 在絕緣基板上形成包括柵電極的柵極布線；在所述柵極布線上形成包括源電極和漏電極的數據布線； 在除了部分所述漏電極和像素區之外的所述數據布線上形成鈍化層圖案；以及形成電連接至所述漏電極且包括氧化鋅的像素電極。
10. 根據權利要求9所述的方法，其中所述鈍化層圖案的形成包括 在所述柵極布線和所述數據布線上形成鈍化層；在所述鈍化層上形成光致抗蝕劑圖案以從所述漏電極和所述像素區去 除所述鈍化層；以及采用所述光致抗蝕劑圖案作為蝕刻掩模過蝕刻所述鈍化層。
11. 根據權利要求IO所述的方法，其中 所述光致抗蝕劑圖案包括第 一 區域和第二區域；所述第一區域形成在所述柵極布線和所述數據布線上，除了部分所述漏 電極之外；以及所述第二區域形成在所述漏電極的末端和所述像素區之間，所述第二區 域比所述第一區域薄。
12. 根據權利要求11所述的方法，其中所述鈍化層的過蝕刻包括 采用所述光致抗蝕劑圖案作為蝕刻掩模進行所述鈍化層的第一蝕刻； 剝除所述第二區域；以及進行所述鈍化層的第二蝕刻，使得底切形成在所述第一區域之下的所述 鈍化層中。
13. 根據權利要求10所述的方法，其中所述光致抗蝕劑圖案形成在所 述柵極布線和所述數據布線上，除了部分所述漏電極之外。
14. 根據權利要求12所述的方法，其中所述鈍化層的過蝕刻包括 采用所述光致抗蝕劑圖案作為蝕刻掩模蝕刻所述鈍化層，從而在所述鈍化層中形成底切。
15. 根據權利要求IO所述的方法，其中所述像素電極的形成包括 施加用于所述像素電極的導電物質到所述絕緣基板的整個表面，包括形成所述光致抗蝕劑圖案處；以及通過去除所述光致抗蝕劑圖案進行形成于所述光致抗蝕劑圖案上的用 于所述像素電極的導電物質的頂離工藝，以形成所述像素電極。
16. 根據權利要求15所述的方法，其中進行用于所述像素電極的導電物質的頂離工藝包括線去除所述光致抗蝕劑圖案，從而從除了部分所述漏電極之外的所述柵極布 線和所述數據布線去除用于所述像素電極的導電物質。
17. 根據權利要求16所述的方法，其中在執行所述頂離工藝之后用于 所述像素電極的導電物質保留在所述剝離劑中，且在進行所述頂離工藝之后 所述剝離劑在被過濾且通過剝離劑儲拒再循環之后被再使用，且在再循環期 間保留在所述剝離劑中的用于所述像素電極的導電物質溶解在所述剝離劑中。
18. 根據權利要求15所述的方法，其中用于所述像素電極的導電物質 包括八1203、 A1F3、 B203、 Ga203、 Y203、 Si02、 SiO、 Ti02、 Zr03、 H幻2和 Ge()2中的 一種或多種作為添加劑。
19. 根據權利要求15所述的方法，其中用于所述像素電極的導電物質 包括摻鋁的氧化鋅ZAO。
20. 根據權利要求9所述的方法，還包括在形成所述柵極布線之后，在所述柵極布線上形成柵極絕緣層， 其中所述鈍化層圖案的形成包括蝕刻所述柵極絕緣層以形成柵極絕緣 層圖案。
21. 根據權利要求20所述的方法，其中所述像素電極接觸所述像素區 中的所述絕緣基板。
22. 根據權利要求9所述的方法，還包括 在形成所述數據布線之前，在所述柵極布線上形成有源層， 其中所述鈍化層圖案的形成包括蝕刻所述有源層以形成有源層圖案。
23. 根據權利要求9所述的方法，其中采用相同的掩模形成所述有源層 圖案和所述數據布線。
全文摘要
本發明提供一種具有降低的制造成本和缺陷率的薄膜晶體管基板。所述薄膜晶體管基板包括柵極布線，形成于絕緣基板上且包括柵電極；數據布線，形成于所述柵極布線上且包括源電極和漏電極；鈍化層圖案，形成于除了所述漏電極和像素區之外的部分所述數據布線上；以及電連接到所述漏電極的像素電極。所述像素電極包括氧化鋅。
文檔編號H01L27/12GK101188242SQ20071019282
公開日2008年5月28日 申請日期2007年11月20日 優先權日2006年11月20日
發明者樸弘植, 李炳珍, 洪瑄英, 申原碩, 鄭鐘鉉, 金俸均 申請人:三星電子株式會社