集成電路結(jié)構(gòu)的制作方法

專利名稱：集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)，特別涉及一種電熔絲及其制造方法。
技術(shù)背景在半導(dǎo)體工業(yè)中，熔絲元件可根據(jù)多種用途而廣泛地被使用于集成電路中，例如，改善產(chǎn)量或定制通用集成電路(generic integrated circuits)等。舉例 來說，通過以復(fù)制或備份電路(duplicate or redundant circuits)來取代一芯片上 的缺陷電'路，產(chǎn)量即可大幅增加。以激光束所分開的熔絲可被稱為激光熔絲， 而通過一電流或燒斷所分開的熔絲則可被稱為電熔絲(e-Fuse)。通過選擇性地 燒斷位于一集成電路(可具有多種潛在用途)內(nèi)的熔絲， 一通用集成電路設(shè)計 即可以經(jīng)濟的方式被制造及適用于多種客戶用途。傳統(tǒng)上，熔絲是合并于集成電路設(shè)計中。舉例來說，通過足夠大小的一 電流來引起電致遷移(electro-migmtion)或熔化，熔絲即可選擇性地被燒斷， 因而會產(chǎn)生一高電阻路徑或斷路(open circuit)。比用來完全燒斷一熔絲的電 流還弱的一電流能被施加于該熔絲，以使該熔絲退化，因而可通過該熔絲增 加一電阻。此選擇性地?zé)龜嗷蚴谷劢z退化的過程通常是被稱為編制程序 (programming)。圖1為顯示一公知電熔絲的立體示意圖，其包括一金屬線(或也可稱為熔 絲元件)2及兩個接觸墊4，熔絲元件2連接于兩個接觸墊4。接觸墊4的寬 度遠大于熔絲元件2的寬度。熔絲元件2及接觸墊4成形于多個金屬化層之 一中。每一個接觸墊4可以通過多個通路(未顯示)而連接于位于上方的金屬 化層中的金屬線。多個通路的總截面積與接觸墊4的截面積實質(zhì)上大于熔絲 元件2的截面積。因此，當(dāng)施加一燒斷電流時，熔絲元件2所具有的電流密 度會比通路與接觸墊4所具有的電流密度大，故熔絲元件2會被燒斷。為了以可靠的方式燒斷熔絲，熔絲元件2最好具有一較小的截面積，如 此一來，其個別電流密度即會較高(焦耳效應(yīng))。熔絲元件2的截面積可通過降低寬度W及/或厚度T而被減小。就目前來說，電熔絲的寬度W已小至約0.1//m或更小，并因而僅具有一小空間來做進一步改善。在另一方面，由于 熔絲元件2及接觸墊4成形于多個金屬化層之一中，厚度T是等于個別金屬 化層的厚度。因此，厚度T無法被定制去滿足電熔絲的需求，而此會對燒斷 電流的減小造成限制。發(fā)明內(nèi)容本發(fā)明基本上采用如下所詳述的特征以為了要解決上述的問題。本發(fā)明的一實施例提供一種集成電路結(jié)構(gòu)，包括 一半導(dǎo)體底材； 一介 電層，成形于該半導(dǎo)體底材上； 一金屬熔絲，成形于該介電層中； 一無功能 樣品(dummy)圖案，鄰接于該金屬熔絲；以及一金屬線，成形于該介電層 中，其中，該金屬熔絲的厚度小于該金屬線的厚度。本發(fā)明的另一實施例提供一種集成電路結(jié)構(gòu)，包括 一介電層； 一金屬 熔絲，成形于該介電層中，并且具有一金屬熔絲元件及一接觸墊，其中，該 接觸墊連接于該金屬熔絲元件； 一無功能樣品圖案，鄰接于該金屬熔絲元件； 以及一局部熔絲區(qū)域，具有該金屬熔絲元件、該無功能樣品圖案及該接觸墊， 其中，該局部熔絲區(qū)域具有大于百分之七十五的一圖案密度，以及該局部熔 絲區(qū)域的面積大于1.2/zm2。本發(fā)明的另一實施例提供一種集成電路結(jié)構(gòu)，包括 一介電層； 一金屬 熔絲，成形于該介電層中，并且具有一金屬熔絲元件及兩個接觸墊，其中， 每一接觸墊連接于該金屬熔絲元件的一端； 一局部熔絲區(qū)域，由這些接觸墊的延伸外緣所定義，其中，該局部熔絲區(qū)域具有未被該金屬熔絲元件及這些 接觸墊所填充的多個空間；以及多個無功能樣品圖案，成形于該介電層中， 并且填充于所有這些空間中，其中，這些無功能樣品圖案間隔于該金屬熔絲 元件及這些接觸墊。為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施 例并配合所附附圖做詳細說明。


圖1為顯示一公知電熔絲的立體示意圖，其中， 一熔絲元件成形于兩個接觸墊之間；圖2至圖6為顯示本發(fā)明的一實施例的制造過程中的中間階段的俯視及 剖面示意圖；以及圖7A至圖8C為顯示本發(fā)明的其它實施例。 其中，附圖標記說明如下 2 金屬線(熔絲元件) 4 接觸墊20 基準層24、 26 開口34 局部熔絲區(qū)域40~金屬熔絲40廣接觸墊44 無功能樣品圖案D 距離T、 Tl 厚度22、 54~介電層28 無功能樣品開口36 導(dǎo)體材料41、 52~金屬線402 熔絲元件50 通路Ll、 L2 長度W、 Wl、 W2 寬度具體實施方式
現(xiàn)配合

本發(fā)明的優(yōu)選實施例。圖2繪示一起始結(jié)構(gòu)，其包括一基準層20及一位于上方的介電層22。 基準層20可包括一半導(dǎo)體底材(未顯示)。其它層(例如， 一接觸蝕刻停止層、 一內(nèi)層介電層及一內(nèi)金屬介電層等)也可被包含于基準層20中。半導(dǎo)體底材 可以是一單晶體或一復(fù)合半導(dǎo)體底材。主動裝置(未顯示，例如，晶體管)可 成形于半導(dǎo)體底材上。在一實施例中，備份電路成形于半導(dǎo)體底材上并且連 接于后續(xù)成形的金屬熔絲。在一優(yōu)選實施例中，介電層22是一內(nèi)金屬介電層，并且其因而具有一 低介電常數(shù)(k值)，例如低于3.0的k值。在整個發(fā)明敘述中，介電層22可 選擇性地被稱為低k值介電層22。低k值介電層22可包含一般常用的材料， 例如，含碳介電材料。低k值介電層22還可進一步包含氮、氫、氧及其結(jié) 合物等。多孔性材料是優(yōu)選地被采用來降低低k值介電層22的k值。優(yōu)選 地，介電層22為用來形成金屬化層一(M1)的相同介電層。即使介電層22可 以是位于M1上的金屬化層，但其仍是最低的金屬化層。相比于位在上方的金屬化層中的導(dǎo)電構(gòu)造，Ml中的導(dǎo)電構(gòu)造可具有較小的尺寸。因此，成形于M1中的金屬熔絲可具有較小的截面積。圖3A為位于低k值介電層22中的開口形成的俯視示意圖。在優(yōu)選的實 施例中，開口 24用來形成一金屬熔絲的接觸墊，以及開口 26連接于開口 24。 開口26用來形成一金屬熔絲元件，并且其優(yōu)選地具有一小寬度W1。在一示 范的實施例中，寬度Wl約小于0.1^m，而其優(yōu)選地約小于0.07/zm。開口 26的長度L1優(yōu)選地介于約0.2/zm至約5#m。長度Ll對于寬度Wl的比 值介于約2與50之間。上述的尺寸可以根據(jù)集成電路的尺寸而降低。為了要在不引起損壞的情形下承受燒斷電流，金屬熔絲的接觸墊的寬度 最好是實質(zhì)大于金屬熔絲元件的寬度。如上所述，開口24具有大于約l/zm 的寬度W2。無功能樣品開口 28被形成來鄰接于開口 24及26。在優(yōu)選的實 施例中，無功能樣品開口 28與鄰近的開口 24及26之間的距離D小于約 0,1 //m。圖3B為顯示于圖3A中的實施例的剖面示意圖，其中，此剖面示意圖是 根據(jù)平面剖面線3B-3B所為。 一導(dǎo)體材料36被填充于開口 24、 26及無功能 樣品開口28中，如圖4所示。導(dǎo)體材料36優(yōu)選地包括有銅或銅合金，盡管 其也可包括其它材料，例如，鋁、鎢、銀等。如同一般的公知技術(shù)，開口 24、 26及無功能樣品開口 28的填充優(yōu)選地包括在開口中形成一擴散阻障層(not shown)、利用無電電鍍方式在擴散阻障層上形成一種晶層、以及利用電鍍方 式填充開口。在所產(chǎn)生的結(jié)構(gòu)中，導(dǎo)體材料36的上表面高于介電層22的上 表面。請參閱圖5A，過多的導(dǎo)體材料可通過一化學(xué)機械研磨(CMP)工藝被移 除。剩余的導(dǎo)體材料會形成金屬熔絲40，其包括位于開口 24中的接觸墊40, 以及位于開口 26中的熔絲元件402。無功能樣品圖案44會成形于無功能樣 品開口28中。如同一般的公知技術(shù)，在用來研磨導(dǎo)體材料36的化學(xué)機械研 磨工藝中，由于研漿中的化學(xué)藥劑選擇，被化學(xué)藥劑所選擇性襲擊的金屬構(gòu) 造比起其它介電材料會更可能被移除。因此，具有被選擇性襲擊的材料的高 局部密度的區(qū)域會被研磨較多。由于在熔絲區(qū)域中的高局部圖案密度，故一 盤凹效應(yīng)會發(fā)生，以及金屬熔絲40與無功能樣品圖案44的上表面會從低k 值介電層22的上表面凹入。圖5B為顯示根據(jù)圖5A的結(jié)構(gòu)的剖面示意圖。由于盤凹效應(yīng)之故，熔絲元件402的厚度Tl會減少至小于位在相同金屬化層 中的其它金屬構(gòu)造(例如，并未鄰接金屬熔絲40的金屬線41)的厚度T。在一 示范的實施例中，厚度T1約小于厚度T的百分之十五。厚度T1的減小會導(dǎo) 致熔絲元件402的截面積減小，以及燒斷熔絲元件402所需的電流會因此而 減小。金屬熔絲40及無功能樣品圖案44是同時與導(dǎo)體線及墊一起成形于相同 的金屬化層中。在前面所討論的實施例中，金屬熔絲40、無功能樣品圖案 44及金屬線41是利用單一波紋工藝(damasceneprocess)被成形。由于導(dǎo)體線 及墊會具有位于下方的通路，故雙波紋工藝也可以被采用。在隨后的工藝步驟中，如圖6所示，通路50被成形來將接觸墊40i連接 于位于上方的金屬線52。如同一般的公知技術(shù)，通路50及接觸墊40!優(yōu)選 地是成形于具有低k值的介電層54中。如上所述，為了對金屬熔絲40造成盤凹效應(yīng)，局部熔絲區(qū)域的圖案密 度最好是高一點。在優(yōu)選的實施例中， 一局部熔絲區(qū)域被定義為包括金屬熔 絲元件及接觸墊的一區(qū)域以及被接觸墊的延伸外緣所定義的空間。 一局部熔 絲區(qū)域的局部圖案密度仍是位在局部熔絲區(qū)域中的所有金屬構(gòu)造的總面積 對局部熔絲區(qū)域的面積的比值。如圖5A所示， 一示范的局部熔絲區(qū)域34被 顯示為由開口 24及28的外邊界所定義的一矩形區(qū)域。局部熔絲區(qū)域可進一 步包括更多的圍繞區(qū)域。在局部熔絲區(qū)域內(nèi)，金屬構(gòu)造的圖案密度優(yōu)選地是 約大于百分之七十五，更佳地是約大于百分之九十，甚至更佳地是約大于百 分之九十五。無功能樣品圖案優(yōu)選地是填充于局部熔絲區(qū)域中的未使用區(qū)域 中。優(yōu)選地，局部熔絲區(qū)域具有一規(guī)律的形狀，例如，矩形、方形及圓形等。 在圖5A中，在局部熔絲區(qū)域34中的局部圖案密度被計算成金屬熔絲區(qū)域 40與無功能樣品圖案44的總面積被除以局部熔絲區(qū)域34(具有一矩形形狀) 的面積。熟悉此技術(shù)領(lǐng)域的技術(shù)人員當(dāng)可了解盤凹效應(yīng)不只是關(guān)聯(lián)于局部密度， 而且其也關(guān)聯(lián)于局部熔絲區(qū)域的面積。傳統(tǒng)上， 一較大的局部熔絲區(qū)域(具有 高圖案密度)會造成較大的盤凹效應(yīng)。在一示范的實施例中，局部熔絲區(qū)域具 有大于約1//mxl.2gm的面積。在其它實施例中，假設(shè)目前技術(shù)可允許形成 集成電路的一金屬線的最小寬度是WM，則局部熔絲區(qū)域優(yōu)選地具有大于約810倍皿2的面積，其中，m^是金屬化層中的金屬構(gòu)造的最小單位面積。為了增加局部圖案密度，無功能樣品圖案優(yōu)選地被成形來填充于局部熔 絲區(qū)域內(nèi)的空間中。無功能樣品圖案優(yōu)選地是位于靠近金屬熔絲處，如此一來，只有小空間會在無功能樣品圖案與金屬熔絲之間被留下。如圖5A所示， 在一第一示范的實施例中，在無功能樣品圖案44與金屬熔絲40之間的距離 D優(yōu)選地是目前技術(shù)可允許形成集成電路的最小距離。舉例來說，在65nm 工藝技術(shù)中，距離D約是0.1/zm。另一種用來增加局部熔絲區(qū)域中的圖案密度的方法是增加無功能樣品 圖案的面積。在一示范的實施例中，鄰接金屬熔絲40的所有無功能樣品區(qū) 域的總面積大于約金屬熔絲40的面積的百分之十。此外，還有很多可用來 增加無功能樣品圖案的面積的實施例。圖7A至圖7C為金屬熔絲與無功能樣 品圖案的示范實施例。如圖7A所示，每一個無功能樣品圖案44僅連接于每 一個接觸墊4(h。由于燒斷電流不會流過無功能樣品圖案44，故所需的燒斷電流不會增加。然而，圖案密度會增加。金屬熔絲可以具有不同的形狀及尺寸。在圖7B中，接觸墊40i在鄰接熔絲元件402的區(qū)域處具有減小的寬度。如上所述，為了要維持高局部圖案密 度，無功能樣品圖案44的形狀被改變來配合金屬熔絲40的輪廓。圖7C顯 示另一個實施例，其中，無功能樣品圖案44進一步地從接觸墊4(^之間的空 間向外延伸。此實施例的好處在于，如果由金屬熔絲40的外緣所定義的區(qū) 域很小的話，無功能樣品圖案44的尺寸就可以被增加去擴大局部熔絲區(qū)域。 在此情形下，鄰接金屬熔絲40的無功能樣品圖案44的總面積對于金屬熔絲 40的面積的比例可以大于0.1或甚至大于0.2。圖8A、圖8B及圖8C顯示本發(fā)明的其它實施例，其中，金屬熔絲40 的尺寸已被增加來滿足擴大局部熔絲區(qū)域及增加局部熔絲區(qū)域中的圖案密 度的需求。在圖8A中，接觸墊4(^的寬度W2被增加，因而使得局部熔絲區(qū) 域被擴大，以及無功能樣品圖案44也隨之被擴大。在另一方面，熔絲元件 402的寬度Wl并未增加。在一示范的實施例中，寬度W2對于寬度W1的比 值約大于10。在圖8B中，在不降低圖案密度的情形下，金屬熔絲40的長 度L2被增加去擴大局部熔絲區(qū)域，而熔絲元件402的長度L1并未增加。在 一示范的實施例中，長度L2對于長度L1的比值約大于1.2。在圖8C中，熔絲元件402的長度L1是被增加了。在一示范的實施例中，長度L1對于寬度 Wl的比值約大于2。同樣地，在圖8A、圖8B及圖8C中，無功能樣品圖案 44被成形來增加圖案密度。雖然本發(fā)明已以優(yōu)選實施例揭示于上，然而其并非用以限定本發(fā)明，任 何熟悉本領(lǐng)域普通技術(shù)的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可 作些許的變動與潤飾，因此本發(fā)明的保護范圍當(dāng)視后附的權(quán)利要求書為準。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括一半導(dǎo)體底材；一介電層，其成形于該半導(dǎo)體底材上；一金屬熔絲，其成形于該介電層中；一無功能樣品圖案，其鄰接于該金屬熔絲；以及一金屬線，其成形于該介電層中，其中，該金屬熔絲的厚度小于該金屬線的厚度。
2. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征是，該金屬熔絲的厚度小 于該金屬線厚度的百分之十五。
3. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征是，包括該金屬熔絲的一 局部熔絲區(qū)域具有大于百分之七十五的一局部圖案密度。
4. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征是，該金屬熔絲的延伸外 緣形成一局部熔絲區(qū)域，以及該局部熔絲區(qū)域中的剩余空間完全以無功能樣 品圖案填充。
5. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征是，該無功能樣品圖案的 總面積大于該金屬熔絲面積的百分之十。
6. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征是，位于該無功能樣品圖 案與該金屬熔絲間的一距離小于0.1 //m。
7. —種集成電路結(jié)構(gòu)，包括 一介電層；一金屬熔絲，其成形于該介電層中，并且具有一金屬熔絲元件及一接觸墊，其中，該接觸墊連接于該金屬熔絲元件；一無功能樣品圖案，其鄰接于該金屬熔絲元件；以及 一局部熔絲區(qū)域，其具有該金屬熔絲元件、該無功能樣品圖案及該接觸墊，其中，該局部熔絲區(qū)域具有大于百分之七十五的一圖案密度，以及該局部熔絲區(qū)域的面積大于1.2 ^m2。
8. 如權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征是，該局部熔絲區(qū)域與該 介電層中的金屬構(gòu)造的最小單位面積的比例大于10。
9. 如權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征是，未被該金屬熔絲所填充的該局部熔絲區(qū)域中的空間完全以該無功能樣品圖案填充。
10. 如權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征是，該金屬熔絲還包括一 附加接觸墊，該附加接觸墊連接于該金屬熔絲元件，該局部熔絲區(qū)域由該接 觸墊的延伸外緣及該附加接觸墊所定義。
11. 如權(quán)利要求7所述的集成電路結(jié)構(gòu)，其特征是，該金屬熔絲的厚度小于該介電層厚度的百分之十五。
12. —種集成電路結(jié)構(gòu)，包括一介電層；一金屬熔絲，其成形于該介電層中，并且具有一金屬熔絲元件及兩個接觸墊，其中，每一接觸墊連接于該金屬熔絲元件的一端；一局部熔絲區(qū)域，由所述接觸墊的延伸外緣所定義，其中，該局部熔絲 區(qū)域具有未被該金屬熔絲元件及所述接觸墊所填充的多個空間；以及多個無功能樣品圖案，其成形于該介電層中，并且填充于所有所述空間 中，其中，所述無功能樣品圖案間隔于該金屬熔絲元件及所述接觸墊。
13. 如權(quán)利要求12所述的集成電路結(jié)構(gòu)，其特征是，該距離等于該集成 電路結(jié)構(gòu)的成形技術(shù)所容許的一最小距離。
14. 如權(quán)利要求12所述的集成電路結(jié)構(gòu)，其特征是，該局部熔絲區(qū)域具 有大于百分之七十五的圖案密度。
15. 如權(quán)利要求12所述的集成電路結(jié)構(gòu)，還包括多個附加無功能樣品圖 案，其中，所述附加無功能樣品圖案位于該局部熔絲區(qū)域之外，并且鄰接于 該金屬熔絲，以及具有該局部熔絲區(qū)域及所述附加無功能樣品圖案的一區(qū)域 的圖案密度大于百分之七十五。
全文摘要
一種集成電路結(jié)構(gòu)，包括一半導(dǎo)體底材、一介電層、一金屬熔絲、一無功能樣品圖案及一金屬線。該介電層成形于該半導(dǎo)體底材上。該金屬熔絲成形于該介電層中。該無功能樣品圖案鄰接于該金屬熔絲。該金屬線成形于該介電層中。該金屬熔絲的厚度小于該金屬線的厚度。
文檔編號H01L23/52GK101261979SQ20071018014
公開日2008年9月10日 申請日期2007年10月10日 優(yōu)先權(quán)日2007年3月9日
發(fā)明者蔡豪益, 許仕勛, 鄭心圃, 陳憲偉 申請人:臺灣積體電路制造股份有限公司