雙應力膜互補金屬氧化物半導體晶體管的制造方法

文檔序號：7236620閱讀：302來源：國知局

專利名稱：雙應力膜互補金屬氧化物半導體晶體管的制造方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種雙應力膜互補金屬
氧化物半導體晶體管(CMOS)的制造方法。
背景技術：
隨著半導體制造技術的不斷發展，金屬氧化物半導體晶體管的尺寸也曰益減小，但對其可靠性能和響應速率等物理性能有了更高的要求。
金屬氧化物半導體晶體管中影響響應速率的重要因素是載流子遷移率，在同樣的驅動電壓下，具有大的載流子遷移率的晶體管具有較快的響應速率，人們總是通過各種方法來提高金屬氧化物半導體晶體管的載流子遷移率以獲得更高的響應速率。目前，業界已經發展出"應變硅技術"來改善導電溝道中的載流子的遷移率。
公開號為CN 1819121A的中國專利申請文件公開了一種制造應變硅晶體管的方法，在其公開的方法中，通過在金屬氧化物晶體管上沉積氮化硅膜層，然后對所述的氮化硅膜層進行紫外光照射工藝，使該氮化硅膜層成為高張應力的應力膜，以提高金屬氧化硅半導體晶體管中載流子的遷移率。
應力膜中的應力分為兩種張應力和壓應力。張應力應力膜能夠提高N型金屬氧化物半導體晶體管(NMOS)中電子的遷移率；壓應力應力膜能夠提高P型金屬氧化物半導體晶體管(PMOS )中空穴的遷移率。對于互補性金屬氧化物半導體晶體管，為提高響應速率，需要在NMOS 和PMOS上分別形成不同應力的應力膜層。
現有的一種形成雙應力膜互補金屬氧化物半導體晶體管的制造工藝如圖1至圖6所示。
如圖1所示，提供具有NMOS晶體管102和PMOS晶體管104的半導體襯底100。
如圖2所示，在所述NMOS晶體管102和PMOS晶體管104上形成張應力膜層106。如圖3所示，通過光刻刻蝕去除所述PMOS晶體管104上的張應力膜層，保留所述NMOS晶體管上的張應力膜層106a。
如圖4所示，在所述張應力膜層106a和PMOS晶體管104上形成壓應力膜層108。
如圖5所示，通過光刻在所述PMOS晶體管上方形成光刻膠層107, 并刻蝕去除所述張應力膜層106a上的壓力膜層，在所述PMOS晶體管上的形成壓應力膜108a;
接著，如圖6所示，去除所述光刻膠層107。
然而，由于在沉積壓應力膜層108時，會在與張應力膜層106a連接處形成如圖4所示的凸起109，從而導致在形成壓力應膜層108a后，在壓應力膜層108a和張應力膜層106a的接合處具有如圖6所示的凸起 109，該凸起109會影響后續的工藝，并導致形成的互補金屬氧化物半導體晶體管的穩定性能下降。

發明內容
本發明提供一種雙應力膜互補金屬氧化物半導體晶體管的制造方法，本發明的方法在張應力膜和壓應力膜層的接合處不會產生凸起的缺陷。
本發明提供的一種雙應力膜互補金屬氧化物半導體晶體管的制造方法，包括
提供具有第一晶體管和第二晶體管的半導體襯底，其中第一晶體管為NMOS晶體管或PMOS晶體管；第二晶體管對應為PMOS晶體管或 NMOS晶體管；
在第一晶體管上形成用于提高第一晶體管載流子遷移率的第一應力膜；
在第一應力膜和第二晶體管上形成用于提高第二晶體管載流子遷移率的第二應力膜，所述第二應力膜的厚度至少等于所述第一晶體管的柵極介質層、柵極與第一應力膜的厚度之和；
平坦化所述第二應力膜，使所述第一晶體管4冊極上的第一應力膜的表面凈皮露出；
在所述第一應力膜被露出的表面上和第二晶體管柵極上方的第二應力膜上形成光刻膠圖案，其中，所述第二晶體管斥冊極上方的第二應力
膜上的光刻膠圖案的線寬大于該第二晶體管的柵極的線寬；
刻蝕未被所述光刻膠圖案覆蓋的第二應力膜，直至去除所述第一應力膜上的第二應力膜；
其中，若所述第一晶體管為NMOS晶體管，則第一應力膜為摻雜應力膜；若第二晶體管為NMOS晶體管，則第二應力膜為摻雜應力膜。
可選的，形成第一應力膜的步驟如下
通過沉積工藝在所述第一晶體管和第二晶體管上形成第一應力膜；在所述第一晶體管上的第一應力膜上形成光刻膠圖案；刻蝕去除未被所述光刻膠圖案覆蓋的第一應力膜；去除所述光刻膠圖案；
其中，若所述第一晶體管為NMOS晶體管，則形成第一應力膜的工藝為沉積和原位摻雜工藝。
可選的，所述原位摻雜摻入的雜質為鍺或碳。
可選的，進一步包括對所述第一應力膜的執行紫外光照射工藝或熱退火工藝。
可選的，所述第一應力膜為氮化硅。
可選的，若第二晶體管為NMOS晶體管，則形成第二應力膜的工藝為沉積和原位摻雜工藝。
可選的，平坦化所述第二應力膜的工藝為化學機械研磨，其中，所述第一晶體管的柵極上方的第一應力膜為研磨停止層。
可選的，平坦化所述第二應力膜的步驟如下對所述第二應力膜執行化學機械研磨工藝；
完成所述化學機械研磨后，刻蝕所述第二應力膜，直至去除所述第一晶體管4冊極上方的第二應力膜。
6可選的，所述第二應力膜為氮化硅。可選的，所述刻蝕為干法刻蝕。
可選的，用第一應力膜作為刻蝕停止層4全測所述干法刻蝕的刻蝕終點或用刻蝕時間控制所述干法刻蝕的刻蝕終點。
可選的，進一步包括去除所述光刻膠圖案。
與現有技術相比，本發明的其中一個技術方案具有如下優點
通過在第一晶體管上形成第一應力膜后，接著形成厚度大于第一應力膜和第二晶體管柵極的第二應力膜，并對所述第二應力膜進行平坦化，然后對該第二應力膜進行選擇性刻蝕，使得在第二晶體管上剩余的第二應力膜與第一應力膜具有較好的結合處，不會產生凸起的缺陷，從而不會對后續的工藝(例如互連工藝)產生影響，并能夠增大后續工藝的工藝窗口，提高制造工藝的穩定性；此外，也可以提高形成的器件的穩定性。

圖1至圖6為現有的一種雙應力膜互補金屬氧化物半導體晶體管的制造工藝的各步驟相應的結構剖面示意圖7為本發明的雙應力膜互補金屬氧化物半導體晶體管的制造工藝的第一實施例的流程圖8為本發明的第一實施例中具有NMOS和PMOS晶體管的半導體襯底的剖面結構示意圖9為在圖8所示的NMOS和PMOS晶體管上形成第一應力膜的剖面結構示意圖10為在圖9所示的NMOS晶體管上方的第一應力膜上形成光刻膠圖案的剖面結構示意圖11為在NMOS晶體管上方形成第一應力膜的剖面結構示意圖12為在圖ll所示的第一應力膜和PMOS晶體管上形成第二應力膜的示意圖；圖13為對圖12所示的第二應力膜平坦化后的剖面結構示意圖14為在如圖13所示的第一應力膜和第二應力膜上形成光刻膠圖案的剖面示意圖15為對圖14所示的第二應力膜進行刻蝕后的剖面結構示意圖16為本發明的雙應力膜互補金屬氧化物半導體晶體管的制造方法的第二實施例的流程圖。
具體實施例方式
下面結合附圖對本發明的具體實施方式
做詳細的說明。
在MOS晶體管上覆蓋應力膜可提高導電溝道中載流子的遷移率，從而可提高MOS器件的響應速率。在CMOS中的NMOS晶體管覆蓋張應力膜，在PMOS晶體管上覆蓋壓應力膜，可分別提高NMOS和 PMOS晶體管中的電子和空穴的載流子遷移率。
本發明的實施例中，提供一種雙應力膜互補金屬氧化物半導體晶體管的制造方法；
首先在第一晶體管上形成用于提高第一晶體管載流子遷移率的第一應力膜，然后在該第一應力膜和第二晶體管上形成用于提高第二晶體管載流子遷移率的第二應力膜，所述第二應力膜的厚度至少等于第一晶體管柵極介質層、柵極與第一應力膜的厚度之和；
接著，平坦化所述第二應力膜，使所述第一晶體管柵極上的第一應力膜表面被露出，以使所述第二應力膜和第一晶體管柵極上的第一應力膜大致在一個平面內；
用光刻膠圖案保護第一應力膜表面被露出的和第二晶體管柵極上的第二應力膜(其中，其中所述第二晶體管的柵極上的第二應力膜上的光刻膠圖案的線寬大于所述第二晶體管的柵極的線寬)；
刻蝕未被所述光刻膠圖案覆蓋的第二應力膜，直至所述第一應力膜上的第二應力膜被去除為止；
去除所述光刻膠圖案，從而在第二晶體管上保留第二應力膜；
本實施例的方法能夠使所述第一晶體管上的第一應力膜和第二晶
8體管上剩余的第二應力膜的接合處表面較為平坦，沒有凸起的缺陷。
圖7為本發明.的雙應力膜互補金屬氧化物半導體晶體管的制造工藝的第一實施例的流程圖。
在該述第一實施例中，所述第一晶體管為NMOS晶體管，第二晶體管為PMOS晶體管。
如圖7所示，步驟S100，提供具有NMOS晶體管和PMOS晶體管的半導體襯底。
圖8為本發明的第一實施例中具有NMOS和PMOS晶體管的半導體襯底的剖面結構示意圖。
如圖8所示，提供半導體襯底IO，所述半導體襯底IO可以是單晶硅、多晶硅、非晶硅中的一種，所述半導體襯底IO也可以是硅鍺化合物，還可以具有絕緣層上硅結構或硅上外延層結構。
在所述半導體襯底10中具有隔離結構12,所述隔離結構12可以是淺溝槽隔離(Shallow Trench Isolation, STI),也可以是局部氧化(Local Oxidation of Silicon, LOCOS)隔離結構。所述隔離結構12之間為有源區(Active Area )。
在所述有源區區域具有NMOS晶體管13和PMOS晶體管23。其中，所述NMOS晶體管13具有源極14a和漏極14b、柵-極介質層16、才冊極18及柵極側壁層20。
所述源極14a和漏極14b位于所述半導體襯底10中，通過摻雜工藝形成。
所述柵極介質層16位于所述源極14a和漏極14b之間的半導體襯底10上，該柵極介質層16可以氧化硅或氮氧化硅或其它介質材料。
所述柵極18位于所述柵極介質層16上，柵極18可以是多晶珪或多晶硅與金屬硅化物的堆疊結構。
所述柵極側壁層20位于柵極18側壁，其可以是氧化硅、氮化硅或氧化硅與氮化硅的層疊結構，或者氧化硅-氮化硅-氧化硅(ONO )結構。
所述PMOS晶體管23具有源極25a和漏極25b、柵極介質層22、才冊才及24及4冊極側壁層26。
所述源極25a和漏極25b位于所述半導體襯底10中，通過摻雜工藝形成。
所述棚-極介質層22位于所述源極25a和漏才及25b之間的半導體襯底10上，該4冊極介質層22可以氧化硅或氮氧化硅或其它介質材料。
所述柵極24位于所述柵極介質層22上，柵極24可以是多晶硅或多晶硅與金屬硅化物的堆疊結構。
所述柵極側壁層26位于柵極24側壁，其可以是氧化珪、氮化硅或氧化硅與氮化硅的層疊結構，或者氧化硅-氮化硅-氧化硅(ONO )結構。
步驟S110,在所述NMOS晶體管上形成摻雜的第一應力膜。
圖9為在圖8所示的NMOS和PMOS晶體管上形成第一應力膜的剖面結構示意圖。
如圖9所示，通過沉積和原位摻雜在所述NMOS晶體管和PMOS 晶體管上形成摻雜的第一應力膜28。
在其中的一個實施例中，所述第一應力膜28為張應力的摻雜的氮化硅膜，摻入的雜質可以是鍺或碳。
形成摻雜的氮化硅膜的方法可以是化學氣相沉積，在沉積的同時進行原位摻雜，摻入雜質鍺或碳。
在氮化硅膜中摻入鍺或碳雜質可以增加膜層的張應力，與沒有摻雜的氮化硅膜相比，摻雜的氮化硅膜的張應力大約增加l.O至1.2GPa,甚至更大。
此外，在氮化硅膜中摻入雜質，可改變其刻蝕速率或研磨速率，可作為后續研磨的研磨停止層或刻蝕的刻蝕停止層。
在其它的實施例中，可進一步對摻雜的第一應力膜執行紫外線照射工藝或熱退火工藝，以進一步提高第一應力膜的張應力。
在其它的實施例中，所述第一應力膜28可以多層應力膜(包括張應力和壓應力)的堆疊層，多層應力膜的堆疊后產生的應力表現為張應力。圖10為在圖9所示的NMOS晶體管上的第一應力膜上形成光刻膠圖案的剖面結構示意圖。
在所述第一應力膜28上旋涂光刻膠層，通過曝光顯影形成如圖10 所示的光刻膠圖案30，所述光刻膠圖案30位于NMOS晶體管13上的第一應力膜28上。
圖11為在NMOS晶體管上形成第一應力膜的剖面結構示意圖。
以所述光刻膠圖案30作為刻蝕阻擋層，刻蝕未被所述光刻膠圖案 30覆蓋的第一應力膜28,去除位于所述PMOS晶體管23上的第一應力膜。
接著，通過氧氣等離子體灰化和濕法清洗去除所述光刻膠圖案30 后，在所述NMOS晶體管13上保留的第一應力膜為28a,如圖11所示。
具有張應力的第一應力膜28a形成于所述NMOS晶體管13上，可提高該NMOS晶體管13的導電溝道中載流子的遷移率，提高NMOS 晶體管的響應速率。
在其它的實施例中，所述第一應力膜28a也可以不完全覆蓋所述 NMOS晶體管，這里不再贅述。
步驟S120,在所述第一應力膜和PMOS晶體管上形成第二應力膜，所述第二應力膜的厚度至少等于所述NMOS晶體管的柵極介質層、柵極與第一應力膜的厚度之和。
圖12為在圖ll所示的第一應力膜和PMOS晶體管上形成第二應力膜的示意圖。
如圖12所示，在所述第一應力膜28a和PMOS晶體管23上形成第二應力膜32。其中，所述第二應力膜32的厚度至少要等于所述NMOS 晶體管13的柵極介質層16、柵極18和第一應力膜28a的厚度之和。
在其中的一個實施例中，所述第二應力膜32為氮化硅，形成所述氮化硅膜的方法為等離子體增強化學氣相沉積，沉積的溫度為200至 300°C。
通過改變形成氮化硅膜的氣體的流量以及射頻源的功率，可改變形
ii成的氮化硅中氫氣的含量，形成具有壓應力的氮化硅膜。壓應力氮化硅
膜可提高PMOS中空穴的載流子的遷移率。
步驟S130,平坦化所述第二應力膜，使所述NMOS晶體管柵極上方的第一應力膜的表面被露出。
圖13為對圖12所示的第二應力膜平坦化后的剖面結構示意圖。
由于是在不平坦度的表面沉積第二應力膜32，導致在沉積第二應力膜32之后表面也不平坦，需要通過平坦化工藝進行平坦，去除部分第二應力膜32,并能夠使NMOS晶體管13的柵極18上的第一應力膜28a 表面凈皮露出。
在其中的一個實施例中，通過化學機械研磨平坦化所述第二應力膜 32,由于第一應力膜28a具有和第二應力膜32不同的研磨速率，因而可以以第一應力膜28a作為研磨停止層，在研磨到NMOS晶體管13的柵極18上的第一應力膜28a表面被露出時，研磨停止，如圖13所示。
在另外的實施例中，所述平坦化工藝分為研磨和刻蝕兩個步驟，其中研磨為化學機械研磨。其步驟如下
首先對所述第二應力膜32執行化學機械研磨工藝，使所述第二應力膜32具有較為平坦的表面；
然后對所述第二應力膜32執行刻蝕工藝，由于摻雜的第一應力膜 28a具有與第二應力膜32不同的刻蝕速率，可以以第一應力膜28a作為刻蝕停止層，在所述NMOS晶體管13的柵極18上的第一應力膜28a 的表面被露出時，刻蝕停止。
步驟S140，在所述第一應力膜被露出的表面上和PMOS晶體管柵極上方的第二應力膜上形成光刻膠圖案，其中，所述PMOS晶體管柵極上方的第二應力膜上的光刻膠圖案的線寬大于所述PMOS晶體管的柵極的線寬。
圖14為在如圖13所示的第一應力膜和第二應力膜上形成光刻膠圖案的剖面示意圖。
在所述第一應力膜28a和第二應力膜32上旋涂光刻膠，并通過曝光顯影形成光刻膠圖案34a和34b，如圖14所示，其中，所述光刻膠圖案34a位于所述第一應力膜28a上，并覆蓋所述第一應力膜28a;所述光刻膠圖案34b位于所述PMOS晶體管的柵極24上方的第二應力膜上，且所述光刻膠圖案34b的線寬大于所述柵極24的線寬。
步驟S150,刻蝕未被所述光刻膠圖案覆蓋的第二應力膜，直至去除所述第一應力膜上的第二應力膜。
如圖15所示，以所述光刻膠圖案34a和34b作為刻蝕阻擋層，刻蝕未被所述光刻膠圖案34a和34b覆蓋的第二應力膜32,刻蝕停止于所述第一應力膜28a上的第二應力膜32被去除，在所述PMOS晶體管23 上形成第二應力膜32a。
由于摻雜的第一應力膜28a具有和第二應力膜32不同的刻蝕速率，因而可作為刻蝕第二應力膜32的刻蝕停止層。
刻蝕所述第二應力膜32的方法為干法刻蝕，刻蝕氣體可以是含氟的氣體。在其中的一個實施例中，刻蝕氣體為CF4和CHF3，并纟參入惰性氣體Ar,其中，CF4的流量為10sccm至500sccm, Cffi^的流量為10 至500sccm， Ar的流量為10sccm至500sccm;刻蝕氣體的壓力為10mTorr 至200mTorr,射頻源功率為50W至500W。
在其它的實施例中，也可以用刻蝕時間控制刻蝕的終點。完成刻蝕后，去除所述光刻膠圖案34a和34b,即形成有雙應力膜的互補金屬氧化物半導體晶體管。
若所述第一應力膜28a沒有完全覆蓋所述NMOS晶體管13,則所述第一應力膜28a和第二應力膜32a的交界面會位于所述隔離結構12 區域以外的區域，圖15示出的是第一應力膜28a和第二應力膜32a的交界面位于隔離結構12區域上方的情形。
在NMOS晶體管上形成第一應力膜后，接著形成厚度大于第一應力膜和NMOS晶體管的柵極的第二應力膜，并對第二應力膜進行平坦化，接著對第二應力膜進行選擇性刻蝕，使得在PMOS晶體管上剩余的第二應力膜與第一應力膜具有較好的結合處，不會產生凸起的缺陷，從而不會對后續的工藝(例如互連工藝)產生影響，并能夠增大后續工藝
的工藝窗口，提高制造工藝的穩定性；此外，也可以提高形成的器件的
穩定性。
圖16為本發明的雙應力膜互補金屬氧化物半導體晶體管的制造方
法的第二實施例的流程圖。在該第二實施例中，所述第一晶體管為
PMOS晶體管，第二晶體管為NMOS晶體管。如圖16所示,
步驟S200,提供具有NMOS晶體管和PMOS晶體管的半導體襯底。
所述NMOS晶體管具有柵極、源極和漏極，所述PMOS晶體管具有柵極、源極和漏極。
步驟S210,在所述PMOS晶體管上形成第一應力膜。
其形成的步驟如下，首先在PMOS晶體管和NMOS晶體管上沉積第一應力膜，然后用光刻膠圖案保護所述PMOS晶體管上的第一應力膜，通過刻蝕去除所述NMOS晶體管上的第一應力膜。
沉積所述第一應力膜的方法為等離子體增強化學氣相沉積，沉積的溫度為200至300。C。
所述第一應力膜為氮化硅。通過改變形成氮化硅膜的氣體的流量以及射頻源的功率，可改變形成的氮化硅中氫氣的含量，形成具有壓應力的氮化硅膜。
壓應力氮化硅膜可提高PMOS中空穴的載流子的遷移率。
步驟S220,在所述第一應力膜和NMOS晶體管上形成摻雜的第二應力膜，所述第二應力膜的厚度至少等于所述PMOS晶體管的柵極介質層、柵極與第一應力膜的厚度之和。
所述摻雜的第二應力膜中的雜質為鍺或碳。所述第二應力膜為氮化硅，在氮化硅膜中摻入鍺或碳可提高該膜層的張應力。
步驟S230,平坦化所述第二應力膜，使所述PMOS晶體管柵極上的第一應力膜的表面被露出。
在其中的一個實施例中，平坦化所述第二應力膜的工藝為化學機械研磨，其中，所述PMOS晶體管的柵極上方的第一應力膜為研磨停止層。
在另外的實施例中，平坦化所述第二應力膜的步驟如下
首先對所述第二應力膜執行化學機械研磨工藝，使所述第二應力膜具有較為平坦的表面；
然后對所述第二應力膜執行刻蝕工藝，刻蝕所述第二應力膜，至所述PMOS晶體管柵極上方的第一應力膜表面被露出為止，即所述第一應力膜為刻蝕停止層。
步驟S240,在所述第一應力膜被露出的表面上和NMOS晶體管柵極上方的第二應力膜上形成光刻膠圖案，其中，所述NMOS晶體管柵極上方的第二應力膜上的光刻膠圖案的線寬大于所述NMOS晶體管的柵極的線寬。
步驟S250，刻蝕未被所述光刻膠圖案覆蓋的第二應力膜層，直至去除所述第一應力膜層上的第二應力膜。
所述刻蝕為干法刻蝕。
完成刻蝕后，在所述NMOS晶體管上剩余有一定厚度的第二應力膜。
進一步的，去除所述光刻膠圖案。
在PMOS晶體管上形成第一應力膜后，接著形成厚度大于第一應力膜和PMOS晶體管的柵極的第二應力膜，并對第二應力膜進行平坦化，接著對第二應力膜進行選擇性刻蝕，使得在NMOS晶體管上剩余的第二應力膜與第一應力膜具有較好的結合處，不會產生凸起的缺陷，從而不會對后續的工藝(例如互連工藝)產生影響，并能夠增加后續工藝的工藝窗口，提高制造工藝的穩定性；此外，也可以提高形成的器件的穩定性。
本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1、一種雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于，包括提供具有第一晶體管和第二晶體管的半導體襯底，其中第一晶體管為NMOS晶體管或PMOS晶體管；第二晶體管對應為PMOS晶體管或NMOS晶體管；在第一晶體管上形成用于提高第一晶體管載流子遷移率的第一應力膜；在第一應力膜和第二晶體管上形成用于提高第二晶體管載流子遷移率的第二應力膜，所述第二應力膜的厚度至少等于所述第一晶體管的柵極介質層、柵極與第一應力膜的厚度之和；平坦化所述第二應力膜，使所述第一晶體管柵極上的第一應力膜的表面被露出；在所述第一應力膜被露出的表面上和第二晶體管柵極上方的第二應力膜上形成光刻膠圖案，其中，所述第二晶體管柵極上方的第二應力膜上的光刻膠圖案的線寬大于該第二晶體管的柵極的線寬；刻蝕未被所述光刻膠圖案覆蓋的第二應力膜，直至去除所述第一應力膜上的第二應力膜；其中，若所述第一晶體管為NMOS晶體管，則第一應力膜為摻雜應力膜；若第二晶體管為NMOS晶體管，則第二應力膜為摻雜應力膜。
2、如權利要求1所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于，形成第一應力膜的步驟如下通過沉積工藝在所述第一晶體管和第二晶體管上形成第一應力膜；在所述第一晶體管上的第一應力膜上形成光刻膠圖案；刻蝕去除未被所述光刻膠圖案覆蓋的第一應力膜；去除所述光刻膠圖案；其中，若所述第一晶體管為NMOS晶體管，則形成第一應力膜的工藝為沉積和原位#^雜工藝。
3、如權利要求2所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于所述原位摻雜摻入的雜質為鍺或碳。
4、如權利要求3所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于，進一步包括對所述第一應力膜的執行紫外光照射工藝或熱退火工藝。
5、如權利要求1至4任一權利要求所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于所述第一應力膜為氮化^^。
6、如權利要求1所述的雙應力膜互補金屬氧化物半導體晶體管管的制造方法，其特征在于若第二晶體管為NMOS晶體管，則形成第二應力膜的工藝為沉積和原位#^雜工藝。
7、如權利要求1所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于平坦化所述第二應力膜的工藝為化學機械研磨，其中，所述第一晶體管的柵極上方的第一應力膜為研磨停止層。
8、如權利要求1所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于，平坦化所述第二應力膜的步驟如下對所述第二應力膜執行化學機械研磨工藝；完成所述化學機械研磨后，刻蝕所述第二應力膜，直至去除所述第一晶體管柵極上方的第二應力膜。
9、如權利要求1所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于所述第二應力膜為氮化硅。
10、如權利要求1至4任一權利要求所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于所述刻蝕為干法刻蝕。
11、如權利要求10所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于用第一應力膜作為刻蝕停止層4企測所述干法刻蝕的刻蝕終點或用刻蝕時間控制所述干法刻蝕的刻蝕終點。
12、如權利要求1至4任一權利要求所述的雙應力膜互補金屬氧化物半導體晶體管的制造方法，其特征在于，進一步包括去除所述光刻膠圖案。
全文摘要
一種雙應力膜CMOS的制造方法，包括提供具有第一和第二晶體管的半導體襯底；在第一晶體管上形成摻雜的第一應力膜；在該第一應力膜和第二晶體管上形成第二應力膜，該第二應力膜厚度至少等于第一晶體管柵極介質層、柵極與第一應力膜厚度之和；平坦化所述第二應力膜，使第一應力膜表面被露出；在第一應力膜被露出的表面上和第二晶體管柵極上方的第二應力膜上形成光刻膠圖案，第二晶體管柵極上方的第二應力膜上的光刻膠圖案的線寬大于第二晶體管柵極的線寬；刻蝕未被光刻膠圖案覆蓋的第二應力膜，至所述第一應力膜上的第二應力膜被去除為止。本發明在張應力膜和壓應力膜層的接合處不會產生凸起的缺陷。
文檔編號H01L21/8238GK101447457SQ20071017166
公開日2009年6月3日申請日期2007年11月27日優先權日2007年11月27日
發明者張海洋申請人:中芯國際集成電路制造(上海)有限公司

完整全部詳細技術資料下載