專利名稱：多晶硅硅化物電熔絲器件的制作方法
技術領域：
本發明涉及半導體集成電路使用的電熔絲器件，特別是涉及一種新型多晶 硅和金屬硅化物構成的電熔絲結構。
背景技術：
電熔絲是半導體集成電路常用的器件，它是一個低電阻連接線，加高壓燒 毀后電阻變得很大，即等效連接線斷開，主要有二個用途。 一是用于連接冗余 電路，當檢測電路檢測到電路中有損壞的器件或電路單元時，通過加較高電壓 將這些連接線熔斷來選擇冗余的相同功能的單元來代替。另一個是用于集成電 路程序化功能，即先將電路和器件陣列以及程序化電路在芯片上加工好，再由 外部進行數據輸入，通過程序化電路熔斷熔絲來設計希望的電路。 一個典型例
子是用于可編程只讀存儲器(Programmable Read Only Memory, PROM )，通過熔
斷熔絲產生斷路完成信息"r的寫入，而未斷開的熔絲保持連接狀態，即為狀態
"0"。
一種常用的電熔絲器件，即現有技術1 (申請號為96198416.3的中國專利 申請)的俯視圖和結構如圖1至圖3所示，在介質例如二氧化硅Ol上形成瓶頸 狀多晶硅層02,其中多晶硅可以摻入N型或P型或不摻雜。用傳統的硅化物工 藝形成金屬硅化物03,在二側的引出區再形成接觸孔04引出熔絲二端。金屬硅 化物的方塊阻值較小，當接觸孔04a和04b 二端加高壓脈沖，瞬態大電流通過 金屬硅化物03的熔斷區(即瓶頸部分)時硅化物會被燒斷，形成圖3所示意結 構。同時瞬態大電流產生的熱也會使熔斷區下面多晶石圭再結晶和雜質重新分布， 使熔絲二端04a和04b的電阻顯著增加。
隨著集成電路技術提高，器件尺寸不斷縮小，上述相類似熔絲結構出現下 列缺點 一是實施電壓熔斷后有殘留硅化物熔絲，或者多晶硅再結晶不穩定， 導致熔斷后電阻值分布范圍增大和中值(mean)偏小；二是熔絲通入的電流產
生的高熱會引起芯片上周圍的器件過熱，繼而降低器件穩定性。
為克服上述二個缺點現有技術2 (專利號為7227238的美國專利申請)將 熔絲的多晶硅采用三段不同摻雜。如圖4所示，02a、 02b和02c為三段不同摻 雜多晶硅，其中，02a為N型(或P型)，02c與02a摻雜種類相反為P型(或 N型)，02b可以為不摻雜區、或N型摻雜區、或P型摻雜區、或P型和N型共 同摻雜區。它們都是同一層沉積的多晶硅，然后采用離子注入摻雜形成，可以 和CMOS集成電路中的N+注入、和/或P+注入、和/或N型漏極前延(NLDD ) 注入、和/或P型漏極前延(PLDD)注入掩膜X反共用，這樣不增加任何工藝步 驟和芯片面積，僅靠版圖設計就可實現。但制造中需要靠兩層的離子注入掩膜 版，這兩層掩膜版的對準誤差影響三個多晶硅區域的大小，繼而影響熔斷后電 阻值的均勻性。
發明內容
本發明的目的在于，提供一種將熔斷控制在中間熔斷區的多晶硅硅化物電 熔絲器件。
為實現上述目的，本發明采用如下技術方案 一種多晶硅硅化物電熔絲器件，包括 襯底，
設于襯底上的一半導體材料層，該半導體材料層包括兩端摻雜種類相同的 引出區和中部的不摻雜區或摻雜濃度低于兩端引出區的中間區；該中間區內設 有一個或多個熔斷區；
設于所述半導體材料層上的金屬硅化物層。
作為本發明的一種改進，所述金屬硅化物層上還設有一介質層，所述介質 層在位于兩端的所述引出區處分別設有一個或多個慣穿至金屬硅化物層的接觸孔。
作為本發明的一種優選方式，所述接觸孔位于所述引出區遠離所述熔斷區 一側。'
其中，所述半導體材料層為多晶硅、非晶硅或者鍺硅合金材料中的一種。 作為本發明的又一改進，至少一所述引出區靠近接觸孔一側的寬度大于靠
近所述熔斷區 一側的寬度。
作為本發明的又一優選方式，所述熔斷區與該中間區重合。
作為本發明的再一改進，至少一所述引出區包括一細長的引出端，所述引 出區通過該引出端與所述中間區鄰接。
作為本發明的再一優選方式，所述引出端為階梯形。
作為本發明的再一改進，所述熔斷區的寬度小于該中間區的最大寬度。 作為本發明的再一優選方式，所述熔斷區為多個，該多個熔斷區串接成一 長條形結構。
作為本發明的再一優選方式，所述熔斷區為一個或多個串接的彎曲或彎折 形結構。
本發明提供的一種多晶硅硅化物電熔絲器件，采用三段但兩種摻雜的結構，
二端引出區的摻雜種類相同(同為P型或N型)，中間的熔斷區為不摻雜區或輕 摻雜區。離子注入可用一層掩膜版來實現二端引出區摻雜和熔斷區不摻雜，也 可以用二層掩膜版來實現二端引出區摻雜和熔斷區輕摻雜。所用掩膜版可以和 CMOS集成電路中離子注入的共用。此結構的優點是，將熔斷控制在不摻雜或 輕摻雜的中間區內，熔斷后電阻中值增大和分布范圍變窄，也抑制了熔斷時電 流產生的區域過熱。
以下結合附圖及實施例進一步說明本發明。
圖1為現有技術1的多晶硅硅化物電熔絲器件俯^L示意圖； 圖2為圖1現有技術1的多晶硅硅化物電熔絲器件熔斷前的A-A截面示 意圖3為現有技術1的多晶硅硅化物電熔絲器件熔絲熔斷后的截面示意圖； 圖4為現有技術2三種摻雜多晶硅結構的熔絲示意圖； 圖5為本發明多晶硅硅化物電熔絲器件實施例結構示意圖； 圖6為圖5的A-A截面示意圖7至圖12為本發明多晶硅硅化物電熔絲器件不同實施例結構示意圖； 圖13至圖16為本發明多晶硅硅化物電熔絲器件制造工藝步驟示意圖。
具體實施例方式
如圖5、圖6所示， 一種多晶硅硅化物電熔絲器件，包括 襯底11,
設于襯底11上的一半導體材料層12，該半導體材料層12包括兩端摻雜種 類相同的引出區12a和中部的不摻雜區或摻雜濃度低于兩端引出區的中間區 12b;該中間區12b內設有一個或多個熔斷區L;
設于所述半導體材料層12上的金屬硅化物層13。
其中，所述金屬硅化物層13上還設有一介質層14,所述介質層14位于兩 端的所述引出區12a處分別設有一個或多個慣穿至金屬硅化物層13的接觸孔 15。
其中，所述半導體材料層12可以選用多晶硅、非晶硅或者鍺硅合金等半導 體材料中的一種。
其中，所述接觸孔15位于所述引出區12a遠離所述熔斷區L一側。
其中，至少一所述引出區12a靠近接觸孔15—側的寬度大于靠近所述熔斷 區L一側的寬度。本實施例中兩個所述的引出區12a靠近接觸孔15—側的寬度 均大于靠近所述熔斷區L 一側的寬度。
其中，所述熔斷區L可以是與該中間區12b重合。
其中，至少一所述引出區12a還可以包括一細長的引出端S，所述引出區 12a通過該引出端S與中間區12b鄰接。如圖7、圖8所示。 其中，所述引出端S可以是階梯形。如圖8所示。
其中，所述熔斷區L的寬度W小于該中間區的最大寬度。如圖9、圖10 所示。
其中，所述熔斷區L可以是多個串接的長條形結構。如圖IO所示，圖10 中的熔斷區L為兩個串接的長條形結構。
其中，所述熔斷區L還可以是一個或多個串接的彎曲或彎折形結構。圖11 和圖12所示為彎折形結構。
本發明提供的多晶硅硅化物電熔絲器件，完全可以采用標準CMOS工藝實 施。以下結合附圖簡要說明其制造方法。
如圖13所示，在淺溝槽隔離區(STI， shallow trench isolation)上方或場氧 化層上方的二氧化硅11上面，沉積柵電極用非摻雜多晶硅12后，選擇性蝕刻 形成圖14所示的圖形。
如圖15、圖16所示，用光刻膠20掩蓋熔斷區L,實施N型或P型離子注 入，引出區12a為注入后的多晶硅，中間區12b為未摻雜多晶硅，是熔斷區L 所在的區域，本方法實例中熔斷區L與中間區12重合。離子注入可以單獨實施， 也可以選擇CMOS集成電路中的一種離子注入步驟共用，例如源極、漏極形成 時的N+、 P+離子注入。中間區12b也可以輕摻雜，這時可對整個熔絲增加離子 注入輕摻雜，例如CMOS集成電路中N型或P型LDD (lightly doping drain,輕 摻雜漏)離子注入。由于熔斷區的長度L是靠一層離子注入用掩膜版控制，減 小了熔斷后電阻分布范圍。其中N型摻雜種類可以是P或As， P型雜質可以為 B或In。
沉積金屬薄層，用常規的自對準金屬硅化物工藝形成硅化物13,如圖6所 示。硅化物13可以是Ti、 Co、 Ni、 Ta、 W等的硅化物。W的硅化物結構也可 以直接用沉積和蝕刻形成。形成介質層14 (例如Si02)后，蝕刻出接觸孔，并 且用常規工藝引出熔絲器件的二個端口 15a和15b，如圖5和圖6所示。
圖5和圖6中所示意的中間區12b為熔斷區，L為熔斷區12b長度，W為 熔斷區12b寬度。通過調節熔斷區12b的寬度W、長度L、熔斷區12b與熔絲 器件引出端硅化物距離S、以及引出區12a的離子注入量(包括中間區12b的輕 摻雜量)，可以使熔斷發生在中間區12b，并且使得最后形成的熔絲在熔斷后其 電阻分布范圍小和中值較大。
以上所述僅用于說明本發明的技術思想及特點，其目的在于使本領域內的 技術人員能夠了解本發明的內容并據以實施，不能僅以本實施例來限定本發明 的專利范圍，即凡依本發明所揭示的精神所作的同等變化或修飾，仍在本發明 的專利保護范圍內。
權利要求
1、一種多晶硅硅化物電熔絲器件，其特征在于包括襯底，設于襯底上的一半導體材料層，該半導體材料層包括兩端摻雜種類相同的引出區和中部的不摻雜區或摻雜濃度低于兩端引出區的中間區；該中間區內設有一個或多個熔斷區；設于所述半導體材料層上的金屬硅化物層。
2、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于所述金 屬硅化物層上還設有一介質層，所述介質層在位于兩端的所述引出區處分別設 有一個或多個慣穿至金屬硅化物層的接觸孔。
3、 根據權利要求2所述的多晶硅硅化物電熔絲器件，其特征在于所述接 觸孔位于所述引出區遠離所述熔斷區一側。
4、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于所述半 導體材料層為多晶硅、非晶硅或者鍺硅合金材料中的一種。
5、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于至少一 所述引出區靠近接觸孔一側的寬度大于靠近所述熔斷區一側的寬度。
6、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于所述熔 斷區與該中間區重合。
7、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于至少一 所述引出區包括一細長的引出端，所述引出區通過該引出端與所述中間區鄰接。
8、 根據權利要求7所述的多晶硅硅化物電熔絲器件，其特征在于所述引 出端為階梯形。
9、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于所述熔 斷區的寬度小于該中間區的最大寬度。
10、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于所述 熔斷區為多個，該多個熔斷區串接成一長條形結構。
11、 根據權利要求1所述的多晶硅硅化物電熔絲器件，其特征在于所述 熔斷區為一個或多個串接的彎曲或彎折形結構。
全文摘要
一種多晶硅硅化物電熔絲器件，包括襯底，設于襯底上的一半導體材料層，該半導體材料層包括兩端摻雜種類相同的引出區和中部的不摻雜區或摻雜濃度低于兩端引出區的中間區；該中間區內設有一個或多個熔斷區；設于所述半導體材料層上的金屬硅化物層。本發明將熔斷控制在不摻雜或輕摻雜的中間區，熔斷后電阻中值增大和分布范圍變窄，也抑制了熔斷時電流產生的區域過熱。
文檔編號H01L23/58GK101170099SQ20071017160
公開日2008年4月30日 申請日期2007年11月30日 優先權日2007年11月30日
發明者睿 李, 王慶東, 韋敏俠, 高文玉 申請人:上海宏力半導體制造有限公司