互補式金屬氧化物半導體薄膜晶體管的制造方法

文檔序號：7236403閱讀：304來源：國知局

專利名稱：互補式金屬氧化物半導體薄膜晶體管的制造方法
技術領域：
本發明關于一種液晶顯示器的制造方法，尤指一種適用于液晶顯示器的互補式金屬氧化物半導體薄膜晶體管(CMOS TFT)的制造方法。
技術背景隨著數字時代的來臨與平面顯示器的興起，低溫復晶硅技術已成為高畫質顯示器的代名詞。在輕、薄、低耗電等產品需求下，具備高效能、高解析等特點的低溫復晶硅顯示器產品備受矚目，應用領域包括可攜式信息產品、數字相機、數字攝影機、筆記型計算機、行動電話與高解析大型視頻家電等等。由于低溫復晶硅薄膜晶體管可克服移動率的問題，并提供互補式 (Complementary)電路技術，在元件縮小化、面板開口率、畫面質量與分辨率上也具有絕對的優勢。因此，主動式液晶顯示裝置逐漸朝向采用互補式金屬氧化物半導體薄膜晶體管(CMOS TFT)，作為周邊電路以及像素的開關元件。然而，由于互補式金屬氧化物半導體薄膜晶體管中，N型金屬氧化物半導體場效晶體管會因為熱載子作用，而在關狀態(offstate)時有柵極漏電流的問題，所以N型金屬氧化物半導體場效晶體管通常會設計有輕摻雜柵極(lightly doped drain, LDD)區域，用來減低柵極漏電流。圖1A至圖1F為現有采用互補式金屬氧化物半導體薄膜晶體管的薄膜晶體管陣列基板的制作方法示意圖。以設計有輕摻雜漏極的互補式金屬氧化物半導體薄膜晶體管為例，此薄膜晶體管陣列基板最常見的制造工藝步驟需要八道光罩的制造工藝。首先，請參閱圖1A，提供一基板100，該基板100具有一N型金屬氧化物半導體(NMOS)區210以及一 P型金屬氧化物半導體(PMOS)區220，其中該NMOS區210包含第一摻雜區211、輕摻雜區212、第一柵極區213與電容區214，該PMOS區220包含第二摻雜區221與第二柵極區222。繼續參閱圖1A，于該基板上形成一緩沖層UO。接著，于該緩沖層IIO 上形成一低溫復晶硅層(圖未示)，再進行一次微影蝕刻以圖案化該低溫復晶硅層(圖未示)，而形成第一半導體層121與第二半導體層122，其中該第一半導體層121位于該NMOS區210中，該第二半導體層122位于該PMOS區 220中。然后，于該基板IOO上形成一介電層130(例如氮化硅)，使該介電層 130覆蓋于該第一半導體層121、該第二半導體層122與部分該基板100上。接著，請參閱圖1B，經由一次曝光顯影，形成一圖案化的第一光刻膠層 141于該介電層130上，使該NMOS區210的第一摻雜區211露出。然后，以該第一光刻膠層141為罩幕，進行N型離子(例如磷離子或砷離子)的重摻雜離子植入910(11+-10113 implantation),藉此形成NMOS元件的源極/漏極121a。其次，請參閱圖1C，移除該第一光刻膠層141。然后，進行一次微影蝕刻，形成一圖案化的金屬層150于該介電層130上，該金屬層150覆蓋于該第一柵極區213、該電容區214與該第二柵極區222上。接著，以該金屬層 150為罩幕，進行>^型離子的輕摻雜植入(11-"0113 111^^1^11011)920，藉此形成輕摻雜漏極(LDD)121b。其次，請參閱圖1D，進行一次曝光顯影，形成一圖案化的第二光刻膠層 142覆蓋于該金屬層150與部分該介電層130上，并使該PMOS的第二摻雜區221露出。然后，以該第二光刻膠層142與該金屬層150為罩幕，進行P 型離子(例如硼離子)的重摻雜離子植入( +-10113 implantation)930，藉此形成 PMOS元件的源極/漏極122a。最后，再移除該第二光刻膠層142，即完成包含互補式金屬氧化物半導體薄膜晶體管與儲存電容的驅動電路。其次，請參閱圖1E，于該基板100上形成一保護層160。然后，利用一次微影蝕刻定義出貫穿該保護層160與該介電層130的通孔160a，以顯露N 型金屬氧化物半導體的部分源極/漏極121a與P型金屬氧化物半導體的部分
源極/漏極122a。接著，沉積金屬于該保護層160上與該通孔160a中，再進行一次微影蝕刻定義出源極/漏極導線170。在本實施例中，該源極/漏極導線 170填滿該通孔160a且覆蓋于該保護層160的部分表面。最后，如圖1F所示，于該保護層160上形成一平坦層180，再利用一次微影蝕刻定義出貫穿該平坦層180的通孔180a。然后，沉積一透明電極層190，再利用一次微影制造工藝使其圖案化，即完成一液晶顯示裝置的薄膜晶體管陣列基板。然而，由于制作過程冗長且復雜，因此不僅成本昂貴，并且容易引發制造工藝缺陷，因此如何減少光罩道數己成為薄膜晶體管陣列基板制作發展的重要課題。此故，目前亟需一種互補式金屬氧化物半導體薄膜晶體管的制作方法，可簡化微影蝕刻的制造工藝步驟以降低制造工藝困難度，以達到提高產能與降低制造成本的雙重效果。發明內容有鑒于此，本發明提供一種半導體元件的制造方法，使半導體元件所需的光罩道數減少至兩道，藉此簡化微影蝕刻的制造工藝步驟、提高產能與降低制造成本。本發明提供一種半導體元件的制造方法，包括下列步驟:(A)提供一基板，該基板具有一 N型金屬氧化物半導體(NMOS)區、與一 P型金屬氧化物半導體(PMOS)區，其中該NMOS區包含一第一摻雜區、一輕摻雜區與一第一柵極區，該PMOS區包含一第二摻雜區與一第二柵極區；(B)于該基板上全面性形成一半導體層；(C)于該NMOS區與該PMOS區上的該半導體層上形成一第一光刻膠層，其中于該NMOS區與該PMOS區的該第二柵極區上的該第一光刻膠層的厚度大于其余該第一光刻膠層的厚度；(D)去除未被該第一光刻膠層覆蓋的該半導體層；(E)減少該第一光刻膠層的厚度，以暴露該PMOS 區的該第二摻雜區上的該半導體層；(F)以剩余的該第一光刻膠層為罩幕，進行P型離子的重摻雜離子植入而形成一第一源極/漏極；(G)移除剩余的該第一光刻膠層；(H)依序于該基板與該半導體層上全面性形成一介電層與一金屬層；(I)于該NMOS區的該第一柵極區與該輕摻雜區上與該PMOS區的該第二柵極區上形成一第二光刻膠層；(J)去除未被該第二光刻膠層覆蓋的該金屬層；(K)以該第二光刻膠層為罩幕，進行N型離子的重摻雜離子植入而形成一第二源極/漏極；(L)縮小該第二光刻膠層的寬度，使于該NMOS區的該輕摻雜區上的該金屬層暴露出來；(M)去除未被該第二光刻膠層覆蓋的該金屬層；(N)以剩余的該第二光刻膠層為罩幕，進行N型離子的輕摻雜離子植入; 以及(O)移除該第二光刻膠層，而形成一第一柵極與一第二柵極。承上，本發明的半導體元件的制造方法，可再包括下列步驟形成一保護層于該介電層上，使其覆蓋該第一柵極與該第二柵極；形成多個第一通孔于該保護層與該介電層中，所述的這些第一通孔暴露出部分該第一源極/漏極以及該第二源極/漏極；以及形成一第一源極/漏極導線以及一第二源極/漏極導線于所述的這些第一通孔中，該第一源極/漏極導線與該第二源極/漏極導線分別電性連接到所對應的該第一源極/漏極與該第二源極/漏極。承上，本發明的半導體元件的制造方法，還可再包括下列步驟形成一平坦層于該保護層上，使其覆蓋該第一源極/漏極導線與該第二源極/漏極導線；形成一第二通孔于該平坦層中，該第二通孔暴露出該第二源極/漏極導線；以及形成一透明電極層于該平坦層上，其中該透明電極層經由該第二通孔連接到該第二源極/漏極導線。在本發明的半導體元件的制造方法中，該基板的材料不限定，較佳為一玻璃基板或一石英基板。在本發明的半導體元件的制造方法中，該基板與該半導體層之間可選擇
性包含有一緩沖層，且該緩沖層中含有N型離子與P型離子。該緩沖層用以阻隔玻璃基板中的金屬離子擴散至該半導體層中，降低扮演缺陷中心形成與漏電流產生。因此，該緩沖層的材料不限定，較佳為單層二氧化硅(SiOx)或雙層二氧化硅/氮化硅(Si(VSiNx)。在本發明的半導體元件的制造方法中，該半導體層為一復晶硅 (Polysilicon)層。該步驟(B)中該復晶硅層的形成方法不限定，可以任何現有的方法形成復晶硅；該步驟(B)的一較佳實施方式為以化學氣相沉積(Chemical vapor deposition),于該基板表面形成一非晶硅(amorphous silicon)層；以及以激光回火(Laser annealing),使該非晶硅層變成一復晶硅層。在本發明的半導體元件的制造方法中，該步驟(C)中該第一光刻膠層以半調式(Half-tone)光罩或灰調式光罩(Gray-tone)曝光顯影形成，藉以該第一光刻膠層具有兩種以上的不同厚度。在本發明的半導體元件的制造方法中，該介電層的材料不限定，較佳為氧化硅(SiOx)層、氮化硅層(SiNx)或其組合。在本發明的半導體元件的制造方法中，該金屬層的材料不限定，較佳選自由鋁、鎢、鉻、鉬、鈦及其組合所組成的群組。在本發明的半導體元件的制造方法中，該步驟(E)減少該第一光刻膠層厚的方法不限定，較佳利用灰化(Ash)減少該第一光刻膠層的厚度。在本發明的半導體元件的制造方法中，該步驟(F)中P型離子的重摻雜離子植入制造工藝是植入硼離子。在本發明的半導體元件的制造方法中，該步驟(I)中該第二光刻膠層的形成方法不限定，較佳以一曝光顯影制造工藝形成。在本發明的半導體元件的制造方法中，該步驟(I)中該第二光刻膠層與該第二摻雜區可部分重疊或不重疊，較佳為該第二光刻膠層與該第二摻雜區部分重疊，以利于后續制作重疊(Overlap)型PMOS元件。因此，在本發明的半導體元件的制造方法中，于步驟(J)，未被該第二光
刻膠層覆蓋的該金屬層被去除后，剩余的該金屬層與該第二摻雜區可部分重疊或不重疊，較佳為剩余的該金屬層與該第二摻雜區部分重疊，形成一重疊(Overlap)型PMOS元件，以提高PMOS元件的載子移動率與輸出特性。在本發明的半導體元件的制造方法中，該步驟(K)中N型離子的重摻雜離子植入制造工藝是植入砷離子或磷離子。在本發明的半導體元件的制造方法中，該步驟(L)縮小該第二光刻膠層寬度的方法不限定，較佳以灰化縮小該第二光刻膠層的寬度。在本發明的半導體元件的制造方法中，該步驟(N)中N型離子的輕摻雜離子植入制造工藝是植入砷離子或磷離子。本發明的半導體元件的制造方法所形成的NMOS元件可位于該基板的像素陣列區內，用來作為一液晶顯示裝置的像素單元的開關元件。本發明的半導體元件的制造方法所形成的PMOS元件與NMOS元件可位一液晶顯示裝置的周邊電路區內，用來作為該液晶顯示裝置的周邊電路的邏輯元件。

圖1A至圖1F是現有采用互補式金屬氧化物半導體薄膜晶體管的薄膜晶體管陣列基板的制作方法剖面示意圖；圖2A至圖21繪示本發明的一種半導體元件的一實施例的制作方法。附圖標號-10NMOS元件20PMOS元件30儲存電容100、 300基板110、 310緩沖層121、 321第一半導體層121a、 321aNMOS元件的源極/漏極121b、 321b輕摻雜漏極122、 322第二半導體層122a、 322aPMOS元件的源極/漏極130、 330介電層141、 341第一光刻膠層142、 342第二光刻膠層150、 350金屬層160、 360保護層160a、 180a、 360a、 380a通孔170、 370源極/漏極導線180、 380平坦層190、 390透明電極層210、 510N型金屬氧化物半導體(NMOS)區211、 511第一摻雜區212、 512輕摻雜區213、 513第一柵極區214、 530電容區220、 520P型金屬氧化物半導體(PMOS)區221、 521第二摻雜區222、 522第二柵極區320復晶硅層323第三半導體層351第二柵極352第一柵極371第二源極/漏極導線372第一源極/漏極導線810、 910 N型離子的重摻雜離子植入 820、 920 N型離子的輕摻雜離子植入 830、 930 P型離子的重摻雜離子植入具體實施方式
圖2A至圖2H繪示本發明的一種半導體元件的一實施例的制作方法。本實施例為采用互補式金屬氧化物半導體薄膜晶體管的薄膜晶體管陣列基板的制作方法示意P。本實施例制作的薄膜晶體管陣列基板中，互補式金屬氧化物半導體薄膜晶體管與儲存電容的制作僅需要使用兩道光罩，并且設計有輕摻雜漏極(LDD)型的NMOS元件與重疊(Overlap)型的PMOS元件，以有效提升互補式金屬氧化物半導體薄膜晶體管的效能。首先，請參閱圖2A，提供一基板300，該基板300具有一N型金屬氧化物半導體(NMOS)區510、一 P型金屬氧化物半導體(PMOS)區520與一電容區530，其中該NMOS區510包含一第一摻雜區511、一輕摻雜區512與一第一柵極區513，該PMOS區520包含一第二摻雜區521與一第二柵極區522。本實施例采用的基板300為一玻璃基板。繼續參閱圖2A，于該基板上沉積二氧化硅(Si02)作為緩沖層310。接著，以化學氣相沉積(Chemical vapor deposition)于該緩沖層310上形成一非晶硅 (amorphous silicon)層(圖中未示)；再以激光回火(Laser annealing)使該非晶硅層變成一復晶硅層320。然后，于該復晶硅層320上形成一光刻膠層(圖未示)，隨之對該光刻膠層(圖未示)進行一次半色調曝光顯影，形成具有兩種以上不同厚度的第一光刻膠層341。在本實施例中，該第一光刻膠層341位于該 NMOS區510、該PMOS區520與該電容區530上，并且該NMOS區510 以及該PMOS區520的第二柵極區522上的第一光刻膠層341厚度大于該電容區530以及該PMOS區520的第二摻雜區521上的第一光刻膠層341厚度。另外，該第一光刻膠層341的周緣最好略微大于該NMOS區510、該PMOS 區520與該電容區530，以避免通道摻雜的情形發生。其次，請參閱圖2B，以該第一光刻膠層341為罩幕，利用干或濕蝕刻去除部分復晶硅層320，而形成位于該NMOS區510上的第一半導體層321、位于該PMOS區520上的第二半導體層322與位于該電容區530上的第三半導體層323。在本實施例中，該復晶硅層320被過度蝕刻，以符合該NMOS 區510、該PMOS區520與該電容區530。其次，請參閱圖2C，利用灰化(Ash)來減少該第一光刻膠層341的厚度，以暴露該第三半導體層323以及位于該PMOS區520的第二摻雜區521上的第二半導體層322。其次，請參閱圖2D，以剩余的第一光刻膠層341為罩幕，進行P型離子(硼離子)的重摻雜離子植入830。藉此，于該第二半導體層322中形成PMOS 元件的源極/漏極322a。需別注意的是，PMOS元件的源極/漏極322a在后續 N型離子的重摻雜離子植入810與N型離子的輕摻雜離子植入820時會裸露出來，故P型離子的濃度必須遠高于后續N型離子的濃度，以避免極性改變。其次，參閱圖2E，移除剩余的第一光刻膠層341。然后，形成一層氮化硅(SiNx)或氧化硅(SiO》或兩者的組合覆蓋于部分該緩沖層310、該第一半導體層321、該第二半導體層322與該第三半導體層323上作為介電層330。接著，于該NMOS區510的該第一柵極區513與該輕摻雜區512上、該PMOS 區520的該第二柵極區522上以及部分該電容區530上形成一圖案化的金屬層350與一圖案化的第二光刻膠層342。在本實施例中，該第二光刻膠層342 經由一次曝光顯影形成；該金屬層350以該第二光刻膠層342為罩幕，經由蝕刻去除其未被該第二光刻膠層342覆蓋的部分所形成。另外，為了制作重疊(Overlap)型PMOS元件，本實施例的該第二光刻膠層342以及該金屬層350 的周緣會略大于該PMOS區520的該第二柵極區522，也就是與該第二摻雜區521部分重疊。繼續參閱圖2E。隨后，以該第二光刻膠層342與該金屬層350為罩幕，進行N型離子(砷離子)的重慘雜離子植入810。藉此，于該第一半導體層321
中形成NMOS元件的源極/漏極321a。這里需特別提醒的是，由于PMOS元件的源極/漏極322a此時裸露出來，所以需注意于控制N型離子的植入濃度與深度。另外，由于該緩沖層310此時亦裸露出來，因此該緩沖層310中會同時含有N型離子與P型離子。其次，參閱圖2F，利用灰化(Ash)來縮小該第二光刻膠層342的寬度，以暴露出位于該NMOS區510的該輕摻雜區512上的該金屬層350;再以該被縮小寬度的第二光刻膠層342為罩幕，將暴露出來的金屬層350去除。然后，以被縮小寬度的第二光刻膠層342以及金屬層350為罩幕，進行N型離子(磷離子)的輕摻雜離子植入820。藉此，于該第一半導體層321中形成輕摻雜漏極(LDD)321b。同樣的，由于PMOS元件的源極/漏極322a此時裸露出來，所以這里也需注意控制N型離子的植入濃度與深度。其次，參閱圖2G，去除該第二光刻膠層342以形成第一柵極352與第二柵極351，從而形成包含NMOS元件10與PMOS元件20的互補式金屬氧化物半導體薄膜晶體管以及儲存電容30。在本實施例中，部分該NMOS元件 IO設置于液晶顯示裝置的顯示區內，用來作為像素單元的開關元件，部分該 PMOS元件20與該NMOS元件10設置液晶顯示裝置的周邊電路，用來作為周邊電路的邏輯元件。其次，請參閱圖2H，于該基板300上形成一保護層360。然后，利用一次微影蝕刻定義出貫穿該保護層360與該介電層330的通孔360a，以顯露 NMOS元件的部分源極/漏極321a、 PMOS元件的部分源極/漏極322a以及部分第三半導體層323。接著，沉積金屬于該保護層360上與該通孔360a中，再進行一次微影蝕刻定義出第一源極/漏極導線372以及第二源極/漏極導線 371。在本實施例中，該第一源極/漏極導線372以及該第二源極/漏極導線371 填滿該通孔360a且覆蓋于該保護層360的部分表面。最后，如圖2I所示，于該保護層360上形成一平坦層380，再利用一次微影蝕刻定義出貫穿該平坦層380的通孔380a。然后，沉積一透明電極層390，
再進行一次微影蝕刻使其圖案化，而形成一液晶顯示裝置的薄膜晶體管陣列基板。由本實施例可見，本實施例制作互補式金屬氧化物半導體薄膜晶體管僅需兩道光罩，而制作薄膜晶體管陣列基板則需六道光罩，因此，可簡化微影蝕刻的制造工藝步驟以降低制造工藝困難度，以達到提高產能與降低制造成本的雙重效果。上述實施例僅為了方便說明而舉例而已，本發明所主張的權利范圍自應以權利要求范圍所述為準，而非僅限于上述實施例。
權利要求
1.一種半導體元件的制造方法，所述的方法包括下列步驟(A)提供一基板，所述的基板具有一N型金屬氧化物半導體NMOS區、與一P型金屬氧化物半導體PMOS區，其中所述的NMOS區包含一第一摻雜區、一輕摻雜區與一第一柵極區，所述的PMOS區包含一第二摻雜區與一第二柵極區；(B)于所述的基板上全面性形成一半導體層；(C)于所述的NMOS區與所述的PMOS區上的所述的半導體層上形成一第一光刻膠層，其中于所述的NMOS區與所述的PMOS區的所述的第二柵極區上的所述的第一光刻膠層的厚度大于其余所述的第一光刻膠層的厚度；(D)去除未被所述的第一光刻膠層覆蓋的所述的半導體層；(E)減少所述的第一光刻膠層的厚度，以暴露所述的PMOS區的所述的第二摻雜區上的所述的半導體層；(F)以剩余的所述的第一光刻膠層為罩幕，進行P型離子的重摻雜離子植入而形成一第一源極/漏極；(G)移除剩余的所述的第一光刻膠層；(H)依序于所述的基板與所述的半導體層上全面性形成一介電層與一金屬層；(I)于所述的NMOS區的所述的第一柵極區與所述的輕摻雜區上與所述的PMOS區的所述的第二柵極區上形成一第二光刻膠層；(J)去除未被所述的第二光刻膠層覆蓋的所述的金屬層；(K)以所述的第二光刻膠層為罩幕，進行N型離子的重摻雜離子植入而形成一第二源極/漏極；(L)縮小所述的第二光刻膠層的寬度，使于所述的NMOS區的所述的輕摻雜區上的所述的金屬層暴露出來；(M)去除未被所述的第二光刻膠層覆蓋的所述的金屬層；(N)以剩余的所述的第二光刻膠層為罩幕，進行N型離子的輕摻雜離子植入；以及(O)移除所述的第二光刻膠層，而形成一第一柵極與一第二柵極。
2. 如權利要求1所述的半導體元件的制造方法，所述的方法更包括形成一保護層于所述的介電層上，使其覆蓋所述的第一柵極與所述的第二柵極；形成多個第一通孔于所述的保護層與所述的介電層中，所述的這些第一通孔暴露出部分所述的第一源極/漏極以及所述的第二源極/漏極；以及形成一第一源極/漏極導線以及一第二源極/漏極導線于所述的這些第一通孔中，所述的第一源極/漏極導線與所述的第二源極/漏極導線分別電性連接到所對應的所述的第一源極/漏極與所述的第二源極/漏極。
3. 如權利要求2所述的半導體元件的制造方法，所述的方法更包括形成一平坦層于所述的保護層上，使其覆蓋所述的第一源極/漏極導線與所述的第二源極/漏極導線；形成一第二通孔于所述的平坦層中，所述的第二通孔暴露出所述的第二源極/漏極導線；以及形成一透明電極層于所述的平坦層上，其中所述的透明電極層經由所述的第二通孔連接到所述的第二源極/漏極導線。
4. 如權利要求1所述的半導體元件的制造方法，其中所述的基板與所述的半導體層之間另包含有一緩沖層，且所述的緩沖層中含有N型離子與P型離子。
5. 如權利要求1所述的半導體元件的制造方法，其中所述的半導體層為一復晶硅層。
6. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(B)中形成所述的半導體層的步驟，包括以化學氣相沉積，于所述的基板表面形成一非晶硅層；以及以激光回火，使所述的非晶硅層變成一復晶硅層。
7. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(C)中所述的第一光刻膠層是以半色調曝光顯影形成。
8. 如權利要求1所述的半導體元件的制造方法，其中所述的介電層的材料為氧化硅層、氮化硅層、或其組合。
9. 如權利要求1所述的半導體元件的制造方法，其中所述的金屬層的材料選自由鋁、鎢、鉻、鉬及其組合所組成的群組。
10. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(E)以灰化減少所述的第一光刻膠層的厚度。
11. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(F)中P 型離子的重摻雜離子植入制造工藝是植入硼離子。
12. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(I)中所述的第二光刻膠層以一曝光顯影制造工藝形成。
13. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(I)中所述的第二光刻膠層與所述的第二摻雜區部分重疊。
14. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(J)中，未被所述的第二光刻膠層覆蓋的所述的金屬層被去除后，剩余的所述的金屬層與所述的第二摻雜區部分重疊，而形成一重疊型PMOS元件。
15. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(K)中N 型離子的重摻雜離子植入制造工藝是植入砷離子或磷離子。
16. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(L)是以灰化縮小所述的第二光刻膠層的寬度。
17. 如權利要求1所述的半導體元件的制造方法，其中所述的步驟(N)中N 型離子的輕摻雜離子植入制造工藝是植入砷離子或磷離子。
全文摘要
本發明是有關于一種半導體元件的制造方法。該方法以兩次微影蝕刻的制造工藝步驟，包括進行第一次微影蝕刻形成一具有至少兩種不同厚度的第一光刻膠層，通過該第一光刻膠層定義出P型金屬氧化物半導體(PMOS)元件與N型金屬氧化物半導體(NMOS)元件的半導體層，再通過被灰化的該第一光刻膠層定義出PMOS元件的源/漏極；以及進行第二次微影蝕刻形成一第二光刻膠層，通過該第二光刻膠層定義出PMOS元件與NMOS元件的柵極，再通過被灰化的該第二光刻膠層定義出NMOS元件的輕摻雜漏極(LDD)。
文檔編號H01L21/70GK101150092SQ20071016993
公開日2008年3月26日申請日期2007年11月8日優先權日2007年11月8日
發明者廖盈奇, 鄭逸圣, 陳亦偉, 陳明炎申請人:友達光電股份有限公司

完整全部詳細技術資料下載