專利名稱：具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種三維堆棧芯片結(jié)構(gòu)及其制造方法；特別是有關(guān)于一種具 垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)及其制造方法。
背景技術(shù)：
為了迎合未來電子產(chǎn)品的輕薄短小、省電與高效能的需求趨勢，目前傳 統(tǒng)半導體二維(2D)芯片的構(gòu)裝與線路連接方式已經(jīng)不符合未來的產(chǎn)品需求。因 此，將二維的芯片導線布局方式改為三維(3D)的連接方式將可以有效解決傳統(tǒng) 二維芯片導線布局方式所遭遇的技術(shù)瓶頸。三維芯片的堆棧方式可以有效增 加單位面積的元件密度、降低芯片尺寸大小與能量損耗等優(yōu)點。
美國專利第5,279,991號揭示一種三維堆棧芯片制造方法，先切割晶片將 各個芯片分離出來后，將多個芯片堆棧起來，再利用金屬真空濺射方法與光 刻工藝形成堆棧芯片的芯片側(cè)壁導線連接。美國專利第5,517,057號、第 5,502,667號、第5,561,622號、第5,563,086號、第5,614,277號、第5，648，684 號、第5,763,943號、第5,907,178號及第5,930，098號揭示的三維堆棧芯片 制造方法先切割晶片將各個芯片分離出來，再將欲堆棧的芯片堆棧起來，之 后再利用金屬真空濺射方式與光刻工藝形成堆棧芯片的芯片側(cè)壁導線連接。 前述三維堆棧芯片制造方法應用于相同尺寸大小芯片的堆棧。不同尺寸大小 的芯片則放于被堆棧芯片的最上層，而利用打線方式形成金屬連接。美國專 利第6,177,296號揭示的一種三維堆棧芯片制造方法先將晶片切割分離出各個 芯片后，再將欲堆棧的芯片堆棧起來，再利用導電膠形成堆棧芯片的芯片側(cè) 壁金屬連接。美國專利第6,188,129號揭示的三維堆棧芯片制造方法先將晶片
7切割分離出各個芯片后，再將欲堆棧的芯片堆棧起來，之后再利用金屬真空 濺射方式與光刻工藝形成堆棧芯片的芯片側(cè)壁金屬連接，并且直接形成錫球
凸塊于堆棧芯片的側(cè)壁上。美國專利第7,102,238號揭示的一種三維堆棧芯片 制造方法以晶片級方式形成金屬導線于晶片正面、背面及芯片邊緣的側(cè)壁。 芯片的堆棧方式利用芯片間的錫球凸塊作電性連接導通。美國專利第 7,208,343號揭示的三維堆棧芯片制造方法先切割晶片以分離各個芯片，再將 欲堆棧的芯片堆桟起來，之后再利用導電膠形成堆棧芯片的側(cè)壁金屬連接。
前述己知的各種三維堆棧芯片制造方法均需使用相當昂貴的設備并且工 藝復雜耗時，使得這些三維堆棧芯片制造方法花費相當髙的成本。據(jù)此，亟 待提供一種可降低制造成本的三維堆棧芯片結(jié)構(gòu)及其制造方法。
發(fā)明內(nèi)容
本發(fā)明提供一種具垂直電性自我連接的三維堆桟芯片結(jié)構(gòu)及其制造方 法，采用非光刻工藝的低成本無電鍍技術(shù)(electroless plating technique)來完成 三維堆棧芯片間的垂直電性自我連接。
本發(fā)明提供的一種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，包括從 下至上堆棧的多數(shù)個芯片，其中至少兩個所述的芯片分別具有多數(shù)個金屬墊 對應其至少一芯片側(cè)邊；多數(shù)層第一絕緣層，分別形成于每一該芯片的一第 一表面上方并曝露出所述的金屬墊，而每一該金屬墊上方形成一電性接觸穿 過該第一絕緣層；多數(shù)層電性導線層，形成于每一該芯片的該第一絕緣層上 方，該電性導線層包含多數(shù)條電性導線延伸至該芯片對應所述的金屬墊的該 芯片側(cè)邊，每一該金屬墊通過其電性接觸電性連接于對應的一條前述電性導 線；多數(shù)層第二絕緣層，形成于每一該芯片的該第一絕緣層上方包覆該芯片 并使其該芯片側(cè)邊的所述的電性導線裸露出來；及多數(shù)條垂直電性導線，形 成于所述的堆棧芯片的該芯片側(cè)邊并電性連接裸露于該芯片側(cè)邊的所述的電 性導線，以建立該三維堆棧芯片的垂直電性自我導通。另一方面，本發(fā)明提供的一種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu) 制造方法步驟包括提供一晶片，該晶片上形成有多數(shù)個芯片，相鄰的所述 的芯片之間具有一切割道，每一該芯片具有多數(shù)個金屬墊；形成一凹溝于該 晶片上每一切割道中；形成一第一絕緣層于該晶片上并于其中形成多數(shù)個開 口，以使所述的金屬墊曝露出來；形成一電性導線層于該第一絕緣層上，該 電性導線層包含多數(shù)條電性導線延伸跨越所述的凹溝，并使所述的金屬墊分 別電性連接對應的一條該電性導線；形成一第二絕緣層于該電性導線層上方; 將一臨時基板貼合于該第二絕緣層上；將該晶片底部薄化至所述的凹溝位置 對應處；移除該臨時基板，以得到一包含前述電性導線層的晶片；將多數(shù)個 包含前述電性導線層的晶片對位接合堆棧在一起；形成一溝槽于堆棧的所述 的晶片對接的每一切割道中，以側(cè)向裸露出每一條該電性導線的一部份；進 行無電鍍工藝，以于每一溝槽的一側(cè)壁形成多數(shù)條垂直電性導線電性連接該 側(cè)壁處被裸露的所述的電性導線；及進行晶片切割，以形成多數(shù)個三維堆棧 芯片。
此外，本發(fā)明提供另一種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其 包括互相堆棧的至少兩個芯片，每一該芯片對應其至少一芯片側(cè)邊具有多 數(shù)個金屬墊； 一電性導線層，形成于每一該芯片的上表面，該電性導線層包 含多數(shù)條電性導線，其中每一該金屬墊電性連接一條前述電性導線； 一第一 絕緣層，形成于下層芯片上表面上方并裸露出所述的電性導線的一部份；一 第二絕緣層，形成于上層芯片上表面上方包覆該上層芯片并側(cè)向裸露出其所 述的電性導線的一部份；及多數(shù)條垂直電性導線，形成于該上層芯片至少一 該芯片側(cè)邊并分別電性連接其一條側(cè)向裸露的該電性導線與該下層芯片對應 的一條前述電性導線。
本發(fā)明還提供一種具電性自我連接的芯片制造方法，其包括提供一芯 片，該芯片具有多數(shù)個金屬墊形成于其一表面上；及進行無電鍍工藝，以形 成一金屬層于每一該金屬墊外表面上，其中相鄰的所述的金屬墊間的金屬層彼此電性接觸。
本發(fā)明還提供另一種具電性自我連接的三維堆棧芯片制造方法，其包括: 提供一第一芯片，該第一芯片具有多數(shù)個金屬墊于其一表面下方；形成一第 一絕緣層于該第一芯片的該表面上方，并使所述的金屬墊曝露出來；提供一 第二芯片，該第二芯片具有多數(shù)個金屬墊于其一表面下方；形成一第二絕緣 層于該第二芯片的該上表面上方，并使所述的金屬墊曝露出來；形成一間隔 層于該第一芯片的該第一絕緣層上；將該第二芯片以金屬墊對金屬墊方式對 接堆棧于該第一芯片上方；及進行無電鍍工藝，以形成一金屬接觸于每一對 對應的所述的金屬墊之間。
本發(fā)明采用簡單的無電鍍工藝來完成本發(fā)明三維堆棧芯片的垂直電性自 我連接，并不需使用到昂貴的硅穿孔(Through Silicon Via, TSV)技術(shù)來建立垂 直電性導通。故本發(fā)明提供了一種具低成本優(yōu)勢的三堆棧芯片結(jié)構(gòu)及其制造 方法。
圖1A至圖1B為顯示一芯片的金屬墊間電性自我連接形成技術(shù)的示意圖； 圖2A至圖2J為根據(jù)本發(fā)明的一實施例的具垂直電性自我連接的三維堆
棧芯片結(jié)構(gòu)制造方法各步驟對應的結(jié)構(gòu)截面示意圖； 圖3A為圖2J的三維堆棧芯片結(jié)構(gòu)的上視示意圖； 圖3B為圖3A沿A-A'線的側(cè)視示意圖； 圖3C為圖3A沿B-B'線的截面示意圖4A至圖4D為顯示本發(fā)明三維堆棧芯片結(jié)構(gòu)的各種電性連接示意圖； 圖5A至圖5C為圖2的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)制造方
法的一變化例各步驟對應的結(jié)構(gòu)截面示意圖6為根據(jù)本發(fā)明的另一實施例的具垂直電性自我連接的三維堆棧芯片
結(jié)構(gòu)截面示意圖；及圖7為根據(jù)本發(fā)明的又另一實施例的具金屬墊間電性自我連接的堆棧芯 片結(jié)構(gòu)截面示意圖。
附圖標號
2a、 2b、 2c、 2d——三維堆棧芯片
10--—芯片102—-金屬墊
104—-金屬層
20、 20a、 20b、 20c——晶片
21-…臨時基板
60、 62、 70、 72——芯片64-—-黏著層
200a、 200b——芯片201 —-凹溝
202----金屬墊203—--第一絕緣層
204—開口205—--電性導線層
205a----電性導線206—-第二絕緣層
207—-溝槽208—-開口
209…-垂直電性導線210—-金屬接觸
211——導電凸塊212—--絕緣性保護層
602、 622——金屬墊
603a、 603b——第一電性導線
604…-第一絕緣層
623a、 623b——第二電性導線
624—-第二絕緣層
625a、 625b——垂直電性導線
626--金屬接觸627—--導電凸塊
702、 722--金屬墊704、724-—絕緣層
725——間隔層726—--金屬接觸
具體實施例方式
圖1A及圖IB為一芯片IO上各金屬墊102間電性自我連接形成技術(shù)的示 意圖，其采用無電鍍工藝(electroless plating process)將金屬104沉積于各金屬 墊102上，使沉積的金屬104等向長大，進而在各金屬墊102間形成金屬橋 接，以形成各金屬墊102間的電性自我連接。本發(fā)明將此一概念進一步應用 在三維堆棧芯片的架構(gòu)，以簡單的無電鍍工藝建立三維堆棧芯片間的垂直電 性導通。
本發(fā)明具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)及其制造方法，通過以 下實施例配合附圖，將予以詳細說明如下
圖2A至圖2J是根據(jù)本發(fā)明的一實施例的具垂直電性自我連接的三維堆 桟芯片結(jié)構(gòu)制造方法各步驟對應的結(jié)構(gòu)截面示意圖。請參照圖2A，首先提供 一晶片20，例如硅晶片，該晶片20上形成有多數(shù)個芯片200a、 200b，相鄰 的所述的芯片200a、 200b之間具有一切割道(未示出)，并且每一該芯片200a 及/或200b具有多數(shù)個金屬墊202，例如鋁墊。請參照圖2B，利用切割刀具 或激光或刻蝕方式于該晶片20上每一切割道形成一凹溝201。接著，形成一 第一絕緣層203于該晶片20上方并填入所述的凹溝201。之后，形成多數(shù)個 開口 204于該第一絕緣層203中，以曝露出所述的金屬墊202。請參照圖2C， 形成一電性導線層205于該第一絕緣層203上。該電性導線層205包含多數(shù) 條電性導線延伸跨越所述的凹溝201，并使所述的金屬墊202分別電性連接對 應的一條該電性導線205a。該電性導線層205可以是一鋁金屬層或銅金屬層 并可包含有附著層金屬鈦(Ti)或鎢化鈦(TiW)或鉻(Cr)等金屬材料。請參照圖 2D，接著形成一第二絕緣層206于該電性導線層205上方，該第二絕緣層206 可以是一具芯片黏著功能的絕緣層。請參照圖2E，將一臨時基板(handling substrate)21暫時貼合于該第二絕緣層206上，并將該晶片20背面研磨薄化至 所述的凹溝201對應位置處。本發(fā)明薄化的晶片厚度較佳小于20微米(li m)。
12之后，再將該臨時基板21從該晶片20上方移除，以形成具有該電性導線層 205的薄化晶片。請參照圖2F，重復前述步驟，分別形成多個具有該電性導 線層205的薄化晶片20a、 20b。將所述的具有該電性導線層205的薄化晶片 20a、 20b與具有該電性導線層205的前述薄化晶片20及一未薄化的具有該電 性導線層205的晶片20c對位接合堆棧在一起，其中所述的第二絕緣層206 可以具有芯片黏著功能或者例如所述的晶片兩兩之間利用黏著層彼此接合(未 示出)。請參照圖2G，形成一溝槽207于堆棧的所述的晶片20、 20a、 20b、 20c對接的每一切割道中，以側(cè)向裸露出每一條該電性導線205a的一部份， 同時于該最上層晶片20的該第二絕緣層206中形成多數(shù)個開口 208，以使其 該電性導線層205的部份表面曝露出來。請參照圖2H，接著進行無電鍍工藝 (elctroess plating process),以在所述的電性導線205a的側(cè)向裸露部份沉積一 金屬層，通過所述的金屬層的等向成長使相鄰所述的金屬層彼此接觸，而形 成一垂直電性導線209連接對應的所述的電性導線205。同時形成一金屬接觸 210于最上層晶片20的該第二絕緣層206中并電性接觸對應的一該金屬墊 202。通過前述無電鍍工藝即可在所述的堆棧晶片20、 20a、 20b、 20c的各溝 槽207側(cè)壁形成多數(shù)條前述垂直電性導線209。所述的垂直電性導線209及金 屬接觸210可以包含銅、鎳、錫、金或其組合。請參照圖21，接著形成導電 凸塊211例如錫球凸塊于該最上層晶片20的所述的金屬接觸210上方，以提 供與外界電性導通的路徑。請參照圖2J，進行晶片切割，以形成多數(shù)個具有 垂直電性自我連接的三維堆棧芯片2a、 2b。
圖3A是前述具有垂直電性自我連接的三維堆棧芯片2a、 2b的上視示意 圖，圖3B是圖3中沿A-A'線的側(cè)面示意圖，及圖3C是圖3A沿B-B'線的截 面示意圖，其中圖3C是對應圖2J的三維堆棧芯片2b截面結(jié)構(gòu)，其中元件標 號已從附圖中省略。
本發(fā)明方法形成的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)可以有如圖 4A至圖4D的垂直電性連接方式，其中圖4A是具有第二芯片至第四芯片(IC2-IC3-IC4)之間的垂直電性連接，圖4B是具有第二芯片與第四芯片 (IC2-IC4)之間的垂直電性連接，圖4C是具有第三芯片(IC3)與外界的電性連 接，而圖4D是具有第二芯片(IC2)與外界的電性連接。此外，如果最下層芯片 欲與外界電性連接，則于其它層芯片可設計不與其鋁墊相連接的電性導線層
橫跨其相鄰切割道。
再者，本發(fā)明還可形成一保護層于所述的三維堆桟芯片2a、 2b的各芯片
側(cè)壁覆蓋并保護所述的垂直電性導線，如圖5A至圖5C所示。圖5A為圖2H 的對應工藝步驟完成后，接著再形成一絕緣性保護層212于該上層芯片20的 所述的金屬接觸210上方，并同時覆蓋所述的垂直電性導線209，并使所述的 金屬接觸210曝露出來。請參照圖5B，接著形成一導電凸塊211于該上層芯 片20的一該金屬接觸210上方，以建立與外界電性連接的路徑。請參照圖5C， 接著進行晶片切割，以形成多數(shù)個三維堆棧芯片2c、 2d。
圖6為根據(jù)本發(fā)明另一實施例的三維堆桟芯片結(jié)構(gòu)截面示意圖，在此一 實施例中，該三維堆棧芯片包括兩個不同芯片尺寸大小的芯片60、 62，兩者 通過一黏著層64接合堆棧在一起。該芯片60具有多數(shù)個金屬墊602，例如鋁 墊。 一第一電性導線層形成于該芯片60上表面，該第一電性導線層包括多數(shù) 條第一電性導線603a、 603b，以使所述的金屬墊602電性連接至一條對應的 第一電性導線603a、 603b。 一第一絕緣層604形成于該第一電性導線層上方 并使所述的第一電性導線603a、 603b的部份表面裸露出來。該芯片62具有 多數(shù)個金屬墊622，例如鋁墊。 一第二電性導線層形成于該芯片62上方，該 第二電性導線層包括多數(shù)條第二電性導線623a、 623b，分別延伸至該芯片62 的相對芯片側(cè)邊，而使所述的第二電性導線623a、 623b側(cè)向裸露出來。該芯 片62的一該金屬墊622電性連接至一條對應的第二電性導線623b。 一第二絕 緣層624形成于該第二電性導線層上方，并使該第二電性導線623a的部份表 面曝露出來。在此一實施例中進行無電鍍工藝，以在所述的第一電性導線603a 及603b被裸露的部份及所述的第二電性導線623a、 623b側(cè)向裸露的部份分
14別沉積一金屬層。所述的金屬層等向成長直至彼此接觸，而形成一條垂直電
性導線625a于對應的該第一電性導線603a與該第二電性導線623a之間，及 形成一條垂直電性導線625b于對應的該第一電性導線603b與該第二電性導 線623b之間。同時沉積形成一金屬接觸626于該第二絕緣層624中并電性接 觸一對應的第二電性導線623a。接著，形成多數(shù)個導電凸塊627例如錫球凸 塊于該第二絕緣層624上方，以使該第二電性導線623a可與外界建立電性連 接。在此一實施例中，所述的第一電性導線603a及603b與所述的第二電性 導線623a、 623b與圖2的所述的電性導線205a材質(zhì)相同，而所述的垂直電性 導線625a、 625b與圖2的所述的垂直電性導線209材質(zhì)相同。被堆棧的該芯 片62的厚度較佳小于20微米(li m)。
本發(fā)明利用無電鍍工藝形成電性自我連接導線的概念還可應用于兩個芯 片間金屬墊互相相對的電性自我連接。圖7為本發(fā)明又另一實施例的結(jié)構(gòu)截 面示意圖。在此一實施例中，本發(fā)明的芯片堆棧結(jié)構(gòu)包括兩個正面對正面彼 此對位接合堆桟在一起的芯片70、 72，其中該芯片70具有多數(shù)個金屬墊702， 例如鋁墊，而一絕緣層704形成于該芯片70上方，并使所述的金屬墊702的 部份表面曝露出來。該芯片72具有多數(shù)個金屬墊722，例如鋁墊，而另一絕 緣層724形成于該芯片72上，并使所述的金屬墊722的部份表面曝露出來。 在此一實施例中，所述的芯片70、 72正面對正面彼此對位接合堆棧在一起， 并使所述的金屬墊702、 722互相對位。 一間隔層725介于所述的芯片70、 72 之間以于兩者間形成間隙。在此一實施例中，進行無電鍍工藝以沉積形成一 金屬接觸726于每一對對應的所述的金屬墊702、 722之間。
本發(fā)明方法除了可應用于芯片對芯片的堆棧外，還可應用于芯片對晶片 或晶片對晶片的晶片級構(gòu)裝工藝。
以上所述僅為本發(fā)明的具體實施例而己，并非用以限定本發(fā)明的權(quán)利要 求；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包 含在保護范圍內(nèi)。
1權(quán)利要求
1. 一種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，該三維堆棧芯片結(jié)構(gòu)包括多數(shù)個芯片，所述的芯片從下至上呈三維堆棧結(jié)構(gòu)，至少二個所述的芯片分別具有多數(shù)個金屬墊對應其至少一芯片側(cè)邊；一第一絕緣層，形成于每一所述的芯片的一第一表面上方并曝露出所述的金屬墊，每一該金屬墊上方形成一電性接觸穿過所述的第一絕緣層；一電性導線層，形成于每一所述的芯片的第一絕緣層上方，該電性導線層包含多數(shù)條電性導線延伸至所述的芯片對應所述的金屬墊的芯片側(cè)邊，每一金屬墊通過其電性接觸電性連接于對應的一條前述電性導線；一第二絕緣層，形成于每一所述的芯片的第一絕緣層上方包覆該芯片并使其芯片側(cè)邊的所述的電性導線裸露出來；及多數(shù)條垂直電性導線，形成于所述的芯片側(cè)邊并電性連接裸露于所述的芯片側(cè)邊的所述的電性導線。
2. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，該三維堆棧芯片結(jié)構(gòu)還包含多數(shù)個導電凸塊位于最上層芯片的第一表面上方并電性耦接于對應的所述的電性導線。
3. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征 是，所述的第二絕緣層具有芯片黏著功能。
4. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的芯片兩兩之間具有一黏著層。
5. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的電性導線層的所述的電性導線包含鋁或銅。
6. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的電性導線含有鈦、鎢化鈦或鉻組成的金屬附著層。
7. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的垂直電性導線以無電鍍沉積方法形成。
8. 如權(quán)利要求7所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的垂直電性導線包含銅、鎳、錫、金或其組合。
9. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，被堆棧的每一所述的芯片厚度小于20微米。
10. 如權(quán)利要求1所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，該三維堆棧芯片結(jié)構(gòu)還包含一保護層包覆所述的垂直電性導線。
11. 一種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，該三維堆棧芯片結(jié)構(gòu)包括互相堆棧的至少兩個芯片，每一所述的芯片對應其至少一芯片側(cè)邊具有多數(shù)個金屬墊；一電性導線層，形成于每一所述的芯片的上表面，該電性導線層包含多數(shù)條電性導線，其中每一所述的金屬墊電性連接一條前述電性導線；一第一絕緣層，形成于下層芯片上表面上方并裸露出所述的電性導線的一部份；一第二絕緣層，形成于上層芯片上表面上方包覆所述的上層芯片并側(cè)向裸露出其所述的電性導線的一部份；及多數(shù)條垂直電性導線，形成于所述的上層芯片至少一芯片側(cè)邊并分別電性連接其一條側(cè)向裸露的電性導線與所述的下層芯片對應的一條前述電性導線。
12. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆桟芯片結(jié)構(gòu)，其特征是，所述的芯片具有相同尺寸大小或不同尺寸大小。
13. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，該三維堆棧芯片結(jié)構(gòu)還包含多數(shù)個導電凸塊位于所述的第二絕緣層上方，其中所述的上層芯片的至少一條前述電性導錢與一所述的導電凸塊電性耦接。
14. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的垂直電性導線以無電鍍沉積方法形成。
15. 如權(quán)利要求14所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的垂直電性導線包含銅、鎳、錫、金或其組合。
16. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的上層芯片與下層芯片的所述的電性導線包含鋁或銅。
17. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，所述的電性導線含有鈦、鎢化鈦或鉻組成的金屬附著層。
18. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，該三維堆棧芯片結(jié)構(gòu)還包含一絕緣性黏著層介于所述的上層芯片與下層芯片之間。
19. 如權(quán)利要求11所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)，其特征是，被堆棧的所述的芯片厚度小于20微米。
20. —種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)的制造方法，其特征是，該方法包括提供一晶片，該晶片上形成有多數(shù)個芯片，相鄰的所述的芯片之間具有一切割道，每一所述的芯片具有多數(shù)個金屬墊；形成一凹溝于所述的晶片上每一切割道中；形成一第一絕緣層于所述的晶片上并于其中形成多數(shù)個開口，以使所述的金屬墊曝露出來；形成一電性導線層于所述的第一絕緣層上，該電性導線層包含多數(shù)條電性導線，以使所述的金屬墊分別電性連接對應的一條電性導線，所述的電性導線延伸跨越所述的凹溝；形成一第二絕緣層于所述的電性導線層上方；將一臨時基板貼合于所述的第二絕緣層上；將所述的晶片底部薄化至所述的凹溝位置對應處；移除所述的臨時基板，以得到一包含前述電性導線層的晶片；將多數(shù)個包含前述電性導線層的晶片對位接合堆棧在一起；形成一溝槽于堆棧的所述的晶片對接的每一切割道中，以側(cè)向裸露出每一條所述的電性導線的一部份；進行無電鍍工藝，以于每一溝槽的一側(cè)壁形成多數(shù)條垂直電性導線，以電性連接所述的側(cè)壁處被裸露的所述的電性導線；及進行晶片切割，以形成多數(shù)個三維堆棧芯片。
21. 如權(quán)利要求20所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)的制造方法，其特征是，在形成前述溝槽于堆棧的所述的晶片的每一切割道之前，還包含將前述堆棧的所述的晶片對位接合堆棧于一未薄化包含前述電性導線層的晶片上。
22. 如權(quán)利要求20所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)的制造方法，其特征是，在進行晶片切割之前，還包含形成多數(shù)個導電凸塊于最上層晶片的所述的第二絕緣層上方，藉以提供后續(xù)形成的每一所述的三維堆棧芯片與外界的電性導通。
23. 如權(quán)利要求20所述的具垂直電性自我連接的三維堆桟芯片結(jié)構(gòu)的制造方法，其特征是，所述的第二絕緣層具有芯片黏著功能。
24. 如權(quán)利要求20所述的具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)的制造方法，其特征是，所述的垂直電性導線包含銅、鎳、錫、金或其組合。
25. —種具電性自我連接的芯片制造方法，其特征是，該制造方法包括提供一芯片，該芯片具有多數(shù)個金屬墊形成于其一表面上；及進行無電鍍工藝，以形成一金屬層于每一所述的金屬墊外表面上，其中相鄰的所述的金屬墊間的所述的金屬層彼此電性接觸。
26. —種具電性自我連接的三維堆棧芯片制造方法，其特征是，該制造方法包括提供一第一芯片，該第一芯片具有多數(shù)個金屬墊于其一表面下方；形成一第一絕緣層于所述的第一芯片的表面上方，并使所述的金屬墊曝露出來；提供一第二芯片，該第二芯片具有多數(shù)個金屬墊于其一表面下方；形成一第二絕緣層于所述的第二芯片的上表面上方，并使所述的金屬墊曝露出來；形成一間隔層于所述的第一芯片的第一絕緣層上；將所述的第二芯片以金屬墊對金屬墊方式對接堆桟于所述的第一芯片上方；及進行無電鍍工藝，以形成一金屬接觸于每一對對應的所述的金屬墊之間。
全文摘要
本發(fā)明提供一種具垂直電性自我連接的三維堆棧芯片結(jié)構(gòu)及其制造方法，是于三維堆棧芯片間形成各自的電性導線層延伸至各芯片側(cè)壁，再利用這些埋于各層間并外露于芯片側(cè)壁的電性導線層進行無電鍍金屬自我沉積而等向長大，以沿著堆棧芯片側(cè)壁形成一垂直電性導線連接各個電性導線層，進而完成三維堆棧芯片的垂直電性自我連接。
文檔編號H01L25/00GK101465343SQ200710160820
公開日2009年6月24日 申請日期2007年12月18日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者張恕銘 申請人:財團法人工業(yè)技術(shù)研究院