專利名稱：晶體管結構及其制造方法
技術領域：
本發明總地涉及半導體器件，更特別地，涉及新型晶體管及其制造方法,3由于半導體器件按比例縮小以實現高性能和高密度電路，因此器件的橫 成為嚴重的問題。交叉擴散改變了柵極導體的功函數，并因此使晶體管的闊值電壓(Vt)偏移。在電路方面，偏移的Vt增加了晶體管的失配，導致低的電路性能或者甚至是電路失效。圖1示出了現有技術的FET。該現有技術FET的特征特性是發生在N 和P型摻雜區域的結130處的摻雜劑交叉擴散。如圖1所示，大部分的N型 摻雜劑交叉擴散發生在最靠近摻雜有N型摻雜劑離子的柵極電極區域120 的P/N結130處，同時大部分的P型摻雜劑交叉擴散發生在最靠近摻雜有P 型摻雜劑離子的柵極電極區域110的P/N結130處。如圖1所示，與結130 的底部附近相比，更大的摻雜劑交叉擴散的總體比例發生在結130的頂部附 近，主要因為摻雜劑被注入到柵極導體的靠近頂表面的區域。圖1的現有技術FET受到下述缺陷的困擾，即，在NFET和PFET之間 需要大的間隔以防止發生在P/N結130處的摻雜劑交叉擴散的不利影響。發 生在P/N結130處的摻雜劑交叉擴散的不利影響包括較高的器件失配。隨著 半導體器件的縮小，迫使業界將器件例如NFET和PFET放置在相對彼此日 益減小的距離處。然而，在圖1的現有技術的FET的情況下，芯片設計者受 到限制，因為NFET和PFET之間的距離不能比摻雜劑交叉擴散區域更靠近， 該摻雜劑交叉擴散發生在N和P型摻雜區域的結130處。圖2示出另一現有技術FET，這種現有技術FET的特征特性在于完全 去除了圖1所示的發生在N和P型摻雜區域的結130處的摻雜劑交叉擴散區 域。在其位置處，導電材料互連層190例如鴒塞(plug)和TiN層形成在間 隔物(spacer) 170、摻雜以N型摻雜劑離子的柵極電極區域120、摻雜以P
型摻雜劑離子的柵極電極區域110之上，以及在去除圖l所示的摻雜劑交叉 擴散區域所產生的空間中。圖2的現有技術FET受到下述缺陷的困擾，即，降低了芯片密度并增大 了晶體管的源和漏區短路的風險。由于從結130完全去除柵極，因此需要柵 極導體的末端在有源區上延伸以維持對溝道區的柵極控制并防止源/漏短路。 在當前技術狀態的半導體制造技術中，N和P摻雜區之間的最小間隔太小而N/P間隔，這導致較低的芯片密度。現有技術還需要在完全去除的柵極導體 區域上形成鴒塞或TiN層以連接n和p摻雜的柵極導體。類似地，很小的 NZP間隔不具有足夠的空間以允許形成這些結構而不使晶體管的源/漏短路。 本領域中需要的是改善的N和P結，其減小了摻雜劑交叉擴散而不損害 芯片密度。發明內容本發明涉及一種晶體管結構及其制造方法。第一實施例涉及一種半導體結構，包括第一柵極電極區、第二柵極電極 區和硅化物層。第 一柵極電極區包括用于第 一器件的摻雜有第 一 離子的柵極 電極材料。第二柵極電極區包括用于第二器件的摻雜有第二離子的柵極電極 材料。柵極電極區在第一和第二區的結處被部分去除。硅化物層在部分去除 的才冊才及電才及區上。第二實施例涉及一種形成半導體結構的方法，包括兩個摻雜步驟和一去 除步驟。 一個摻雜步驟包括在柵極材料的第一區域中用第一導電類型的離子 摻雜柵極材料，同時基本使柵極材料的第二區域免于第一導電類型摻雜。該 摻雜步驟形成了結，在該結處第 一導電類型的摻雜區與第二導電類型的摻雜 區鄰接。去除步驟包括去除部分結以使第一導電類型的摻雜區僅在結的保留 部分處與第二導電類型的摻雜區鄰接。本發明解決了與現有技術晶體管相關的前述問題。更具體地，本發明部 分去除了結附近柵極的頂部，該處摻雜劑交叉擴散最高，而沒有使源/漏短路 的風險。隨后的自對準硅化工藝連接N+ZP+柵極導體，而不需要單獨的互連 層。至少出于前述原因，本發明改進了晶體管技術。
在所附權利要求中特別闡明了本發明的特征和元件特性。附圖僅用于說 明目的而不是按比例繪制。此外，圖中相同的數字表示相同的特征。然而， 通過結合附圖參考下面的詳細說明，可以更好地理解本發明自身，包括構造 和操作方法，附圖中圖1示出了現有技術的場效應晶體管("FET，，)； 圖2示出了另 一現有技術的FET; 圖3示出了根據本發明第一實施例的FET;以及 圖4A-4F示出了形成圖3的FET的方法。
具體實施方式
現在將參考附圖描述本發明。在圖中，以簡化方式描繪并示意性表示了 結構的各個方面以更清楚地描述和示出本發明。作為概要和導言，本發明的實施例涉及一種半導體結構及其制造方法。 所有實施例包括在用于第一器件110的第一柵極電極區和用于第二器件120 的第二柵極電極區的結130處被部分去除的柵極電極材料，該第一柵極電極 區包括摻雜有第 一 離子的柵極材料，該第二柵極電極區包括摻雜有第二離子將參考圖3描述本發明的第一實施例，其示出了在第一柵極電極區和第 二柵極電極區的結130處被部分去除的電極材料，第一柵極電極區包括用于 第一器件IIO的摻雜有第一離子的柵極材料，第二柵極電極區包括用于第二 器件120的摻雜有第二離子的柵極材料。注意，如圖3所示，雖然部分去除 了結130，但是摻雜劑交叉擴散仍然發生，然而摻雜劑交叉擴散已顯著降低。 雖然圖3示出了結130處發生的摻雜劑交叉擴散的剩余區域，但本領域技術 人員將意識到，通過部分去除結130可以去除摻雜劑交叉擴散的整個區域。與圖2所示的現有技術不同，圖3所示的第一實施例并不去除整個P/N 結130。保留部分P/N結130的優點在于柵極導體保持連續且防止了源/漏短替代地，第一實施例包括在第一柵極電極區、結130、以及第二柵極電極區 之上的硅化物150，第一柵極電極區包括用于第一器件IIO的摻雜有第一離
子的柵極材料，第二柵極電極區包括用于第二器件120的摻雜有第二離子的柵極材料。硅化物150的目的是在兩個相反摻雜的柵極導體區之間形成低電阻連接。此外，與圖1所示的現有技術不同，圖3所示的第一實施例最小化了 P/N結130的具有最大的摻雜劑交叉擴散可能性的部分。由于柵極導體的頂 部區域附近摻雜劑濃度最高，因此具有最小化了 P/N結130的具有最大的摻 雜劑交叉擴散可能性的部分的優點。因此，第一實施例使芯片設計者能在彼 此更靠近的距離內將PFET和NPET間隔開，由此實現更大的芯片密度，這 是半導體工業的進展中一直追求的目的。注意，圖3所示的第一實施例包括的材料是各種各樣的。硅化物150優 選包括金屬硅化物，例如NiSix、 NiPtSix、 CoSix、 TiSix、 YbS^或ErSix。襯 底140優選包括半導體材料，包括Si、 SiGe、 SiC或GaAs。最后，第一和 第二柵極電極區(分別為110和120)的柵極材料都包括導電材料，例如摻 雜的半導體材料、金屬、金屬硅化物或金屬氮化物，更具體地，包括Si、 SiGe、 NiSix、 TiSix、 W、 TiN、 TaN、或者這些材料的兩種或更多的組合。圖4A-4F示出用于形成圖3的FET的方法。在圖4A中，示出了基本器 件。基本器件包括柵極材料190,兩個間隔物170在導電材料190的兩側。 在此，如上所述，柵極材料優選是導電材料，例如金屬硅化物或金屬氮化物， 更具體地，包括Si、 SiGe、 NiSix、 TiSix、 TiN或TaN。柵極材料190沉積在 襯底160上。在此，如上所述，襯底160包括半導體材料，例如Si、 SiGe、 SiC或GaAs。如圖4B所示，在柵極材料的第一區域110中用第一導電類型的離子摻 雜柵極材料。在圖4B中，第一導電類型的離子包括P型離子。同時，用掩 模層180使柵極材料的第二區域120免于第一導電類型摻雜。在圖4B所示的第一區域110的摻雜之后，在圖4C中第二區域120被 摻雜。類似于圖4B，在用第二導電類型的離子摻雜第二區域120的同時， 用掩模層180使第一區域IIO免于第二導電類型的摻雜。在圖4B所示的說 明性示例中，第二導電類型的離子包括N型離子。如本領域技術人員認識到 的，第一區域110可^支摻雜N型離子且第二區域120可摻雜P型離子。一旦第一和第二區域(分別為110和120)兩者都被摻雜，則產生了結 130，在該處第一導電類型的摻雜區鄰接第二導電類型的摻雜區。注意，圖
4D所示的結130與現有4支術圖1所示的N/P結130相似。然而，與圖1所 示的現有技術不同，圖4D所示的結130將被顯著減小。通過使用暴露第一和第二區域(分別為110和120)之間的結130的掩 模層180，結130被顯著減小，并且實現柵極電極區的部分蝕刻。在圖4D中，已經將結130部分去除。在本發明一優選實施例中，將去 除結130的百分之五十至七十(50%-70%)。結130的這種部分去除顯著減 小了結130處摻雜劑交叉擴散的不利影響。一旦部分去除了結130,進行包括快速熱退火、激光退火的摻雜劑激活 退火，以激活摻雜劑。在整個結構上形成自對準硅化物層150，最后如圖3 所示。本發明解決了與現有技術晶體管相關的前述問題。更具體地，本發明減 小了發生在N/P結處的摻雜劑交叉擴散，而不損害芯片密度。不需要額外的 互連層。并且部分去除的構圖不需要最小臨界尺寸光刻。雖然已經參考特定的優選實施例和其他可選實施例具體描述了本發明， 但是根據前面的描述，多種替代、修改和改變對本領域技術人員來說將是顯 而易見的。因此，所附權利要求包含落入本發明實質范圍和精神內的所有這 些替代、修改和改變。
權利要求
1、一種半導體結構，包括第一柵極電極區域，包括摻雜以第一離子的柵極電極材料以用于第一器件；第二柵極電極區域，包括摻雜以第二離子的柵極電極材料以用于第二器件；部分去除的柵極電極區域，在該第一和第二區域的結處；以及硅化物層，在該部分去除的柵極電極區域之上。
2、 根據權利要求1的結構,其中在該結區域處部分去除該柵極電極材 料，該結在頂表面處物理接觸該硅化物。
3、 根據權利要求l的結構，其中該柵極電極材料包括導電材料。
4、 根據權利要求l的結構，其中該襯底包括半導體材料。
5、 根據權利要求l的結構，其中該第一離子包括P型摻雜劑離子，且 該第二離子包括N型摻雜劑離子。
6、 根據權利要求l的結構，其中該硅化物包括金屬硅化物。
7、 根據權利要求1的結構，其中摻雜前該第一區域的柵極電極材料與 摻雜前該第二區域的柵極電極材料相同。
8、 根據權利要求3的結構，其中該導電材料包括摻雜的半導體材料、 金屬、金屬硅化物和金屬氮化物之一。
9、 根據權利要求4的結構，其中該半導體材料包括Si、 SiGe、 SiC和 GaAs之一。
10、 根據權利要求8的結構，其中該導電材料包括以下之一(l)Si、 SiGe、 NiSix、 TiSix、 W、 TiN,口TaN之一，以及(2)Si、 SiGe、 NiSix、 TiSix、 W、 TiN和TaN中的至少一種的組合。
11、 根據權利要求6的結構，其中該金屬硅化物包括NiSix、 NiPtSix、 CoSix、 TiSix、 YbSix或ErSix之一。
12、 根據權利要求6的結構，其中該金屬硅化物是自對準硅化物。
13、 一種用于形成半導體結構的方法，包括在柵極材料的第一區域中用第一導電類型的離子摻雜該柵極材料，同時 基本防止該柵極材料的第二區域受到第 一導電類型的摻雜； 在該第二區域中用第二導電類型的離子摻雜該柵極材料，同時在該第一 區域中，基本防止該柵極材料的該第一區域受到第一導電類型摻雜，該摻雜 步驟產生了結，在該結處該第一導電類型摻雜區鄰接該第二導電類型摻雜區；以及去除該結的一部分，使得該第 一導電類型摻雜區僅在該結的剩余部分處 鄰接該第二導電類型摻雜區。
14、 根據權利要求13的方法，還包括 在該柵極材料上形成硅化物。
15、 根據權利要求13的方法，其中該第一摻雜步驟包括掩蔽該第二區 域和在該第 一 區域中注入P型摻雜劑離子和N型摻雜劑離子中的 一種，隨后 掩蔽該第一區域并在第二區域中注入N型摻雜劑離子和P型摻雜劑離子中的 一種。
16、 根據權利要求15的方法，其中該第二摻雜步驟包括掩蔽該第一區 域并在該第二區域中注入P型摻雜劑離子和N型摻雜劑離子中的 一種。
17、 根據權利要求16的方法，其中該第二摻雜步驟依次在該第一摻雜 步驟之后。
18、 根據權利要求13的方法，其中該去除步驟包括構圖掩模層以暴露 該第 一和第二區域之間的該結并部分蝕刻該4冊極材料。
19、 根據權利要求13的方法，其中該防止步驟包括 用聚合物材料掩蔽所述區域。
20、 根據權利要求13的方法，其中該柵極電極材料在摻雜劑激活退火 步驟之前被部分去除。
全文摘要
本發明涉及一種改善的晶體管，其減小了摻雜劑交叉擴散且改善了芯片密度。本發明的第一實施例包括在第一柵極電極區域和第二柵極電極區域的結處被部分去除的柵極電極材料，該第一柵極電極區域包括被摻雜以第一離子的柵極材料以用于第一器件，該第二柵極電極區域包括被摻雜以第二離子的柵極材料以用于第二器件。被分別摻雜的區域通過該柵極導體的頂表面附近的硅化物層連接。
文檔編號H01L27/085GK101159269SQ20071014995
公開日2008年4月9日 申請日期2007年10月8日 優先權日2006年10月5日
發明者楊海寧, 陳向東 申請人:國際商業機器公司