疊層電容器陣列的制作方法

專利名稱：疊層電容器陣列的制作方法
技術領域：
本發明涉及一種疊層電容器陣列。
背景技術：
隨著電子設備的小型化、薄型化，希望裝載在其上的電容器集成 化。因此，近年來對在1個芯片內含有多個電容器的電容器陣列進行 了研究。例如，已知有如下疊層電容器陣列，具有將并列設置有多個 內部電極的內部電極層和電介體層交替疊層的疊層體，和形成在該疊
層體上的多個端子導體(參照例如，日本特開平11-26291號公報)。 另一方面，在用于向裝載在數字電子設備中的中央處理裝置 (CPU)供給的電源中低電壓化在發展，而負載電流增大。因而，相
對于負載電流的劇烈變化而將電源電壓的變動抑制在容許值以內是相
當困難的，因此，將稱為去耦電容器(decoupling capacitor)的疊層電
容器與電源連接。從而，在負載電流瞬時變動時，從該疊層電容器向
CPU供給電流，而抑制電源電壓的變動。
近年來，隨著CPU的動作頻率進一步高頻化，負載電流成為迅速
增大，在去耦電容器所使用的疊層電容器中，要求大容量化并且使等
效串聯電阻(ESR)增大。

發明內容
但是，在日本特開平11-26291號公報所記載的疊層電容器陣列中， 并沒有對等效串聯電阻進行研究。
本發明正是為了消除上述問題而完成的，目的在于提供一種可以 控制等效串聯電阻的疊層電容器陣列。
而且，對于一般的疊層電容器陣列，全部的內部電極通過引出導 體連接于對應的端子導體。因此，成為僅存在內部電極數量的連接于 端子導體的引出導體，使得等效串聯電阻減小。在為了實現疊層電容 器陣列的大容量化而使電介體層和內部電極的疊層數增多時，引出導
體數也增多。連接于端子導體的引出導體的電阻成分成為相對于端子 導體并聯連接，因此，隨著連接于端子導體的引出導體的數量增多， 疊層電容器陣列的等效串聯電阻進一步減小。在例如，日本特開平
11-26291號公報記載的疊層電容器陣列中，全部的內部電極與端子導 體直接連接，因此，在用于應對大容量化的疊層數增加，靜電容量增 大時，等效串聯電阻減小。如上所述，疊層電容器陣列的大容量化與 等效串聯電阻增大為相反的要求。
因而，本發明人對于能夠滿足大容量化和需要使等效串聯電阻增 大的要求的疊層電容器陣列進行了專心研究。其結果是，本發明人發 現如下新的事實，即使電介體層和內部電極的疊層數相同，如果能夠 利用形成在疊層體表面的外部連接導體連接內部電極，且改變引出導 體的數量，就能夠將等效串聯電阻調整到所希望的值。另外，本發明 人還發現如下新的事實，如果能夠利用形成在疊層體表面的外部連接 導體連接內部電極，且改變在疊層體疊層方向上的引出導體的位置， 則能夠將等效串聯電阻調整到所希望的值。尤其是，如果使引出導體 的數量少于內部電極的數量，則能夠對等效串聯電阻在使其增大的方 向上進行調整。
在相關研究的基礎上，本發明的疊層電容器陣列，其特征在于， 具有，疊層有多個電介體層的疊層體，和形成在疊層體上的多個外部 導體；多個外部導體包括，相互電絕緣的第1 第4端子導體，以及第
1和第2外部連接導體；疊層體包括，具有多個第1內部電極和多個第 2內部電極的第1電極組，和具有第3內部電極和第4內部電極的第2 電極組；第1電極組和第2電極組，在疊層體內，在與多個電介體層 的疊層方向相垂直的方向上并列設置；多個第1內部電極中的至少1 個第1內部電極，和多個第2內部電極中的至少1個第2內部電極， 定位成在之間夾持至少1層電介體層而相互相向；第3和第4內部電 極，定位成在之間夾持至少1層電介體層而相互相向；各第1內部電 極通過引出導體而電連接于第1外部連接導體，各第2內部電極通過 引出導體而電連接于第2外部連接導體，第3內部電極通過引出導體 而電連接于第3端子導體，第4內部電極通過引出電極而電連接于第4 端子導體；多個第1內部電極中，1個以上且比該第1內部電極的總數
少1個的數量以下的第1內部電極，通過引出導體與第1端子導體電
連接；多個第2內部電極中，l個以上且比該第2內部電極的總數少1 個的數量以下的第2內部電極，通過引出導體與第2端子導體電連接。 根據上述疊層電容器陣列，僅使第1和第2內部電極的一部分通 過引出導體與端子導體連接。如上，通過引出導體與端子導體連接的 第1和第2內部電極，并不是全部，而僅為一部分，由此，可以控制 由多個第1和第2內部電極及多個電介體層形成的電容器的等效串聯 電阻。
優選多個第1和第2內部電極定位成，在各個之間夾著至少1層 電介體層。在此情況下，可以使由多個第1和第2內部電極及多個電 介體層形成的電容器的靜電容量增大。
還優選為，多個外部導體還包括，第3外部連接導體和第4外部 連接導體；第2電極組具有多個第3和第4內部電極；各第3內部電 極通過引出導體與第3外部連接導體電連接；各第4內部電極通過引 出導體與第4外部連接導體電連接；多個第3內部電極中，l個以上且 比該第3內部電極的總數少1個的數量以下的第3內部電極，通過引 出導體與第3端子導體電連接；多個第4內部電極中，l個以上且比該 第4內部電極的總數少1個的數量以下的第4內部電極，通過引出導 體與第4端子導體電連接；
在此情況下，僅多個第3和第4內部電極的一部分通過引出導體 與端子導體連接。如上，通過引出導體與端子導體連接的第3和第4 內部電極，并不是全部，而僅為一部分，由此，可以控制由多個第3 和第4內部電極及多個電介體層形成的電容器的等效串聯電阻。在此 情況下，特別優選多個第3和第4內部電極定位成，在各個之間夾著 至少1層電介體層而相互相向。由此，可以使由多個第3和第4內部 電極及多個電介體層形成的電容器的靜電容量增大。
也可以，由多個第1和第2內部電極及多個電介體層形成第1電 容器；由第3和第4內部電極及多個電介體層形成第2電容器；第1 電容器的等效串聯電阻和第2電容器的等效串聯電阻不同。
根據本發明，可以提供一種能夠對等效串聯電阻進行控制的疊層 電容器陣列。 由下面所給出的詳細說明和僅以示例方式給出的附圖可以更清楚 地理解本發明，并且，這些不能被認為用于限定本發明。
根據下面給出的詳細說明，本發明的進一步的適用范圍變得清楚。 但是，應該理解，表示本發明的優選實施方式的這些詳細說明和具體 實例，是僅以示例方式給出的，因為根據該詳細說明，在本發明的精 神和范圍內做出的各種變化和修改，對于本領域技術人員而言是顯而 易見的。


圖1為第1實施方式的疊層電容器陣列的立體圖。
圖2為第1實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖3為第2實施方式的疊層電容器陣列的立體圖。 圖4為第2實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖5為第3實施方式的疊層電容器陣列的立體圖。 圖6為第3實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖7為第4實施方式的疊層電容器陣列的立體圖。 圖8為第4實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖9為第5實施方式的疊層電容器陣列的立體圖。 圖10為第5實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖11為第6實施方式的疊層電容器陣列的立體圖。 圖12為第6實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖13為第7實施方式的疊層電容器陣列的立體圖。 圖14為第7實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖15為第8實施方式的疊層電容器陣列的立體圖。
圖16為第8實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖17為第9實施方式的疊層電容器陣列的立體圖。 圖18為第9實施方式的疊層電容器陣列中包含的疊層體的分解立 體圖。
圖19為第2實施方式的疊層電容器陣列的變形例中包含的疊層體 的分解立體圖。
圖20為第6實施方式的疊層電容器陣列的變形例中包含的疊層體 的分解立體圖。
圖21為第7實施方式的疊層電容器陣列的變形例中包含的疊層體 的分解立體圖。
具體實施例方式
下面，參照附圖，對優選的實施方式進行詳細說明。而且，在說 明書中，對相同要素或具有相同功能的要素使用相同符號，并省略重 復說明。另外，說明中，使用"左"和"右"等詞語時，它們與各圖 的左右方向相對應。
第1實施方式
參照圖1和圖2，對第1實施方式的疊層電容器陣列CA1的結構 進行說明。圖1為第1實施方式的疊層電容器陣列的立體圖。圖2為 第1實施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第1實施方式的疊層電容器陣列CA1，如圖1所示，具有呈大致 長方體形狀的疊層體L1，和形成在疊層體L1的側面上的多個外部導 體1 8。通過將含有導電性金屬粉末和玻璃粉(glass frit)的導電性膏 附著在疊層體的外表面上并燒結，而形成外部導體1 8。根據需要， 也可以在燒結后的外部導體上形成電鍍層。上述多個外部導體1 8， 在疊層體L1的表面上相互電絕緣而形成。
多個外部導體包括，第1 第4端子導體1 4、第1 第4外部連 接導體5 8。第1和第3端子導體1 、 3以及第1和第3外部連接導體 5、 7均位于與后述疊層體Ll的疊層方向平行的側面中的第1側面Lla 上，即，位于沿著與疊層體L1的疊層方向垂直的側面的長度方向延伸
的側面的第1側面Lla上。從圖1的左側向右側，以第1端子導體1、 第1外部連接導體5、第3外部連接導體7、第3端子導體3的順序形 成第1和第3端子導體1 、 3以及第1和第3外部連接導體5、 7。
第2和第4端子導體2、 4，以及第2和第4外部連接導體6、 8 均位于與后述疊層體Ll的疊層方向平行的側面中的第2側面Lib上， 即，位于是沿著與疊層體L1的疊層方向垂直的側面的長度方向延伸的 側面且與第1側面Lla相對的第2側面Llb上。從圖1的左側向右側， 以第2端子導體2、第2外部連接導體6、第4外部連接導體8、第4 端子導體4的順序形成第2和第4端子導體2、 4，以及第2和第4外 部連接導體6、 8。
如圖2所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L1。各電介體層11 19由例如包含電介體陶 瓷的陶瓷生片(green sheet)的燒結體構成。在此，以下將疊層體Ll 中的電介體層11 19的疊層方向簡稱為"疊層方向"。而且，在實際 的疊層電容器陣列CA1中，將其一體化至不能目視識別電介體層U 19之間的界線的程度。
在疊層體L1中，包含第1和第2電極組E1、 E2。第1電極組E1 具有多層(在本實施方式中為各4層)第1和第2內部電極21 24、 41 44。第2電極組E2具有多層(在本實施方式中為各4層)第3和 第4內部電極61 64、 81 84。第1電極組El和第2電極組E2在疊 層體L1內，并列設置在與電介體層11 19的疊層方向垂直的方向上。 各內部電極21 24、 41 44、 61 64、 81 84由例如導電性膏的燒結 體構成。
多個第1和第2內部電極21 24、 41 44，在其各個之間夾持一 層電介體層12 18而相互相對。多個第3和第4內部電極61 64、81 84，在其各個之間夾持一層電介體層12 18而相互相對。在疊層方向 上觀看，多個第1內部電極21 24不具有與第3和第4內部電極61 64、 81 84的任何一者相對的區域。在疊層方向上觀看，多個第2內 部電極41 44不具有與第3和第4內部電極61 64、 81 84的任何 一者相對的區域。另一方面，在疊層方向上觀看，多個第3內部電極 61 64不具有與第1和第2內部電極21 24、41 44的任何一者相對
的區域。在疊層方向上觀看，多個第4內部電極81 84不具有與第1 和第2內部電極21 24、 41 44的任何一者相對的區域。
在疊層電容器陣列CA1中，第1和第3內部電極21 24、 61 64 分別在疊層方向上位于同層。從而，第1和第3內部電極21、 61位于 電介體層ll和電介體層12之間。第1和第3內部電極22、 62位于電 介體層13和電介體層14之間。第1和第3內部電極23、 63位于電介 體層15和電介體層16之間。第1和第3內部電極24、 64位于電介體 層17和電介體層18之間。
另外，在疊層電容器陣列CA1中，第2和第4內部電極41 44、 81 84分別在疊層方向上位于同層。從而，第2和第4內部電極41、 81位于電介體層12和電介體層13之間。第2和第4內部電極42、 82 位于電介體層14和電介體層15之間。第2和第4內部電極43、 83位 于電介體層16和電介體層17之間。第2和第4內部電極44、 84位于 電介體層18和電介體層19之間。
第l和第3內部電極21 24、 61 64分別呈矩形形狀。矩形形狀 的第1和第3內部電極21 24、 61 64按該順序從圖2的左側向右側 進行定位。對第1和第3內部電極21 24、 61 64定位成使其相互不 接觸。
第2和第4內部電極41 44、 81 84分別呈矩形形狀。矩形形狀 的第2和第4內部電極41 44、 81 84按該順序從圖2的左側向右側 進行定位。對第2和第4內部電極41 44、 81 84定位成使其相互不接觸。
在第l內部電極21上，形成有為引出至疊層體L1的第l側面Lla 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L1的第l側面Lla而延伸的引出導體31b、 32 34。
引出導體31a、 31b與第1內部電極21 —體形成，從第1內部電 極21延伸，并接近疊層體L1的第l側面Lla。引出導體32與第1內 部電極22—體形成，從第1內部電極22延伸，并接近疊層體L1的第 l側面Lla。引出導體33與第1內部電極23—體形成，從第1內部電 極23延伸，并接近疊層體L1的第1側面Lla。引出導體34與第1內
部電極24—體形成，從第l內部電極24延伸，并接近疊層體U的第 1側面Lla。
第l內部電極21 24分別通過引出導體31b、 32 34與第1外部 連接導體5電連接。由此，第l內部電極21 24成為通過第1外部連 接導體5相互電連接。
4個第1內部電極21 24中，1個以上且比該第1內部電極的總 數4少1個的數量以下的第1內部電極21， g卩，l個第l內部電極21， 通過引出導體31a與第1端子導體1電連接。由于第1內部電極21 24通過第1外部連接導體5相互電連接，因此第1內部電極22 24 也通過第1外部連接導體5成為與第1端子導體1電連接。由此，第1 內部電極21 24成為并聯連接。
在第2內部電極44上，形成有為引出至疊層體L1的第2側面Llb 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L1的第2側面Llb而延伸的引出導體51 53、 54b。
引出導體51與第2內部電極41 一體形成，從第2內部電極41延 伸，并接近疊層體L1的第2側面Llb。引出導體52與第2內部電極 42—體形成，從第2內部電極42延伸，并接近疊層體L1的第2側面 Llb。引出導體53與第2內部電極43—體形成，從第2內部電極43 延伸，并接近疊層體L1的第2側面Llb。引出導體54a、 54b與第2 內部電極44一體形成，從第2內部電極44延伸，并接近疊層體L1的 第2側面Llb。
第2內部電極41 44分別通過引出導體51 53、 54b與第2外部 連接導體6電連接。由此，第2內部電極41 44成為通過第2外部連
接導體6相互電連接。
4個第2內部電極41 44中，1個以上且比該第2內部電極的總 數4少1個的數量以下的第2內部電極44，即，l個第2內部電極44， 通過引出導體54a與第2端子導體2電連接。由于第2內部電極41 44通過第2外部連接導體6相互電連接，因此第2內部電極41 43 也通過第2外部連接導體6成為與第2端子導體2電連接。由此，第2 內部電極41 44成為并聯連接。
在第3內部電極61上，形成有為引出至疊層體L1的第l側面Lla 而延伸的引出導體71a。在各第3內部電極61 64上，形成有為引出 至疊層體L1的第l側面Lla而延伸的引出導體71b、 72 74。
引出導體71a、 71b與第3內部電極61—體形成，從第3內部電 極61延伸，并接近疊層體Ll的第l側面Lla。引出導體72與第3內 部電極62—體形成，從第3內部電極62延伸，并接近疊層體L1的第 l側面Lla。引出導體73與第3內部電極63—體形成，從第3內部電 極63延伸，并接近疊層體L1的第l側面Lla。引出導體74與第3內 部電極64—體形成，從第3內部電極64延伸，并接近疊層體L1的第 1側面Lla。
第3內部電極61 64分別通過引出導體71b、 72 74與第3外部 連接導體7電連接。由此，第3內部電極61 64成為通過第3外部連 接導體7相互電連接。
4個第3內部電極61 64中，1個以上且比該第3內部電極的總 數4少1個的數量以下的第3內部電極61， gp， l個第3內部電極61， 通過引出導體71a與第3端子導體3電連接。由于第3內部電極61 64通過第3外部連接導體7相互電連接，因此第3內部電極62 64 也通過第3外部連接導體7成為與第3端子導體3電連接。由此，第3 內部電極61 64成為相互并聯連接。
在第4內部電極84上，形成有為引出至疊層體Ll的第2側面Lib 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L1的第2側面Llb而延伸的引出導體91 93、 94b。
引出導體91與第4內部電極81 —體形成，從第4內部電極81延 伸，并接近疊層體L1的第2側面Llb。引出導體92與第4內部電極 82—體形成，從第4內部電極42延伸，并接近疊層體L1的第2側面 Llb。引出導體93與第4內部電極83—體形成，從第4內部電極83 延伸，并接近疊層體L1的第2側面Llb。引出導體9化、94b與第4 內部電極84—體形成，從第4內部電極84延伸，并接近疊層體L1的 第2側面Llb。
第4內部電極81 84分別通過引出導體91 93、 94b與第4外部 連接導體8電連接。由此，第4內部電極81 84成為通過第4外部連 接導體9相互電連接。
4個第4內部電極81 84中，1個以上且比該第4內部電極的總 數4少1個的數量以下的第4內部電極84， g口， l個第4內部電極84， 通過引出導體94a與第4端子導體4電連接。由于第4內部電極81 84通過第4外部連接導體8相互電連接，因此第4內部電極81 83 也通過第4外部連接導體8成為與第4端子導體8電連接。由此，第4 內部電極81 84成為并聯連接。
如上所述，在疊層電容器陣列CA1中，利用多個第1和第2內部 電極21 24、 41 44和多個電介體層12 18，更具體的說，是利用多 個第1和第2內部電極21 24、 41 44，和在該多個第1和第2內部 電極21 24、 41 44之間分別逐層夾有的電介體層12 18，形成第1 電容器Cl。另外，在疊層電容器陣列CA1中，利用多個第3和第4 內部電極61 64、 81 84和多個電介體層12 18，更具體地說，是利 用多個第3和第4內部電極61 64、 81 84，和在該多個第3和第4 內部電極61 64、 81 84之間分別夾有的電介體層12 18，形成第2 電容器C2。
在疊層電容器陣列CA1的第1電容器C1中，使通過引出導體31a 與第1端子導體1直接連接的第1內部電極21的數量為1個，使其少 于第1內部電極21 24的總數(在本實施方式中為4個)。另外，使 通過引出導體54a與第2端子導體2直接連接的第2內部電極44的數 量為1個，使其少于第2內部電極41 44的總數(在本實施方式中為 4個)。另外，著眼于第l端子導體l，第1外部連接導體5的電阻成 分成為相對于第1端子導體1串聯連接。另外，著眼于第2端子導體2， 第2外部連接導體6的電阻成分成為相對于第2端子導體2串聯連接。 由此，第1電容器C1，與包含在將全部的內部電極通過引出導體與對 應的端子導體連接的疊層電容器陣列中的現有的電容器相比，等效串 聯電阻變大。另外，通過使等效串聯電阻變大，可以防止在共振頻率 上的阻抗急劇下降，可以實現寬頻帶化。
而且，在疊層電容器陣列CA1的第2電容器C2中，使通過引出 導體71a與第3端子導體3直接連接的第3內部電極61的數量為1個， 使其少于第3內部電極61 64的總數(在本實施方式中為4個)。另 外，使通過引出導體94a與第4端子導體4直接連接的第4內部電極 84的數量為1個，使其少于第4內部電極81 84的總數(在本實施方 式中為4個)。另外，著眼于第3端子導體3，第3外部連接導體7 的電阻成分成為相對于第3端子導體3串聯連接。另外，著眼于第4 端子導體4，第4外部連接導體8的電阻成分成為相對于第4端子導體 4串聯連接。由此，第2電容器C2，與包含在將全部的內部電極通過 引出導體與對應的端子導體連接的疊層電容器陣列中的現有的電容器 相比，等效串聯電阻變大。另外，通過使等效串聯電阻變大，可以防 止在共振頻率上的阻抗急劇下降，可以實現寬頻帶化。
如上所述，在疊層電容器陣列CA1中，對于包含在該疊層電容器 陣列CA1中的第1和第2電容器Cl、 C2兩者，與將全部的內部電極 通過引出導體與對應的端子導體連接的現有的電容器相比，可以實現 使等效串聯電阻增大。
如上所述，在疊層電容器陣列CA1中，可以控制等效串聯電阻。
另外，在第1電容器C1中，調整通過引出導體31a與第l端子導 體1電連接的第1內部電極21的數量、以及通過引出導體54a與第2 端子導體2電連接的第2內部電極44的數量的至少一者的數量，由此， 可將等效串聯電阻設定為所希望的值。在第2電容器C2中，對通過引 出導體71a與第3端子導體3電連接的第3內部電極61的數量、以及 通過引出導體94a與第4端子導體4電連接的第4內部電極84的數量 的至少一者的數量進行調整，由此，可將等效串聯電阻設定為所希望 的值。因此，在疊層電容器陣列CA1中，可以容易且精度良好地進行
等效串聯電阻的控制。
另外，在第1疊層電容器C1中，對通過引出導體31a與第l端子 導體1電連接的第1內部電極21在疊層體Ll的疊層方向上的位置、 以及通過引出導體54a與第2端子導體2電連接的第2內部電極44在 疊層體L1的疊層方向上的位置的至少一者進行調整，由此，可將等效 串聯電阻設定為所希望的值。在第2疊層電容器C2中，對通過引出導
體71a與第3端子導體3電連接的第3內部電極61在疊層體Ll的疊 層方向上的位置、以及通過引出導體94a與第4端子導體4電連接的 第4內部電極84在疊層體Ll的疊層方向上的位置的至少一者進行調 整，由此，可將等效串聯電阻設定為所希望的值。
另外，在疊層電容器陣列CA1中，多個第1和第2內部電極21 24、41 44定位成，在各個之間夾有一層電介體層12 18并相互相向。 因此，可以使由第1和第2內部電極21 24、 41 44和電介體層12 18形成的第1電容器Cl的靜電容量增大。另一方面，多個第3和第4 內部電極61 64、 81 84定位成，在各個之間夾有一層電介體層12 18并相互相向。因此，可以使由第3和第4內部電極61 64、 81 84 和電介體層12 18形成的第2電容器C2的靜電容量增大。由此，在 形成于疊層電容器陣列CA1中的電容器C1、 C2中，可以在使靜電容 量增大同時，控制等效串聯電阻使其增大。
第2實施方式
參照圖3和圖4，對第2實施方式的疊層電容器陣列CA2的結構 進行說明。第2實施方式的疊層電容器陣列CA2與第1實施方式的疊 層電容器陣列CA1的不同之處在于，形成在疊層體上的外部導體的配 置。圖3為第2實施方式的疊層電容器陣列的立體圖。圖4為第2實
施方式的疊層電容器中包含的疊層體的分解立體圖。
第2實施方式的疊層電容器陣列CA2，如圖3所示，具有呈大致
長方體形狀的疊層體L2，和形成在疊層體L2的側面上的多個作為外
部導體的第1 第4端子導體1 4及第1 第4外部連接導體5 8。
第1和第4端子導體1、 4，以及第1和第4外部連接導體5、 8 均位于平行于疊層體L2的疊層方向的側面中的第1側面L2a上。從圖 3的左側向右側，以第l端子導體l、第1外部連接導體5、第4外部 連接導體8、第4端子導體4的順序形成第1和第4端子導體1、 4以 及第1和第4外部連接導體5、 8。
第2和第3端子導體2、 3，以及第2和第3外部連接導體6、 7 均位于平行于疊層體L2的疊層方向的側面中的與第1側面L2a相對的 第2側面L2b上。從圖3的左側向右側，以第2端子導體2、第2外部
連接導體6、第3外部連接導體7、第3端子導體3的順序形成第2和 第3端子導體2、 3以及第2和第3外部連接導體6、 7。
如圖4所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L2。在疊層體L2中，包括具有多層(在本實 施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電極 組，和具有多層(在本實施方式中為各4層)第3及第4內部電極61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L2內， 在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA2包括:利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、 41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA2中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L2的第1側面L2a 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L2的第1側面L2a而延伸的引出導體31b、 32 34。
第l內部電極21通過引出導體31a與第l端子導體l電連接。第 1內部電極21 24分別通過引出導體31b、 32 34與第1外部連接導 體5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為引出至疊層體L2的第2側面L2b 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L2的第2側面L2b而延伸的引出導體51 53、 54b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導
體6電連接。其結果是，不僅是第2內部電極44，第2內部電極41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L2第2側面L2b 而延伸的引出導體71a。在各第3內部電極61 64上，形成有為引出 至疊層體L2的第2側面L2b而延伸的引出導體71b、 72 74。
第3內部電極61通過引出導體71a與第3端子導體3電連接。第 3內部電極61 64分別通過引出導體71b、 72 74與第3外部連接導 體7電連接。其結果是，不僅是第3內部電極61，而且第3內部電極 62 64也通過第3外部連接導體7成為與第3端子導體3電連接。
在第4內部電極84上，形成有為引出至疊層體L2第1側面L2a 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L2的第1側面L2a而延伸的引出導體91 93、 94b。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91 93、 94b與第4外部連接導 體8電連接。其結果是，不僅是第4內部電極84，而且第4內部電極 81 83也通過第4外部連接導體8成為與第4端子導體4電連接。
在疊層電容器陣列CA2的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另夕卜，在第1電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6和第2內部電極44電連接。由此， 第1電容器C1，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
在疊層電容器陣列CA2的第2電容器C2中，使第3端子導體3 和第3內部電極62 64通過第3外部連接導體7和第3內部電極61 電連接。另外，在第2電容器C2中，使第4端子導體4和第4內部電 極81 83通過第4外部連接導體8和第4內部電極84電連接。由此， 第2電容器C2，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
如上所述，在疊層電容器陣列CA2中，對于包含在該疊層電容器 陣列CA2中的第1和第2電容器C1、 C2兩者，與將全部的內部電極
通過引出導體與對應的端子導體連接的現有的電容器相比，可以實現 使等效串聯電阻增大。
如上所述，在疊層電容器陣列CA2中，可以控制等效串聯電阻。 另外，在第1電容器C1中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA2中，可以容易且精度良好地進行等效串聯電阻的控制。
另夕卜，在疊層電容器陣列CA2中，多個第1和第2內部電極21 24、41 44定位成，在各個之間夾有一層電介體層12 18而互相相向。 另一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個 之間夾有一層電介體層12 18而相互相向。由此，在形成于疊層電容 器陣列CA2中的電容器C1、 C2中，可以在使靜電容量增大的同時，
控制等效串聯電阻使其增大。 第3實施方式
參照圖5和圖6，對第3實施方式的疊層電容器陣列CA3的結構 進行說明。第3實施方式的疊層電容器陣列CA3與第1實施方式的疊 層電容器陣列CA1的不同之處在于，形成在疊層體上的外部導體的配 置。圖5為第3實施方式的疊層電容器陣列的立體圖。圖6為第3實
施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第3實施方式的疊層電容器陣列CA3，如圖5所示，具有呈大致 長方體形狀的疊層體L3，和形成在疊層體L3的側面上的多個作為外 部導體的第1 第4端子導體1 4及第1 第4外部連接導體5 8。
第1和第3端子導體1、 3，以及第1和第3外部連接導體5、 7 均位于平行于疊層體L3的疊層方向的側面中的第1側面L3a上。從圖 5的左側向右側，以第1外部連接導體5、第1端子導體1、第3端子 導體3、第3外部連接導體7的順序形成第1和第3端子導體1、 3以 和第1和第3外部連接導體5、 7。
第2和第4端子導體2、 4，以及第2和第4外部連接導體6、 8 均位于平行于疊層體L3的疊層方向的側面中的與第1側面L3a相對的
第2側面L3b上。從圖5的左側向右側，以第2外部連接導體6、第2 端子導體2、第4端子導體4、第4外部連接導體8的順序形成有第2 和第4端子導體2、 4以及第2和第4外部連接導體6、 8。
如圖6所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L3。在疊層體L3中，包括具有多層(在本實 施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電極 組，和具有多層(在本實施方式中為各4層)第3及第4內部電極61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L3內， 在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA3包括，利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、 81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA3中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L3的第l側面L3a 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L3的第1側面L3a而延伸的引出導體31b、 32 34。
第l內部電極21通過引出導體31a與第l端子導體l電連接。第 1內部電極21 24分別通過引出導體31b、 32 34與第1外部連接導 體5電連接。其結果是，不僅是第l內部電極21，而且第1內部電極 22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為引出至疊層體L3的第2側面L3b 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L3的第2側面L3b而延伸的引出導體51 53、 54b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導
體6電連接。其結果是，不僅是第2內部電極44，而且第2內部電極 41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L3的第1側面L3a 而延伸的引出導體71a。在各第3內部電極61 64上，形成有為引出 至疊層體L3的第1側面L3a而延伸的引出導體71b、 72 74。
第3內部電極61通過引出導體71a與第3端子導體3電連接。第 3內部電極61 64分別通過引出導體71b、 72 74與第3外部連接導 體7電連接。其結果是，不僅是第3內部電極61，第3內部電極62 64也通過第3外部連接導體7成為與第3端子導體3電連接。
在第4內部電極84上，形成有為引出至疊層體L3第2側面L3b 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L3的第2側面L3b而延伸的引出導體91 93、 94b。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91 93、 94b與第4外部連接導 體8電連接。其結果是，不僅第4內部電極84而且第4內部電極81 83，它們都通過第4外部連接導體8成為與第4端子導體4電連接。
在疊層電容器陣列CA3的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另外，在第1電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6和第2內部電極44電連接。由此， 第l電容器C1，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
在疊層電容器陣列CA3的第2電容器C2中，使第3端子導體3 和第3內部電極62 64通過第3外部連接導體7和第3內部電極61 電連接。另夕卜，在第2電容器C2中，使第4端子導體4和第4內部電 極81 83通過第4外部連接導體8和第4內部電極84電連接。由此， 第2電容器C2，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容部相比，等效串聯電阻變大。
如上所述，在疊層電容器陣列CA3中，對于包含在該疊層電容器 陣列CA3中的第1和第2電容器Cl、 C2兩者，與將全部的內部電極
通過引出導體與對應的端子導體相連接的現有的電容器相比，可以實 現使等效串聯電阻增大。
如上所述，在疊層電容器陣列CA3中，可以控制等效串聯電阻。
另外，在第1電容器Cl中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA3中，可以容易且精度良好地進行等效串聯電阻的控制。
另夕卜，在疊層電容器陣列CA3中，多個第1和第2內部電極21 24、41 44定位成，在各個之間夾有一層電介體層12 18并互相相向。 另一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個 之間夾有一層電介體層12 18并相互相向。由此，在形成于疊層電容 器陣列CA3中的電容器C1、 C2中，可以在使靜電容量增大的同時， 控制等效串聯電阻使其增大。
第4實施方式
參照圖7和圖8，對第4實施方式的疊層電容器陣列CA4的結構 進行說明。第4實施方式的疊層電容器陣列CA4與第1實施方式的疊 層電容器陣列CA1的不同之處在于，形成在疊層體上的外部導體的配 置。圖7為第4實施方式的疊層電容器陣列的立體圖。圖8為第4實
施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第4實施方式的疊層電容器陣列CA4，如圖7所示，具有呈大致
長方體形狀的疊層體L4，和形成在疊層體L4的側面上的多個作為外 部導體的第1 第4端子導體1 4及第1 第4外部連接導體5 8。
第1和第3端子導體1、 3，以及第2和第4外部連接導體6、 8 均位于平行于疊層體L4的疊層方向的側面中的第1側面L4a上。從圖 7的左側向右側，以第2外部連接導體6、第l端子導體l、第3端子 導體3、第4外部連接導體8的順序形成有第1和第3端子導體1、 3 以及第2和第4外部連接導體6、 8。
第2和第4端子導體2、 4，以及第l和第3外部連接導體5、 7， 均位于平行于疊層體L4的疊層方向的側面中的與第1側面L4a相對的
第2側面L4b上。從圖7的左側向右側，以第1外部連接導體5、第2 端子導體2、第4端子導體4、第3外部連接導體7的順序形成有第2 和第4端子導體2、 4以及第1和第3外部連接導體5、 7。
如圖8所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L4。在疊層體L4中，包括具有多層(在本 實施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電 極組，和具有多層(在本實施方式中為各4層)第3及第4內部電極 61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L4 內，在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA4包括，利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA4中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L4的第1側面L4a 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L4的第2側面L4b而延伸的引出導體31b、 32 34。
第l內部電極21通過引出導體31a與第l端子導體l電連接。第 1內部電極21 24分別通過引出導體31b、 32 34與第1外部連接導 體5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為弓I出至疊層體L4的第2側面L4b 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L4的第1側面L4a而延伸的引出導體51 53、 54b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導
體6電連接。其結果是，不僅是第2內部電極44，第2內部電極41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L4第1側面L4a 而延伸的引出導體71a。在各第3內部電極61 64上，形成有為引出 至疊層體L4的第2側面L4b而延伸的引出導體71b、 72 74。
第3內部電極61通過引出導體71a與第3端子導體3電連接。第 3內部電極61 64分別通過引出導體71b、 72 74與第3外部連接導 體7電連接。其結果是，不僅是第3內部電極61，第3內部電極62 64也通過第3外部連接導體7成為與第3端子導體3電連接。
在第4內部電極84上，形成有為引出至疊層體L4第2側面L4b 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L4的第l側面L4a而延伸的引出導體91 93、 94b。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91 93、 94b與第4外部連接導 體8電連接。其結果是，不僅是第4內部電極84，第4內部電極81 83也通過第4外部連接導體8成為與第4端子導體4電連接。
在疊層電容器陣列CA4的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另夕卜，在第l電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6和第2內部電極44電連接。由此， 第1電容器C1，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
在疊層電容器陣列CA4的第2電容器C2中，使第3端子導體3 和第3內部電極62 64通過第3外部連接導體7和第3內部電極61 電連接。另夕卜，在第2電容器C2中，使第4端子導體4和第4內部電 極81 83通過第4外部連接導體8和第4內部電極84電連接。由此， 第2電容器C2，與全部的內部電極通過引出導體與對應的端子導體直 接連接的現有的疊層電容器陣列的電容部相比，等效串聯電阻變大。
如上所述，在疊層電容器陣列CA4中，對于包含在該疊層電容器 陣列CA4中的第1和第2電容器C1、 C2兩者，與全部的內部電極通
過引出導體與對應的端子導體連接的現有的電容器相比，可以實現使 等效串聯電阻增大。
如上所述，在疊層電容器陣列CA4中，可以控制等效串聯電阻。 另外，在第1電容器Cl中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA4中，可以容易且精度良好地進行等效串聯電阻的控制。
另外，在疊層電容器陣列CA4中，多個第1和第2內部電極21 24、 41 44定位成，在各個之間夾有一層電介體層12 18并相向。另 一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個之 間夾有一層電介體層12 18并相向。由此，在形成于疊層電容器陣列 CA4中的電容器C1、 C2中，可以在使靜電容量增大的同時，控制等
效串聯電阻使其增大。 第5實施方式
參照圖9和圖10，對第5實施方式的疊層電容器陣列CA5的結構 進行說明。第5實施方式的疊層電容器陣列CA5與第1實施方式的疊 層電容器陣列CA1的不同之處在于，形成在疊層體上的外部導體的配 置。圖9為第5實施方式的疊層電容器陣列的立體圖。圖10為第5實
施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第5實施方式的疊層電容器陣列CA5，如圖9所示，具有呈大致
長方體形狀的疊層體L5，和形成在疊層體L5的側面上的多個作為外 部導體的第1 第4端子導體1 4及第1 第4外部連接導體5 8。
第1和第3端子導體1、 3以及第2和第4外部連接導體6、 8，均 位于平行于疊層體L5的疊層方向的側面中的第1側面L5a上。從圖9 的左側向右側，以第l端子導體l、第2外部連接導體6、第3端子導 體3、第4外部連接導體8的順序形成第1和第3端子導體1、 3以及 第2和第4外部連接導體6、 8。
第2和第4端子導體2、 4以及第1和第3外部連接導體5、 7均 位于平行于疊層體L5的疊層方向的側面中的與第l側面L5a相對的第
2側面L5b上。從圖9的左側向右側，以第1外部連接導體5、第2端 子導體2、第3外部連接導體7、第4端子導體4的順序形成第2和第 4端子導體2、 4以及第1和第3外部連接導體5、 7。
如圖10所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L5。在疊層體L5中，包括具有多層(在本實 施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電極 組、和具有多層(在本實施方式中為各4層)第3及第4內部電極61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L5內， 在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA5包括，利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、 81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA5中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83,以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L5的第1側面L5a 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L5的第2側面L5b而延伸的引出導體31b、 32 34。
第l內部電極21通過引出導體31a與第l端子導體l電連接。第 1內部電極21 24分別通過引出導體31b、 32 34與第1外部連接導 體5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為引出至疊層體L5的第2側面L5b 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L5的第1側面L5a而延伸的引出導體51 53、 54b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導
體6電連接。其結果是，不僅是第2內部電極44，第2內部電極41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L5第1側面L5a 而延伸的引出導體71a。在各第3內部電極61 64上，形成有為引出 至疊層體L5的第2側面L5b而延伸的引出導體71b、 72 74。
第3內部電極61通過引出導體71a與第3端子導體3電連接。第 3內部電極61 64分別通過引出導體71b、 72 74與第3外部連接導 體7電連接。其結果是，不僅是第3內部電極61，第3內部電極62 64也通過第3外部連接導體7成為與第3端子導體3電連接。
在第4內部電極84上，形成有為引出至疊層體L5第2側面L5b 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L5的第1側面L5a而延伸的引出導體91 93、 94b。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91 93、 94b與第4外部連接導 體8電連接。其結果是，不僅是第4內部電極84，第4內部電極81 83也通過第4外部連接導體8成為與第4端子導體4電連接。
在疊層電容器陣列CA5的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另夕卜，在第l電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6和第2內部電極44電連接。由此， 第l電容器C1，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
在疊層電容器陣列CA5的第2電容器C2中，使第3端子導體3 和第3內部電極62 64通過第3外部連接導體7和第3內部電極61 電連接。另夕卜，在第2電容器C2中，使第4端子導體4和第4內部電 極81 83通過第4外部連接導體8和第4內部電極84電連接。由此， 第2電容器C2，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
如上所述，在疊層電容器陣列CA5中，對于包含在該疊層電容器 陣列CA5中的第l和第2電容器C1、 C2兩者，與全部的內部電極通
過引出導體與對應的端子導體連接的現有的電容器相比，可以實現使 等效串聯電阻增大。
如上所述，在疊層電容器陣列CA5中，可以控制等效串聯電阻。 另外，在第1電容器Cl中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA5中，可以容易且精度良好地進行等效串聯電阻的控制。
另外，在疊層電容器陣列CA5中，多個第1和第2內部電極21 24、 41 44定位成，在各個之間夾有一層電介體層12 18并相向。另 一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個之 間夾有一層電介體層12 18并相向。由此，在形成于疊層電容器陣列 CA5中的電容器C1、 C2中，可以在使靜電容量增大的同時，控制等
效串聯電阻使其增大。 第6實施方式
參照圖11和圖12，對第6實施方式的疊層電容器陣列CA6的結 構進行說明。第6實施方式的疊層電容器陣列CA6與第1實施方式的 疊層電容器陣列CA1的不同之處在于，形成在疊層體上的外部導體的 配置。圖11為第6實施方式的疊層電容器陣列的立體圖。圖12為第6 實施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第6實施方式的疊層電容器陣列CA6，如圖11所示，具有呈大致 長方體形狀的疊層體L6，和形成在疊層體L6的側面上的多個作為外 部導體的第1 第4端子導體1、 2、 3A、 3B、 4A、 4B及第1和第2 外部連接導體5、 6。
第1和第4端子導體1、 4A、 4B，以及第1外部連接導體5均位 于平行于疊層體L6的疊層方向的側面中的第1側面L6a上。從圖11 的左側向右側，以第1端子導體1、第1外部連接導體5、第4端子導 體4A、第4端子導體4B的順序形成第1和第4端子導體1、 4A、 4B 以及第1外部連接導體5。
第2和第3端子導體2、 3A、 3B以及第2外部連接導體6均位于 平行于疊層體L6的疊層方向的側面中的與第1側面L6a相對的第2側 面L6b上。從圖ll的左側向右側，以第2端子導體2、第2外部連接 導體6、第3端子導體3A、第3端子導體3B的順序，形成第2和第3 端子導體2、 3A、 3B以及第2外部連接導體6。
如圖12所示，通過將多層(在本實施方式中為9層)電介體層11 19層疊，而構成疊層體L6。在疊層體L6中，包括具有多層(在本 實施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電 極組，和具有多層(在本實施方式中為各4層)第3和第4內部電極 61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L6 內，在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA6包括，利用多個第l及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、 81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA6中，第l和第3內部電極2K 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L6的第1側面L6a 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L6的第1側面L6a而延伸的引出導體31b、 32 34。
第1內部電極21通過引出導體31a與第l端子導體l電連接。第 1內部電極21 24分別通過引出導體31b、 32 34與第1外部連接導 體5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為引出至疊層體L6的第2側面L6b 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L6的第2側面L6b而延伸的引出導體51 53、 54b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導 體6電連接。其結果是，不僅是第2內部電極44，第2內部電極41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61 64上，形成有為引出至疊層體L6第2側面 L6b而延伸的引出導體71a 74a、 71b 74b。
第3內部電極61 64分別通過對應的引出導體71a 74a與第3 端子導體3A電連接。第3內部電極61 64分別通過對應的引出導體 71b 74b與第3端子導體3B電連接。
在第4內部電極81 84上，形成有為引出至疊層體L6第1側面 L6a而延伸的引出導體91a 94a、 91b 94b。
第4內部電極81 84分別通過對應的引出導體91a 94a與第4 端子導體4A電連接。第4內部電極81 84分別通過對應的引出導體 91b 94b與第4端子導體4B電連接。
在疊層電容器陣列CA6的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另夕卜，在第1電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6和第2內部電極44電連接。由此， 第l電容器C1，與全部的內部電極通過引出導體與對應的端子導體直 接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
在疊層電容器陣列CA6中，在包含于該疊層電容器陣列CA6中的 第1電容器C1中，與全部的內部電極通過引出導體與對應的端子導體 連接的現有的電容器相比，使等效串聯電阻增大，另一方面，在第2 電容器C2中，全部的內部電極通過引出導體與對應的端子導體直接連 接。因此，疊層電容器陣列CA6包括，等效串聯電阻大的第1電容器 Cl和未將等效串聯電阻設定為增大的第2疊層電容器C2。
如上所述，在疊層電容器陣列CA6中，可以控制等效串聯電阻。
另外，在第1電容器C1中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。因此，在疊層電容器陣列CA6中，可 以容易且精度良好地進行等效串聯電阻的控制。
另夕卜，在疊層電容器陣列CA6中，多個第1和第2內部電極21 24、 41 44定位成，在各個之間夾有一層電介體層12 18并相向。由 此，在形成于疊層電容器陣列CA6中的電容器Cl中，可以在使靜電 容量增大的同時，控制等效串聯電阻使其增大。
第7實施方式
參照圖13和圖14，對第7實施方式的疊層電容器陣列CA7的結 構進行說明。第7實施方式的疊層電容器陣列CA7與第2實施方式的 疊層電容器陣列CA2的不同之處在于，第1電容器的等效串聯電阻的 大小。圖13為第7實施方式的疊層電容器陣列的立體圖。圖14為第7 實施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第7實施方式的疊層電容器陣列CA7，如圖13所示，具有呈大致 長方體形狀的疊層體L7，和形成在疊層體L7的側面上的多個作為外 部導體的第1 第4端子導體1 4及第1 第4外部連接導體5 8。
第1和第4端子導體1、 4以及第1和第4外部連接導體5、 8均 位于平行于疊層體L7的疊層方向的側面中的第1側面L7a上。從圖 13的左側向右側，以第1端子導體1、第1外部連接導體5、第4外部 連接導體8、第4端子導體4的順序形成第1和第4端子導體1、 4以 及第l和第4外部連接導體5、 8。
第2和第3端子導體2、 3以及第2和第3外部連接導體6、 7均 位于平行于疊層體L7的疊層方向的側面中的與第1側面L7a相對的第 2側面L7b上。從圖13的左側向右側，以第2端子導體2、第2外部 連接導體6、第3外部連接導體7、第3端子導體3的順序，形成第2 和第3端子導體2、 3以及第2和第3外部連接導體6、 7。
如圖14所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L7。在疊層體L7中，包括具有多層(在本 實施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電 極組，和具有多層(在本實施方式中為各4層)第3及第4內部電極 61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L7 內，在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA7包括，利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層
夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、81 84，和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
艮P，多個第1和第2內部電極21 24、 41 44分別具有在之間夾 著電介體層12 18并在疊層方向上相向的區域。多個第3和第4內部 電極61 64、 81 84分別在之間夾著電介體層12 18并在疊層方向 上相向的區域。但是，第l內部電極21的面積比層疊在同層中的第3 內部電極61的面積小。第2內部電極44的面積比層疊在同層中的第4 內部電極84的面積小。由此，第1和第2內部電極21、 41在疊層方 向上相向的區域，比第3和第4內部電極61、 81在疊層方向上相向的 區域小。第1和第2內部電極24、 44在疊層方向上相向的區域，比第 3和第4內部電極64、 84在疊層方向上相向的區域小。
在疊層電容器陣列CA7中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L7的第1側面L7a 而延伸的引出導體31a。在各第1內部電極21 24上，形成有為引出 至疊層體L7的第1側面L7a而延伸的引出導體31b、 32 34。
第1內部電極21通過引出導體31a與第1端子導體1電連接。第 1內部電極21 24分別通過引出導體31b、 32 34與第1外部連接導 體5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為引出至疊層體L7的第2側面L7b 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L7的第2側面L7b而延伸的引出導體51 53、 54b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導 體6電連接。其結果是，不僅是第2內部電極44，第2內部電極41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L7第2側面L7b 而延伸的引出導體71a。在各第3內部電極61 64上，形成有為引出 至疊層體L7的第2側面L7b而延伸的引出導體71b、 72 74。
第3內部電極61通過引出導體71a與第3端子導體3電連接。第 3內部電極61 64分別通過引出導體71b、 72 74與第3外部連接導 體7電連接。其結果是，不僅是第3內部電極61，第3內部電極62 64也通過第3外部連接導體7成為與第3端子導體3電連接。
在第4內部電極84上，形成有為引出至疊層體L7第1側面L7a 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L7的第1側面L7a而延伸的引出導體91 93、 94b。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91 93、 94b與第4外部連接導 體8電連接。其結果是，不僅是第4內部電極84，第4內部電極81 83也通過第4外部連接導體8成為與第4端子導體4電連接。
在疊層電容器陣列CA7的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另外，在第1電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6和第2內部電極44電連接。由此， 第1電容器C1，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻變大。
在疊層電容器陣列CA7的第2電容器C2中，使第3端子導體3 和第3內部電極62 64通過第3外部連接導體7和第3內部電極61 電連接。另夕卜，在第2電容器C2中，使第4端子導體4和第4內部電 極81 83通過第4外部連接導體8和第4內部電極84電連接。由此， 第2電容器C2，與將全部的內部電極通過引出導體與對應的端子導體 直接連接的現有的疊層電容器陣列的電容部相比，等效串聯電阻變大。
如上所述，在疊層電容器陣列CA7中，對于包含在該疊層電容器 陣列CA7中的第1和第2電容器C1、 C2兩者，與將全部的內部電極 通過引出導體與對應的端子導體連接的現有的電容器相比，可以實現 使等效串聯電阻增大。
如上所述，在疊層電容器陣列CA7中，可以控制等效串聯電阻。
另外，在疊層電容器陣列CA7中，第1內部電極21的面積比疊 層在同層上的第3內部電極61的面積小。第2內部電極44的面積比 疊層在同層上的第4內部電極84的面積小。因此，第1疊層電容器 Cl的等效串聯電阻與第2疊層電容器C2的等效串聯電阻相比增大。 由此，在疊層電容器陣列CA7中，可以包含等效串聯電阻不同的電容 器。
另外，在第1電容器Cl中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA7中，可以容易且精度良好地進行等效串聯電阻的控制。
另外，在疊層電容器陣列CA7中，多個第1和第2內部電極21 24、 41 44定位成，在各個之間夾有一層電介體層12 18并相向。另 一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個之 間夾有一層電介體層12 18并相向。由此，在形成于疊層電容器陣列 CA7中的電容器Cl、 C2中，可以在使靜電容量增大的同時，控制等 效串聯電阻使其增大。
第8實施方式
參照圖15和圖16，對第8實施方式的疊層電容器陣列CA8的結 構進行說明。第8實施方式的疊層電容器陣列CA8與第1實施方式的 疊層電容器陣列CA1的不同之處在于，形成在疊層體上的外部導體的 數量及其配置。圖15為第8實施方式的疊層電容器陣列的立體圖。圖 16為第8實施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第8實施方式的疊層電容器陣列CA8，如圖15所示，具有成大致 長方體形狀的疊層體L8，和形成在疊層體L8的側面上的多個作為外 部導體的第1 第4端子導體1A、 1B、 2A、 2B、 3、 4及第1 第4 外部連接導體5 8。
第1和第3端子導體1A、 3A以及第2和第3外部連接導體6、 7 均位于平行于疊層體L8的疊層方向的側面中的第1側面L8a上。從圖 15的左側向右側，以第1端子導體1A、第2外部連接導體6、第3外
部連接導體7、第3端子導體3A的順序形成第1和第3端子導體1A、 3A及第2和第3外部連接導體6、 7。
第1和第3端子導體1B、 3B以及第1和第4外部連接導體5、 8 均位于平行于疊層體L8的疊層方向的側面中的與第1側面L8a相對的 第2側面L8b上。從圖15的左側向右側，以第1端子導體1B、第1 外部連接導體5、第4外部連接導體8、第3端子導體3B的順序形成 第1和第3端子導體1B、 3B以及第1和第4外部連接導體5、 8。
第2端子導體2位于與疊層體L8的疊層方向平行的側面中的第3 側面L8c，即，沿著垂直于疊層體L8的疊層方向的側面的短邊方向延 伸的側面的第3側面L8c上。第4端子導體4位于與疊層體L8的疊層 方向平行的側面中的第4側面L8d， g卩，沿著垂直于疊層體L8的疊層 方向的側面的短邊方向延伸的側面且與第3側面L8c相向的第4側面 L8d上。
如圖16所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L8。在疊層體L8中，包括具有多層(在本 實施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電 極組，和具有多層(在本實施方式中為各4層)第3及第4內部電極 61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L8 內，在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA8包括，利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、 81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA8中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62，第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L8的第1側面L8a 而延伸的引出導體31a。在第1內部電極21上，還形成有為引出至疊
層體L8的第2側面L8b而延伸的引出導體31b、 31c。在各第1內部 電極22 24上，形成有為引出至疊層體L8的第2側面L8b而延伸的 引出導體32 34。
分別從第1內部電極21延伸出引出導體31a，以接近疊層體L8 的第l側面L8a，延伸出引出導體31b、 31c，以接近疊層體L8的第2 側面L8b。從第1內部電極22延伸出引出導體32，以接近疊層體L8 的第2側面L8b。從第1內部電極23延伸出引出導體33，以接近疊層 體L8的第2側面L8b。從第1內部電極24延伸出引出導體34，以接 近疊層體L8的第2側面L8b。
第1內部電極21通過引出導體31a與第1端子導體1A電連接。 第l內部電極21通過引出導體31b與第l端子導體lB電連接。第l 內部電極21 24分別通過引出導體31c、 32 34與第1外部連接導體 5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24 也通過第1外部連接導體5成為與第1端子導體1A、 1B電連接。
在第2內部電極44上，形成有為引出至疊層體L8的第3側面L8c 而延伸的引出導體54a。在各第2內部電極41 44上，形成有為引出 至疊層體L8的第l側面L8a而延伸的引出導體51 53、 54b。
從第2內部電極41延伸出引出導體51，以接近疊層體L8的第1 側面L8a。從第2內部電極42延伸出引出導體52，以接近疊層體L8 的第l側面L8a。從第2內部電極43延伸出引出導體53,以接近疊層 體L8的第1側面L8a。分別從第2內部電極44延伸出引出導體54a， 以接近疊層體L8的第3側面L8c，延伸出引出導體54b，以接近疊層 體L8的第l側面L8a。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51 53、 54b與第2外部連接導 體6電連接。其結果是，不僅是第2內部電極44，第2內部電極41 43也通過第2外部連接導體6成為與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L8的第1側面L8a 而延伸的引出導體71a、 71c。在第3內部電極61上，還形成有為引出 至疊層體L8的第2側面L8b而延伸的引出導體71b。在各第3內部電
極62 64上，形成有為引出至疊層體L8的第2側面L8b而延伸的引 出導體72 74。
分別從第3內部電極61延伸出引出導體71a、 71c，以接近疊層體 L8的第l側面L8a，延伸出引出導體71b，以接近疊層體L8的第2側 面L8b。從第3內部電極62延伸出引出導體72，以接近疊層體L8的 第l側面L8a。從第3內部電極63延伸出引出導體73，以接近疊層體 L8的第1側面L8a。從第3內部電極64延伸出引出導體74，以接近 疊層體L8的第1側面L8a。
第3內部電極61通過引出導體71a與第3端子導體3A電連接。 第3內部電極61通過引出導體71b與第3端子導體3B電連接。第3 內部電極61 64分別通過引出導體71c、 72 74與第3外部連接導體 7電連接。其結果是，不僅是第3內部電極61，第3內部電極62 64 也通過第3外部連接導體7成為與第3端子導體3A、 3B電連接。
在第4內部電極84上，形成有為引出至疊層體L8的第4側面L8d 而延伸的引出導體94a。在各第4內部電極81 84上，形成有為引出 至疊層體L8的第2側面L8b而延伸的引出導體91 93、 94b。
從第4內部電極81延伸出引出導體91，以接近疊層體L8的第2 側面L8b。從第4內部電極82延伸出引出導體92，以接近疊層體L8 的第2側面L8b。從第4內部電極83延伸出引出導體93，以接近疊層 體L8的第2側面L8b。分別從第4內部電極84延伸出引出導體94a， 以接近疊層體L8的第4側面L8d，延伸出引出導體94b，以接近疊層 體L8的第2側面L8b。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91 93、 94b與第4外部連接導 體8電連接。其結果是，不僅是第4內部電極84，第4內部電極81 83也通過第4外部連接導體8成為與第4端子導體4電連接。
在疊層電容器陣列CA8的第l電容器C1中，使第1端子導體1A、 1B和第1內部電極22 24通過第1外部連接導體5和第1內部電極 21電連接。另外，在第1電容器Cl中，使第2端子導體2和第2內 部電極41 43通過第2外部連接導體6和第2內部電極44電連接。 由此，第i電容器ci，與將全部的內部電極通過引出導體與對應的端
子導體直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電 阻變大。
在疊層電容器陣列CA8的第2電容器C2中，使第3端子導體3A、 3B和第3內部電極62 64通過第3外部連接導體7及第3內部電極 61電連接。另外，在第2疊層電容器C2中，使第4端子導體4和第4 內部電極81 83通過第4外部連接導體8及第4內部電極84電連接。 由此，第2電容器C2與將全部的內部電極通過引出導體與對應的端子 導體直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電阻 變大。
如上所述，在疊層電容器陣列CA8中，對于包含在該疊層電容器 陣列CA8中的第1和第2電容器Cl、 C2兩者，與將全部的內部電極 通過引出導體與對應的端子導體連接的現有的電容器相比，可以實現 使等效串聯電阻增大。
如上所述，在疊層電容器陣列CA8中，可以控制等效串聯電阻。
另外，在第1電容器C1中，通過對第l內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等 效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA8中，可以容易且精度良好地進行等效串聯電阻的控制。
另夕卜，在疊層電容器陣列CA8中，多個第1和第2內部電極21 24、 41 44定位成，在各個之間夾有一層電介體層12 18并相向。另 一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個之 間夾有一層電介體層12 18并相向。由此，在形成于疊層電容器陣列 CA8中的電容器C1、 C2中，可以在使靜電容量增大的同時，控制等 效串聯電阻使其增大。
第9實施方式
參照圖17和圖18，對第9實施方式的疊層電容器陣列CA9的結 構進行說明。第9實施方式的疊層電容器陣列CA9與第8實施方式的 疊層電容器陣列CA8的不同之處在于，形成在疊層體上的外部導體的 構成及其配置。圖17為第9實施方式的疊層電容器陣列的立體圖。圖 18為第9實施方式的疊層電容器陣列中包含的疊層體的分解立體圖。
第9實施方式的疊層電容器陣列CA9，如圖17所示，具有成大 致長方體形狀的疊層體L9，和形成在疊層體L9的側面上的多個作為 外部導體的第1 第4端子導體1 4及第1 第4外部連接導體5、6A、 6B、 7、 8A、 8B。
第1和第3端子導體1、 3以及第1和第3外部連接導體5、 7均 位于平行于疊層體L9的疊層方向的側面中的第1側面L9a上。從圖 17的左側向右側，以第1端子導體1、第1外部連接導體5、第3外部 連接導體7、第3端子導體3的順序形成第1和第3端子導體1、 3及 第1和第3外部連接導體5、 7
第2和第4端子導體2、 4以及第2和第4外部連接導體6B、 8B 均位于平行于疊層體L9的疊層方向的側面中的與第1側面L9a平行的 第2側面L9b上。從圖17的左側向右側，以第2端子導體2、第2外 部連接導體6B、第4外部連接導體8B、第4端子導體4的順序形成第 2和第4端子導體2、 4及第2和第4外部連接導體6B、 8B。
第2外部連接導體6A位于與疊層體L9的疊層方向平行的側面中 的第3側面L9c上。第4外部連接導體8A位于與疊層體L9的疊層方 向平行的側面中的與第3側面L9c相向的第4側面L9d上。
如圖18所示，通過將多層(在本實施方式中為9層)電介體層11 19疊層，而構成疊層體L9。在疊層體L9中，包括具有多層(在本實 施方式中為各4層)第1及第2內部電極21 24、 41 44的第1電極 組，和具有多層(在本實施方式中為各4層)第3及第4內部電極61 64、 81 84的第2電極組。第1電極組和第2電極組在疊層體L9內， 在與電介體層11 19的疊層方向垂直的方向上并列設置。
疊層電容器陣列CA9包括，利用多個第1及第2內部電極21 24、 41 44和在該多個第1及第2內部電極21 24、41 44之間分別逐層 夾有的電介體層12 18而形成的第1電容器C1;以及，利用多個第3 及第4內部電極61 64、 81 84和在該多個第3及第4內部電極61 64、 81 84之間分別夾有的電介體層12 18而形成的第2電容器C2。
在疊層電容器陣列CA9中，第1和第3內部電極21、 61，第l和 第3內部電極22、 62,第1和第3內部電極23、 63，以及第1和第3 內部電極24、 64，分別在疊層方向上位于同層。另外，第2和第4內 部電極41、 81，第2和第4內部電極42、 82，第2和第4內部電極43、 83，以及第2和第4內部電極44、 84，也分別在疊層方向上位于同層。
在第1內部電極21上，形成有為引出至疊層體L9的第1側面L9a 而延伸的引出導體31a、 31b。在各第1內部電極22 24上，形成有為 引出至疊層體L9的第1側面L9a而延伸的引出導體32 34。
分別從第l內部電極21延伸出引出導體31a、 31b，以接近疊層體 L9的第l側面L9a。從第1內部電極22延伸出引出導體32，以接近 疊層體L9的第1側面L9a。從第l內部電極23延伸出引出導體33， 以接近疊層體L9的第1側面L9a。從第1內部電極24延伸出引出導 體34，以接近疊層體L9的第l側面L9a。
第1內部電極21通過引出導體31a與第1端子導體1A電連接。 第l內部電極21 24分別通過引出導體31b、 32 34與第1外部連接 導體5電連接。其結果是，不僅是第1內部電極21，第1內部電極22 24也通過第1外部連接導體5成為與第1端子導體1電連接。
在第2內部電極44上，形成有為引出至疊層體L9的第2側面L9b 而延伸的引出導體54a、 54c。在第2內部電極44上，還形成有為引出 至疊層體L9的第3側面L9c而延伸的引出導體54b。在各第2內部電 極41 43上，形成有為引出至疊層體L9的第3側面L9c而延伸的引 出導體51a 53a。在各第2內部電極41 43上，還形成有為引出至疊 層體L9的第2側面L9b而延伸的引出導體51b 53b。
從第2內部電極41延伸出引出導體51a，以接近疊層體L9的第3 側面L9c，延伸出引出導體51b,以接近疊層體L9的第2側面L9b。 從第2內部電極42延伸出引出導體52a，以接近疊層體L9的第3側面 L9c，延伸出引出導體52b，以接近疊層體L9的第2側面L9b。從第2 內部電極43延伸出引出導體53a，以接近疊層體L9的第3側面L9c， 延伸出引出導體53b，以接近疊層體L9的第2側面L9b。分別從第2 內部電極44延伸出引出導體54a，以接近疊層體L9的第2側面L9b，
延伸出引出導體54b，以接近疊層體L9的第3側面L9c，延伸出引出 導體54c，以接近疊層體L9的第2側面L9b。
第2內部電極44通過引出導體54a與第2端子導體2電連接。第 2內部電極41 44分別通過引出導體51a 53a、 54b與第2外部連接 導體6A電連接。而且，第2內部電極41 44分別通過引出導體51b 53b、 54c與第2外部連接導體6B電連接。其結果是，不僅是第2內部 電極44，第2內部電極41 43也通過第2外部連接導體6A、 6B成為 與第2端子導體2電連接。
在第3內部電極61上，形成有為引出至疊層體L9的第l側面L9a 而延伸的引出導體71a、 71b。在各第3內部電極62 64上，形成有為 引出至疊層體L9的第1側面L9a而延伸的引出導體72 74。
分別從第3內部電極61延伸出引出導體71a、 71b，以接近疊層體 L9的第1側面L9a。從第3內部電極62延伸出引出導體72，以接近 疊層體L9的第1側面L9a。從第3內部電極63延伸出引出導體73， 以接近疊層體L9的第1側面L9a。從第3內部電極64延伸出引出導 體74，以接近疊層體L9的第1側面L9a。
第3內部電極61通過引出導體71a與第3端子導體3電連接。第 3內部電極61 64分別通過引出導體71b、 72 74與第3外部連接導 體7電連接。其結果是，不僅是第3內部電極61，第3內部電極62 64也通過第3外部連接導體7成為與第3端子導體3電連接。
在第4內部電極84上，形成有為弓I出至疊層體L9的第2側面L9b 而延伸的引出導體94a、 94c。在第4內部電極84上，還形成有為引出 至疊層體L9的第4側面L9d而延伸的引出導體94b。在各第4內部電 極81 83上，形成有為引出至疊層體L9的第4側面L9d而延伸的引 出導體91a 93a。在各第4內部電極81 83上，還形成有為引出至疊 層體L9的第2側面L9b而延伸的引出導體91b 93b。
分別從第4內部電極81延伸出引出導體91a，以接近疊層體L9 的第4側面L9d，延伸出引出導體91b，以接近疊層體L9的第2側面 L9b。分別從第4內部電極82延伸出引出導體92a，以接近疊層體L9 的第4側面L9d，延伸出引出導體92b，以接近疊層體L9的第2側面 L9b。分別從第4內部電極83延伸出引出導體93a，以接近疊層體L9
的第4側面L9d，延伸出引出導體93b，以接近疊層體L9的第2側面 L9b。分別從第4內部電極84延伸出引出導體94a、 94c，以接近疊層 體L9的第2側面L9b，延伸出引出導體94b，以接近疊層體L9的第4 側面L9d。
第4內部電極84通過引出導體94a與第4端子導體4電連接。第 4內部電極81 84分別通過引出導體91a 93a、 94b與第4外部連接 導體8A電連接。第4內部電極81 84還分別通過引出導體91b 93b、 94c與第4外部連接導體8B電連接。其結果是，不僅是第4內部電極 84，第4內部電極81 83也通過第4外部連接導體8A、 8B成為與第 4端子導體4電連接。
在疊層電容器陣列CA9的第1電容器Cl中，使第1端子導體1 和第1內部電極22 24通過第1外部連接導體5和第1內部電極21 電連接。另外，在第1電容器C1中，使第2端子導體2和第2內部電 極41 43通過第2外部連接導體6A、 6B和第2內部電極44電連接。 由此，第1電容器C1，與將全部的內部電極通過引出導體與對應的端 子導體直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電 阻變大。
在疊層電容器陣列CA9的第2電容器C2中，使第3端子導體3 和第3內部電極62 64通過第3外部連接導體7和第3內部電極61 電連接。另夕卜，在第2電容器C2中，使第4端子導體4和第4內部電 極81 83通過第4外部連接導體8A、 8B和第4內部電極84電連接。 由此，第2電容器C2，與將全部的內部電極通過引出導體與對應的端 子導體直接連接的現有的疊層電容器陣列的電容器相比，等效串聯電 阻變大。
如上所述，在疊層電容器陣列CA9中，對于包含在該疊層電容器 陣列CA9中的第1和第2電容器C1、 C2兩者，與將全部的內部電極 通過引出導體與對應的端子導體連接的現有的電容器相比，可以實現 使等效串聯電阻增大。
如上所述，在疊層電容器陣列CA9中，可以控制等效串聯電阻。 另外，在第1電容器C1中，通過對第1內部電極21和第2內部 電極44的至少一者的數量或在疊層方向上的位置進行調整，可以將等
效串聯電阻設定為所希望的值。在第2電容器C2中，通過對第3內部 電極61和第4內部電極84的至少一者的數量或在疊層方向上的位置 進行調整，可以將等效串聯電阻設定為所希望的值。因此，在疊層電 容器陣列CA9中，可以容易且精度良好地進行等效串聯電阻的控制。
另夕卜，在疊層電容器陣列CA9中，多個第1和第2內部電極21 24、 41 44定位成，在各個之間夾有一層電介體層12 18并相向。另 一方面，多個第3和第4內部電極61 64、 81 84定位成，在各個之 間夾有一層電介體層12 18并相向。由此，在形成于疊層電容器陣列 CA9中的電容器Cl、 C2中，可以在使靜電容量增大的同時，控制等 效串聯電阻使其增大。
以上，對本發明的優選的實施方式進行了詳細說明，但是，本發 明并不限定于上述實施方式。例如，包含在疊層電容器陣列中的電容 器的數量并不局限于上述實施方式中所記載的數量，例如也可以是3 個以上。另外，電介體層U 19的疊層數量和第1 第4內部電極21 24、 41 44、 61 64、 81 84各個的疊層數量并不局限于上述實施方 式中所記載的數量。因此，可以分別含有2層以上第1和第2內部電 極，可以分別含有1層以上第3和第4內部電極。
另外，多個第1內部電極21 24中至少1個第1內部電極，和多 個第2內部電極41 44中至少l個第2內部電極，可以定位成，在之 間夾著至少l層電介體層并相向。另一方面，多個第3內部電極61 64中至少1個第3內部電極，和多個第4內部電極81 84中至少1 個第4內部電極，可以定位成，在之間夾著至少l層電介體層并相向。 因此，例如，也可以如圖19、 20、 21所示，將第3內部電極61和第3 內部電極62定位成，在之間夾著電介體層12并相向，將第4內部電 極83和第4內部電極84定位成，在之間夾著電介體層18而相向。圖 19表示第2實施方式的變形例，圖20表示第6實施方式的變形例，圖 21表示第7實施方式的變形例。在上述情況下，多個第1和第2內部 電極21 24、 41 44在各個之間夾著一層電介體層12 18并相向。 多個第3和第4內部電極62 64、 81 83在各個之間夾著一層電介體 層13 17并相向。
另外，第1和第3內部電極21 24、 61 64也可以不位于同層。 第2和第4內部電極41 44、 81 84也可以不位于同層。第1 第4 內部電極22 24、 41 43、 62 64、 81 83的形狀并不局限于上述實 施方式中記載的形狀，也可以與對應的外部連接導體電連接。第1 第 4內部電極21、 44、 61、 84的形狀并不局限于上述實施方式中記載的 形狀，也可以與對應的端子導體和外部連接導體電連接。
另外，端子導體1、 1A、 1B、 2、 3、 3A、 3B、 4的數量，不局限 于上述實施方式中記載的數量。另外，外部連接導體5、 6、 6A、 6B、 7、 8、 8A、 8B的數量也不局限于上述實施方式中記載的數量。第l 第4端子導體1、 1A、 1B、 2、 3、 3A、 3B、 4也可以是分別不同的數 量。第1 第4外部連接導體5、 6、 6A、 6B、 7、 8、 8A、 8B也可以
是分別不同的數量。
另外，通過引出導體與端子導體1、 1A、 1B、 2、 3、 3A、 3B、 4
直接連接的內部電極的數量和在疊層方向上的位置也不局限于上述實 施方式中記載的數量和位置。
另外，在包含于疊層電容器陣列中的每個電容器中，內部電極的 疊層數量也可以不同。第1和第3內部電極21 24、 61 64在疊層方 向上可以不位于同層。第2和第4內部電極41 44、 81 84在疊層方 向上可以不位于同層。
從上面已經描述的發明可知，很明顯本發明可以以各種方式進行 改變。這些改變并不能被看作脫離本發明的精神和范圍，所有對本領 域內普通技術人員而言顯而易見的這些修改都被認為包含在下述的權 利要求的范圍內。
權利要求
1.一種疊層電容器陣列，其特征在于具有層疊有多個電介體層的疊層體，和形成在所述疊層體上的多個外部導體；所述多個外部導體包括，相互電絕緣的第1～第4端子導體、以及第1和第2外部連接導體；所述疊層體包括具有多個第1內部電極和多個第2內部電極的第1電極組，和具有第3內部電極和第4內部電極的第2電極組；所述第1電極組和所述第2電極組，在所述疊層體內，在與所述多個電介體層的疊層方向垂直的方向上并列配置；所述多個第1內部電極中至少1個第1內部電極和所述多個第2內部電極中至少1個第2內部電極，定位成在之間夾著至少1層所述電介體層而相互相對；所述第3和第4內部電極，定位成在之間夾著至少1層所述電介體層而相互相對；所述各第1內部電極通過引出導體而與所述第1外部連接導體電連接；所述各第2內部電極通過引出導體而與所述第2外部連接導體電連接；所述第3內部電極通過引出導體而與所述第3端子導體電連接；所述第4內部電極通過引出導體而與所述第4端子導體電連接；所述多個第1內部電極中，1個以上且比該第1內部電極的總數少1個的數量以下的第1內部電極，通過引出導體與所述第1端子導體電連接；所述多個第2內部電極中，1個以上且比該第2內部電極的總數少1個的數量以下的第2內部電極，通過引出導體與所述第2端子導體電連接。
2. 如權利要求l所述的疊層電容器陣列，其特征在于 所述多個第1和第2內部電極定位成，在各個之間夾著至少一層 所述電介體層而相互相向。
3. 如權利要求l所述的疊層電容器陣列，其特征在于-所述多個外部導體還包括，第3外部連接導體和第4外部連接導體；所述第2電極組具有多個所述第3和第4內部電極；所述各第3內部電極通過引出導體與所述第3外部連接導體電連接；所述各第4內部電極通過引出導體與所述第4外部連接導體電連接；所述多個第3內部電極中，1個以上且比該第3內部電極的總數少 1個的數量以下的第3內部電極，通過引出導體與所述第3端子導體電 連接；所述多個第4內部電極中，1個以上且比該第4內部電極的總數少 1個的數量以下的第4內部電極，通過引出導體與所述第4端子導體電 連接。
4. 如權利要求l所述的疊層電容器陣列，其特征在于 由所述多個第1和第2內部電極及所述多個電介體層形成第1電容器；由所述第3和第4內部電極及所述多個電介體層形成第2電容器; 所述第1電容器的等效串聯電阻和所述第2電容器的等效串聯電 阻不同。
全文摘要
本發明涉及一種疊層電容器陣列，具有疊層體、和形成在該疊層體上的第1～第4端子導體及第1和第2外部連接導體。疊層體包括，具有多個第1和第2內部電極的第1電極組，和具有第3和第4內部電極的第2電極組。各第1內部電極與第1外部連接導體連接；各第2內部電極與第2外部連接導體連接；第3內部電極與第3端子導體連接；第4內部電極與第4端子導體連接。多個第1內部電極中，1個以上且比該第1內部電極的總數少1個的數量以下的第1內部電極與第1端子導體連接。多個第2內部電極中，1個以上且比該第2內部電極的總數少1個的數量以下的第2內部電極與第2端子導體連接。
文檔編號H01G4/30GK101106019SQ20071013624
公開日2008年1月16日 申請日期2007年7月12日 優先權日2006年7月12日
發明者青木崇 申請人:Tdk株式會社