等離子體蝕刻方法及計算機可讀取的存儲介質的制作方法

文檔序號：7233271閱讀：186來源：國知局

專利名稱：等離子體蝕刻方法及計算機可讀取的存儲介質的制作方法
技術領域：
本發明涉及適用于氧化膜的蝕刻、例如高深寬比接觸(HARC， HighAspect Ratio Contact)處理的等離子體蝕刻方法，以及存儲著執行這種等離子體蝕刻方法的控制程序且可被計算機讀取的存儲介質。
背景技術：
在半導體器件的制造工藝中，通過光刻工序在作為被處理基板的半導體晶片上形成光致抗蝕劑圖案，然后以其作為掩模進行蝕刻。最近，半導體器件越來越細微化，因而在蝕刻中也越來越要求微細加工，例如，在高深寬比接觸(HARC)工藝中，在氧化膜上形成的孔洞(hole)和溝槽(trench)的深寬比越來越大，因此，在氧化膜的蝕刻工藝中，要求極大的選擇比以及極好的開口性。
按照這樣的要求，在專利文獻1中，具有如下技術被提案，使用相對設置上部電極和下部電極的平行平板型等離子體蝕刻裝置，在下部電極上載置半導體晶片，作為蝕刻氣體，使用CsF8或C4F6等碳氟系氣體、氧氣以及Ar等稀有氣體，通過低壓、蝕刻氣體的大流量化規定蝕刻氣體在腔室(chamber)內的滯留時間，進行等離子體蝕刻，從而提高選擇比以及開口性。然而，在專利文獻1中，根據蝕刻條件有時不一定能夠得到所期望的開口性。例如，在半導體晶片的溫度(下部電極溫度)較低的情況(例如，0。C的情況)下，開口性良好且相對于掩模的選擇比高，但是，隨著晶片溫度上升，開口性變差，在規定溫度以上時，產生蝕刻在中途停止的蝕刻終止。而且，根據圖案形狀，開口性也有所不同，對于孔洞來說可充分地蝕刻到底部，而對于線狀、例如溝槽來說，則發生蝕刻終止。雖然可以考慮增加稀釋氣體或02氣體作為發生蝕刻終止的情況時的應對法，但是，都為選擇比下降的方向，并不優選。
專利文獻日本特開2002-25979號公報發明內容本發明鑒于上述問題而提出，目的在于提供一種等離子體蝕刻方法，該方法即使在規定的蝕刻條件為蝕刻開口性降低的情況下，也能夠同時獲得良好的開口性以及選擇性。并且，本發明還提供一種計算機可讀取的存儲介質，其存儲著執行這樣的等離子體蝕刻方法的程序。為了解決上述課題，本發明提供了一種等離子體蝕刻方法，其特征在于使用如下等離子體蝕刻裝置，上述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向上述上部電極或下部電極施加等離子體生成用的相對高頻率的高頻電力，向上述下部電極施加偏置用的相對低頻率的高頻電力，將供給到上述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，作為上述處理氣體，使用包含CxFy(x、 y為1以上的整數)、稀有氣體和02的氣體，向上述處理容器內供給該處理氣體，同時向上述上部電極或上述下部電極施加高頻電力，產生上述處理氣體的等離子體，并且向上述下部電極施加偏置用的高頻電力，同時經由掩模層對形成在基板上的氧化膜進行等離子體蝕刻，在規定的蝕刻條件是蝕刻開口性降低的條件的情況下，向上述上部電極施加規定的直流電壓，以獲得良好的蝕刻開口性。本發明還提供一種等離子體蝕刻方法，其特征在于使用如下等離子體蝕刻裝置，上述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置有作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向上述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，將供給到上述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，作為上述處理氣體，使用包含CJy (x、 y為1以上的整數)、稀有氣體和02的氣體，向上述處理容器內供給該處理氣體，同時向上述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，同時經由掩模層對形成在基板上的氧化膜進行等離子體蝕刻，
在規定的蝕刻條件是蝕刻開口性降低的條件的情況下，向上述上部電極施加規定的直流電壓，以獲得良好的蝕刻開口性。在上述任何一種的構成中，作為上述規定的蝕刻條件，能夠為基板的溫度，作為這種開口性降低的溫度來說，能夠為上述基板的溫度在20。C以上，甚至40。C以上。另外，作為上述規定的蝕刻條件，能夠為蝕刻圖案的形狀，作為這種開口性降低的圖案形狀，能夠為上述蝕刻圖案包括線狀形狀的圖案。并且，在上述蝕刻圖案除了包括這種線狀形狀，還包括孔洞形狀的情況下，優選均按規定值以上的深度進行蝕刻。另外，優選上述CxFy的x為4以上，y為6以上，具體地說，例如，上述CxFy是從C4F6、 C5Fs以及C4F8中選擇出的一種氣體，或兩種以上的混合氣體。并且，上述稀有氣體，可以為Ar或Xe或Ar和Xe的混合氣體。本發明還提供一種計算機可讀取的存儲介質，其特征在于存儲控制等離子體蝕刻裝置用的、在計算機上運行的控制程序，其中，上述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向上述上部電極或下部電極施加等離子體生成用的相對高頻率的高頻電力，向上述下部電極施加偏置用的相對低頻率的高頻電力，或者，向上述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，將供給到上述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，上述控制程序，在運行時使計算機控制上述等離子體蝕刻裝置，以進行上述的蝕刻方法。根據本發明，由于使用包含CJy (x、 y為1以上的整數)、稀有氣體、02的氣體作為上述處理氣體，向該處理容器內供給上述處理氣體，同時向上述上部電極或上述下部電極施加高頻電力，產生上述處理氣體的等離子體，并且向上述下部電極施加偏置用的高頻電力，然后經由光致抗蝕劑掩模層對形成在基板上的氧化膜進行等離子體蝕刻，所以，能夠進行選擇性高的等離子體蝕刻，而且，如果規定的蝕刻條件是蝕刻開口性降低的條件，則向上述上部電極施加一定的直流電壓以獲得良好的蝕刻開口性，因此，不產生蝕刻終止，并且能夠同時獲得
良好的開口性以及選擇性。

圖1是在本發明的實施中所使用的等離子體蝕刻裝置的一個示例的概況截面示意圖。圖2是在圖1的等離子體蝕刻裝置中與第一高頻電源相連接的匹配器的構造示意圖。圖3是在本發明的一個實施方式的實施中所使用的半導體晶片W 的構造的截面示意圖。圖4是在使半導體晶片的溫度上升時產生的蝕刻終止的說明圖。圖5是在圖4所示的產生蝕刻終止的溫度下，向上部電極施加直流電壓，蝕刻氧化膜時的狀態的截面示意圖。圖6是用于說明通過施加直流電壓改善蝕刻時的開口性的機理的示意圖。圖7是在圖1的等離子體處理裝置中，向上部電極施加直流電壓時的Vde以及等離子體層厚度的變化的示意圖。圖8是表示使半導體晶片溫度變化時的蝕刻的開口性以及施加直流電壓時的蝕刻的開口性的實驗結果的示意圖。圖9是用于說明選擇比中flat和facet的定義的圖。圖IO是在本發明的其他實施方式的實施中所使用的半導體晶片W 的構造的截面示意圖。圖11是說明孔洞和溝槽的蝕刻的開口性的不同的截面圖。圖12是向上部電極施加直流電壓，蝕刻氧化膜時的孔洞以及溝槽的狀態的截面示意圖。圖13是用于說明在上部電極上不施加直流電壓時和施加直流電壓時，比較孔洞和溝槽的蝕刻開口性的實驗結果的示意圖。圖14是能夠應用于本發明實施方式的其他類型的等離子體蝕刻裝置例的概況示意圖。圖15是能夠應用于本發明實施方式的另一其他類型的等離子體蝕刻裝置例的概況示意圖。[符號說明]10:腔室(處理容器)16:基座(下部電極)34:上部電極44.'供電棒46、88:匹配器48:第一高頻電源50:可變直流電源51:控制器52:導通斷開開關66:處理氣體供給源84:排氣裝置90:第二高頻電源9hGND塊101、201: Si基板102、203: 蝕刻終止膜103、204:氧化膜104、205: 防反射膜(BARC)105、206:光致抗蝕劑膜107、207: 孔洞107a、 207a、 208a: 肩(shoulder)部208: 溝槽W:半導體晶片(被處理基板)具體實施方式
下面，參照附圖，具體地說明本發明的實施方式。圖1是在本發明的實施中所使用的等離子體蝕刻裝置的一個示例的概略截面示意圖。該等離子體蝕刻裝置，作為電容耦合型平行平板等離子體蝕刻裝置而構成，具有例如由表面經過陽極氧化處理的鋁構成的大致呈圓筒狀的腔室(處理容器)10。該腔室10被保護接地。在腔室10的底部，經由由陶瓷等構成的絕緣板12配置有圓柱狀的基座支承臺14，在基座支承臺14的上面設置有由例如鋁形成的基座 16。基座16構成下部電極，在其上載置作為被處理基板的半導體晶片 W。
在基座16的上面，設置有以靜電力吸附保持半導體晶片W的靜電卡盤18。該靜電卡盤18，具有由一對絕緣層或絕緣片夾持由導電膜構成的電極20的結構，直流電源22電連接于電極20。而且，利用來自直流電源22的直流電壓所產生的庫侖力等的靜電力，將半導體晶片 W吸附保持在靜電卡盤18上。
在靜電卡盤18 (半導體晶片W)的周圍、在基座16的上面，配置有用于提高蝕刻均勻性的、例如由硅構成的導電性的聚焦環(修正環)24。在基座16與基座支承臺14的側面上，設置有例如由石英所構成的圓筒狀的內壁部件26。
在基座支承臺14的內部，例如沿圓周設置有致冷劑室28。由設置于外部的、未圖示的冷卻單元，經由管道30a、 30b，向該致冷劑室內，循環供給規定溫度的致冷劑、例如冷卻水，能夠由致冷劑的溫度控制半導體晶片W的處理溫度。
進而，將來自未圖示的傳熱氣體供給機構的傳熱氣體、例如氦氣 (He)，經由氣體供給線32而供給到靜電卡盤18的上面與半導體晶片 W的背面之間。
在作為下部電極的基座16的上方，設置有與基座16相對、平行的上部電極34。這樣，上部及下部電極34、 16之間的空間就成為等離子體生成空間。上部電極34形成與作為下部電極的基座16上的半導體晶片W相對、與等離子體生成空間相接的面，即相對面。
該上部電極34經由絕緣性遮蔽部件42，被支承于腔室10的上部，包括構成與基座16的相對面且具有多個吐出孔37的電極板36，以及可裝拆自由地支承該電極板36、由導電性材料、例如表面經陽極氧化處理后的鋁所構成的水冷結構的電極支承體38。電極板36優選是焦耳熱少的低電阻導體或半導體，而且，如后面所述，從強化抗蝕劑層的觀點出發，優選含有硅的物質。從這一觀點，優選電極板36由硅或SiC 所構成。在電極支承體38的內部，設置有氣體擴散室40，從該氣體擴散室40向下方延伸有與氣體吐出孔37相連通的多個氣體流通孔41 。
在電極支承體38上形成有向氣體擴散室40導入處理氣體的氣體導入口 62，該氣體導入口 62上連接有氣體供給管64，氣體供給管64 與處理氣體供給源66相連接。在氣體供給管64上，從上游側開始依次設置有質量流量控制器(MFC) 68以及開關閥70 (也可以由FCN 取代MFC)。于是，從處理氣體供給源66，將用于蝕刻的處理氣體，從氣體供給管64供給到氣體擴散室40，經由氣體流通孔41與氣體吐出孔37呈噴霧狀地吐出到等離子體生成空間。就是說，上部電極34 具有作為供給處理氣體用的噴頭的功能。在上部電極34上經由匹配器46及供電棒44而電氣連接有第一高頻電源48。第一高頻電源48輸出10MHz以上的高頻、例如60MHz 的高頻電力。匹配器46是使負載阻抗與第一高頻電源48的內部(或輸出)阻抗相匹配的器件，具有在腔室10內生成等離子體時使第一高頻電源48的輸出阻抗與負載阻抗在表觀上一致的功能。匹配器46的輸出端子與供電棒44的上端相連接。另一方面，在上述上部電極34上，除了第一高頻電源48之外，還電氣連接有可變直流電源50。可變直流電源50也可以是雙極電源。具體地說就是，該可變直流電源50經由上述匹配器46及供電棒44連接于上部電極34上，可以由導通斷開開關52進行供電的導通、斷開。可變直流電源50的極性、電流、電壓及導通/斷開開關52的導通、斷開，由控制器51進行控制。如圖2所示，匹配器46具有從第一高頻電源48的供電線49分支設置的第一可變電容器54、以及設置在供電線49的分支點下游側的第二可變電容器56，由此能夠發揮上述功能。而且，在匹配器46內，設置有捕獲(trap)來自第一高頻電源48的高頻(例如60MHz)及來自后述第二高頻電源的高頻(例如2MHz)的濾波器58，使得能夠有效地將直流電壓電流(以下簡稱直流電壓)供給到上部電極34。就是說，來自可變直流電源50的直流電流經由濾波器58而連接于供電線49。該濾波器58由線圈59與電容器60所構成，由此捕獲來自第一高頻電源48的高頻及來自后述第二高頻電源的高頻。設置有圓筒狀接地導體10a，使其從腔室的側壁向比上部電極34 的高度位置還靠向上方的位置延伸，該圓筒狀接地導體10a的頂壁部
分通過筒狀的絕緣部件44a而與上部供電棒44電氣絕緣。在作為下部電極的基座16上，經由匹配器88而電氣連接有第二高頻電源90。從該第二高頻電源90向作為下部電極的基座16供給高頻電力，由此將離子引入半導體晶片W—側。第二高頻電源90輸出 300kHz 13.56MHz范圍內的頻率、例如2MHz的高頻電力。匹配器 88使負載阻抗與第二高頻電源90的內部(或輸出)阻抗相匹配，具有在腔室10內生成等離子體時，使第二高頻電源90的內部阻抗與負載阻抗在表觀上一致的功能。在上部電極34上，電氣連接有低通濾波器(LPF) 92，該低通濾波器用于在使來自第一高頻電源48的高頻(例如60MHz)不通過的情況下，將來自第二高頻電源90的高頻(例如2MHz)接地。該低通濾波器(LPF) 92優選由LR濾波器或LC濾波器構成，但由于即使只是一根導線也能夠對于來自第一高頻電源48的高頻(例如60MHz)給予充分大的電抗，所以就這樣即可。另一方面，在作為下部電極的基座 16上，電氣連接有用于將來自第一高頻電源48的高頻(例如60MHz) 接地的高通濾波器(HPF) 94。在腔室10的底部設置有排氣口 80，在該排氣口 80上經由排氣管 82而連接有排氣裝置84。排氣裝置84具有渦輪分子泵等真空泵，能夠將腔室10內減壓至所希望的真空度。而且，在腔室10的側壁上設置有半導體晶片W的搬入搬出口 85，該搬入搬出口 85可以由閘式閥 86而打開或閉合。而且，沿著腔室10的內壁可自由裝拆地設置有用于防止在腔室10上附著蝕刻副產物(堆積沉淀物)的堆積沉淀防護體11。就是說，堆積沉淀防護體11構成腔室壁。而且，在內壁部件26的外周也設置有堆積沉淀防護體11。在腔室10底部的腔室壁側堆積沉淀防護體11與內壁部件26側的堆積沉淀防護體11之間，設置有排氣板83。作為堆積沉淀防護體11與排氣板83，優選使用在鋁材上覆蓋有Y203 等陶瓷的材料。在堆積沉淀防護體11的構成腔室內壁的部分與晶片W大體相同高度的部分上，設置有接地、DC連接的導電性部件(GND塊)91，由此能夠發揮防止異常放電的效果。等離子體處理裝置的各構成部與控制部(整體控制裝置)95相連
接并受其控制。而且，在控制部95上連接有用戶接口 96，用戶接口 96包括工序管理者為了管理等離子體處理裝置而進行命令的輸入操作等的鍵盤，及能夠對等離子體處理裝置的工作狀況進行可視化顯示的顯不器等。再者，控制部95上還連接有存儲部97，存儲部97中存儲有用于在控制部95的控制下而實現在等離子體處理裝置中所執行的各種處理的控制程序，及用于根據處理條件而在等離子體處理裝置的各構成部中執行處理的程序、即方案。該方案也可以存儲于硬盤或半導體存儲器中，也可以是在存儲于CDROM、 DVD等可移動性的、計算機可讀取的存儲介質內的狀態下，設定于存儲部97的規定位置上。而且，還可以根據需要，根據來自用戶接口96的指示等而從存儲部97中調出任意的方案，由控制部95執行，由此，在控制部95的控制下實行在等離子體處理裝置中的所希望的處理。接著，對由這樣結構的等離子體蝕刻裝置所實施的、本發明的一個實施方式涉及的等離子體蝕刻方法加以說明。這里，對于作為被處理體的半導體晶片W來說，如圖3所示，在 Si基板101上，依次形成蝕刻終止膜102、作為蝕刻對象的氧化膜103、防反射膜(BARC) 104、和光致抗蝕劑膜105之后，通過光刻在光致抗蝕劑膜105上形成規定圖案，然后以光致抗蝕劑105為掩模，使用圖1的等離子體蝕刻裝置對作為蝕刻對象的氧化膜103進行蝕刻，形成孔洞。對于作為本實施方式中的蝕刻對象膜的氧化膜103來說，能夠使用例如以四乙氧基硅烷(TEOS)為原料而成膜的膜，或使用玻璃膜 (BPSG或PSG)等。該氧化膜103的厚度被適當設定，例如為0.5 4.0fim左右。蝕刻終止膜102由SiN或SiC構成，其厚度為20 100nm左右。作為防反射膜104 (BARC)來說，能夠使用SiON膜或有機系膜，其厚度為20 100nm左右。光致抗蝕劑膜105，典型的為ArF抗蝕劑，其厚度為100 400nm左右。在進行蝕刻處理時，首先，將閘閥86打開，經由搬入搬出口 85 向腔室10內搬入具有上述構造的半導體晶片W，載置于基座16上。
然后，從處理氣體供給源66以規定流量向氣體擴散室40供給用于進行蝕刻處理的處理氣體，在經由氣體流通孔41以及氣體吐出孔37向腔室10內供給氣體的同時，利用排氣裝置84從腔室10內排氣，使其中的壓力為例如2.67 6.67Pa (20 50mTorr)范圍內的設定值。這里，使用含有CxFy (x、 y為1以上的整數)、稀有氣體、02的氣體作為用于蝕刻氧化膜103的處理氣體。CxFy除了具有作為蝕刻劑(etchant)的功能外，還具有供給堆積沉淀物、提高選擇比的功能。作為CxFy來說，優選x為4以上、y為6以上，能夠適于使用從C4F6、 C5F8以及C4F8中選擇的一種氣體或兩種以上的混合氣體。特別優選其中的C4F6。作為CxFy的具體流量來說，優選為10 50mL/min (換算成標準狀態后的流量(seem))。02氣體用于除去過剩的堆積沉淀物，確保蝕刻孔洞的貫穿性(開口性)，優選以流量比計添加處理氣體整體的1 20%。優選具體的流量為10 60mL/min (seem)。稀有氣體作為CxFy的載體氣體或稀釋氣體而起作用，是為了保持處理氣體的平衡，并控制堆積沉淀物或氟素(F)的氣體，優選以流量比計添加處理氣體整體的60 98%。優選具體的流量為350 1200mL/min (seem)。作為稀有氣體來說，能夠適于使用Ar、或Xe、或Ar和Xe的混合氣體。作為稀有氣體也可以使用Kr。作為處理氣體來說，還可以含有除上述QFy、稀有氣體、02之外的其他氣體。例如，在這些中，能夠加上氫氟碳系氣體，即CHxFy(x、 y為1以上的正整數)。這樣，如果基底為氮化膜，則也能夠一起對氮化膜進行蝕刻。這樣，在向腔室10內導入進行蝕刻用的處理氣體后的狀態下，從第一高頻電源48以規定功率向上部電極34施加等離子體生成用的高頻電力，并且，從第二高頻電源90以規定功率向作為下部電極的基座 16施加離子引入用的高頻電力，再者，從靜電卡盤18用的直流電源 22向靜電卡盤18的電極20施加直流電壓，將半導體晶片W固定在基座16上。從形成在上部電極34的電極板36上的氣體吐出孔37吐出的處理氣體，在上部電極34和作為下部電極的基座16之間，在由高頻電力產生的輝光放電中等離子體化，利用由該等離子體生成的自由基或離子，以光致抗蝕劑膜105為掩模，對氧化膜103進行蝕刻，形成孔洞。由于向上部電極34供給高頻區域(例如lOMHz以上)的高頻電力，所以能夠在優選的狀態下使等離子體高密度化，即使在更加低壓的條件下也能夠形成高密度的等離子體。因此，在像這樣僅施加高頻電力，使用上述處理氣體蝕刻氧化膜的情況下，根據半導體晶片W的溫度，孔洞的開口性(貫通性)也有所不同。在半導體晶片W的溫度較低、例如0。C的情況下，貝U，即使能夠蝕刻到規定深度，如果半導體晶片W的溫度升高，孔洞的幵口性也會變差，如圖4所示，孔洞107的蝕刻有時可能在蝕刻對象膜的中途停止，產生所謂的蝕刻終止。這是因為，沉淀物的附著系數發生改變，沉淀物進入孔洞內。這種開口性較低的狀態，雖然也源自其他的條件，但一般在20。C產生，在40。C變得明顯。目卩，當半導體晶片W 的溫度(下部電極溫度)在20。C以上，尤其在40。C以上時，產生蝕刻終止等開口性低的狀態。與此相對的是，在本實施方式中，由于在產生等離子體時，從可變直流電源50向上部電極34施加規定極性和大小的直流電壓，所以開口性變好，如圖5所示，能夠不產生蝕刻終止而貫通作為蝕刻對象膜的氧化膜103從而生成孔洞107。這時的直流電壓的絕對值優選為 800 1500V。這樣，通過向上部電極34施加直流電壓，孔洞107的開口性變得良好，這是因為，如果向上部電極34施加直流電壓，則如圖6所示，堆積在孔洞107的肩部107a上的沉淀物109被固定、變硬、難被剝離，因此，沉淀物很難在孔洞107內生成。g卩，由于沉淀物被肩部107a截留，能夠防止其進入孔洞107內，因此開口性(貫通性)變好，蝕刻終止被消除。并且，像這樣通過減少進入孔洞內的沉積物，蝕刻速率也得到提升。另外，通過以前的蝕刻處理，特別是向上部電極34施加較小高頻電力的蝕刻處理，聚合物附著在上部電極34上。于是，如果在進行蝕刻處理時向上部電極34施加合適的直流電壓，則如圖7所示，能夠加深上部電極的自身偏置電壓Vde，即能夠增大在上部電極34表面的Vdc
的絕對值。因此，附著在上部電極34上的聚合物通過所施加的直流電壓被濺射，供給到半導體晶片W，作為沉淀物附著在光致抗蝕劑膜105 的上面。由于這樣而生成的沉淀物也被固定在肩部107a，所以光致抗蝕劑膜106變得難以被蝕刻，相對于光致抗蝕劑膜105的選擇比也得到了提高。下面，對實際確認本實施方式的方法所產生的效果的實驗結果進行說明。這里，在Si基板上形成作為蝕刻對象即氧化膜的、厚度為2000nm 的熱氧化Si02膜，接著在其上面形成由有機系膜構成的防反射膜 (BARC)，厚度為60nm，然后，在其上面形成KrF抗蝕劑膜，厚度為600nm，從而得到樣品(sample)。將該樣品搬入圖1的裝置中，使得腔室內的壓力為3.3Pa，上部高頻功率為3000W，下部高頻功率為3600W，下部電極溫度為0°C。作為處理氣體來說，使得CiF6為38mL/min (sccm) ， Ar為800mL/min (sccm) ， 02為50mL/min (sccm)。在不施加直流電壓的情況下，進行180秒的蝕刻。此時的下部Vpp為2553V。結果，如圖8 (a)所示，能夠以良好的開口性形成開口直徑為0.35(im的孔洞。這時的蝕刻速率為566nm/min，對于光致抗蝕劑膜的蝕刻選擇比來說，flat為11.3， facet 為5.8。此外，flat在圖9中為c/a， facet在圖9中為c/b。接著，將下部電極溫度提升到40。C，以同樣條件進行蝕刻。結果，如圖8 (b)所示，在蝕刻途中產生蝕刻終止。接著，下部電極溫度仍為40。C，將上部高頻功率降低到1500W，并向上部電極34施加一1000V的直流電壓，保持其他條件不變，進行蝕刻。此外，降低上部高頻功率的原因是，使得直流電壓施加時的下部的Vpp與不施加直流電壓的情況相調和。結果，如圖8 (c)所示，蝕刻終止被消除，得到良好的開口性。這時的蝕刻速率為585nm/min，對于光致抗蝕劑膜105的蝕刻選擇比來說，flat為21.9， facet為6.4，因此，可以確認，通過施加直流電壓，能夠提高蝕刻速率和選擇比。以上，雖然展示了通過向上部電極施加直流電壓而消除了溫度引起的開口性的不同的例子，但是，同樣能夠消除圖案形狀引起的開口性的不同。下面對這種實施方式進行詳細說明。在該實施方式中，如圖io所示，就作為被處理體的半導體晶片W 來說，在Si基板201上，依次形成配線層202、蝕刻終止膜203、作為蝕刻對象的氧化膜204、防反射膜(BARC) 205、和光致抗蝕劑膜206 之后，通過光刻在光致抗蝕劑膜206上形成規定的圖案，以光致抗蝕劑膜206為掩模，使用圖1的等離子體蝕刻裝置，對作為蝕刻對象的氧化膜204進行蝕刻，形成孔洞以及溝槽(線狀)。作為蝕刻終止膜203、成為蝕刻對象的氧化膜204、防反射膜 (BARC) 205、和光致抗蝕劑膜206來說，可使用與以前的實施方式相同的物質。另夕卜，作為配線層202來說，能夠使用W、 Al、 Cu等通常所使用的物質。在進行該蝕刻的時候，與以前的實施方式同樣，向腔室10內搬入具有上述構造的半導體晶片W，載置于基座16上。然后，與以前的實施方式同樣，使用含有CxFy (x、 y為1以上的整數)、稀有氣體、和 02的處理氣體，從處理氣體供給源66以規定流量向氣體擴散室40供給進行蝕刻處理用的處理氣體，在經由氣體流通孔41以及氣體吐出孔 37向腔室10內供給氣體的同時，利用排氣裝置84為腔室10內進行排氣，使其中的壓力為例如2.67 6.67Pa (20 50mTorr)范圍內的設定值。如此，在向腔室10內導入進行蝕刻用的處理氣體后的狀態下，從第一高頻電源48以規定功率向上部電極34施加用于等離子體生成的高頻電力，并且，從第二高頻電源90以規定功率向作為下部電極的基座16施加用于離子引入的高頻電力，并且，從靜電卡盤18用的直流電源22向靜電卡盤18的電極20施加直流電壓，將半導體晶片W固定在基座16上。從形成在上部電極34的電極板36上的氣體吐出孔37吐出的處理氣體，在上部電極34和作為下部電極的基座16之間，在由高頻電力產生的輝光放電中等離子體化，利用由該等離子體生成的自由基或離子，以光致抗蝕劑膜206為掩模，對氧化膜204進行蝕刻，形成孔洞以及溝槽。因此，在僅這樣施加高頻電力，使用上述處理氣體蝕刻氧化膜的情況下，孔洞和溝槽的開口性不同。即，根據圖案的形狀，開口性有所示，孔洞207開口性良好地被蝕刻，而作為線狀圖案的溝槽208的開口性較差，有時產生蝕刻終止。這是因為，作為沉淀物的聚合物很難進入開口狹窄的圖案即孔洞中，開口性不易惡化，而對于開口寬闊的圖案即溝槽來說，聚合物則容易進入，沉淀物變多，開口性也容易惡化。與此相對的是，與以前的實施方式相同，在本實施方式中，由于在產生等離子體時，從可變直流電源50向上部電極34施加規定極性和大小的直流電壓，所以，沉積在孔洞207或溝槽208的肩部207a、 208a的沉淀物209被固定、變硬、難以被剝離，因此，即使是如上所述，在沉淀物容易生成的溝槽中也能夠減少沉淀物，開口性變好，如圖12所示，溝槽208也和孔洞207同樣，能夠被蝕刻到蝕刻終止膜203。這種情況下，由于孔洞207內以及溝槽208內的沉淀物減少，蝕刻速率上升。另外，如上所述，通過向上部電極34施加直流電壓，從上部電極34供給的聚合物也被固定在肩部207a、 208a上，所以光致抗蝕劑膜206很難被蝕刻，對于光致抗蝕劑膜206的選擇比上升。在本實施方式中，優選施加在上部電極34的直流電壓的絕對值為800 1500V。下面，對實際確認本實施方式的方法所產生的效果的實驗結果進行說明。這里，在Si基板上形成作為蝕刻終止膜的SiN膜，厚度為50nm，接著在其上形成作為蝕刻對象的氧化膜的BPSG膜，厚度為1000nm，以及TEOS膜，厚度為28000nm，接著在其上面形成KrF抗蝕劑膜，厚度為900nm，從而得到樣品。將該樣品搬入圖1的裝置，使得腔室內壓力為33.5Pa(25mTorr)，上部高頻功率為3000W，下部高頻功率為3600W，下部電極溫度為0°C。作為處理氣體來說，使得C^6為38mL/min (sccm) ， Ar為800mL/min (sccm) ， 02為46mL/min (sccm)，在不施加直流電壓的情況下，進行240秒的蝕刻。結果，如圖13 (a)所示，孔洞開口性良好地形成，而溝槽的開口性較差，特別是在晶片中心，溝槽的開口性差，其深度只有孔洞的一半左右。這時相對于光致抗蝕劑膜的選擇比，在晶片的中心，Flat為15.8, facet為5.5;在邊緣，Flat為16.7， facet為6.3。
接著，為了使施加直流電壓時的下部的Vpp與不施加直流電壓的情況相調和，將上部高頻功率降低到1500W，并向上部電極34施加一 IOOOV的直流電壓，并保持其他條件不變，進行蝕刻。結果，如圖13 (b)所示，溝槽的開口性良好，甚至被蝕刻到比孔洞還要深的位置。此時，對于光致抗蝕劑膜的選擇比，在晶片中心，由于沉淀物的原因，膜厚增加，Flat無法測量，而facet為7.7;在邊緣，依然由于沉淀物的原因，Flat無法測量，而facet為6.4。由此確認，通過施加直流電壓，能夠提升選擇比。另外，本發明并不限于上述實施方式，能夠有各種變形例。例如，在上述實施方式中，雖然表示了使用光致抗蝕劑膜作為掩模的例子，但并不限于此，也可以同時使用硬掩膜層。并且，作為氧化膜，雖然示范了以TEOS為原料而成膜的示例和BPSG、 PSG，但也并不限定于此。而且，上述半導體晶片的構造也不限于上述實施方式。并且，關于應用本發明的裝置，也不限于圖1所示的裝置，能夠使用以下所述的裝置。例如，可以使用將上部電極分割為中心和周邊兩部分，并能夠分別調節高頻施加功率的裝置。另外，如圖14所示，能夠使用下部雙頻施加類型的等離子體蝕刻裝置，該等離子體蝕刻裝置從第一高頻電源48，向作為下部電極的基座16施加用于等離子體生成的例如40MHz的高頻電力，并且從第二高頻電源90'施加用于離子引入的例如2MHz的高頻電力。如圖所示，通過將可變直流電源166 連接于上部電極234，施加規定的直流電壓，能夠得到與上述實施方式相同的效果。而且，如圖15所示，還能夠使用如下等離子體蝕刻裝置，連接高頻電源170代替圖14中與作為下部電極的基座16相連的第一高頻電源48，以及第二高頻電源卯，，從該高頻電源170施加兼用作等離子體生成用和偏置形成用的例如40MHz的高頻電力。這種情況和圖14的情況相同，通過將可變直流電源166連接于上部電極234，施加規定的直流電壓，能夠得到與上述實施方式相同的效果。
權利要求
1.一種等離子體蝕刻方法，其特征在于使用如下等離子體蝕刻裝置，所述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向所述上部電極或下部電極施加等離子體生成用的相對高頻率的高頻電力，向所述下部電極施加偏置用的相對低頻率的高頻電力，將供給到所述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，作為所述處理氣體，使用包含稀有氣體、O2和CxFy的氣體，其中x、y為1以上的整數，向所述處理容器內供給該處理氣體，同時向所述上部電極或所述下部電極施加高頻電力，產生所述處理氣體的等離子體，并且向所述下部電極施加偏置用的高頻電力，同時經由掩模層對形成在基板上的氧化膜進行等離子體蝕刻，在規定的蝕刻條件是蝕刻開口性降低的條件的情況下，向所述上部電極施加規定的直流電壓，以獲得良好的蝕刻開口性。
2. —種等離子體蝕刻方法，其特征在于使用如下等離子體蝕刻裝置，所述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置有作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向所述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，將供給到所述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，作為所述處理氣體，使用包含稀有氣體、02和CxFy的氣體，其中x、 y為l以上的整數，向所述處理容器內供給該處理氣體，同時向所述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，同時經由掩模層對形成在基板上的氧化膜進行等離子體蝕刻，在規定的蝕刻條件是蝕刻開口性降低的條件的情況下，向所述上部電極施加規定的直流電壓，以獲得良好的蝕刻開口性。
3. 如權利要求1所述的等離子體蝕刻方法，其特征在于所述規定蝕刻條件是基板的溫度。
4. 如權利要求2所述的等離子體蝕刻方法，其特征在于所述規定蝕刻條件是基板的溫度。
5. 如權利要求3所述的等離子體蝕刻方法，其特征在于所述基板的溫度是40°C以上。
6. 如權利要求4所述的等離子體蝕刻方法，其特征在于所述基板的溫度是40。C以上。
7. 如權利要求1所述的等離子體蝕刻方法，其特征在于-所述規定的蝕刻條件是蝕刻圖案的形狀。
8. 如權利要求2所述的等離子體蝕刻方法，其特征在于所述規定的蝕刻條件是蝕刻圖案的形狀。
9. 如權利要求7所述的等離子體蝕刻方法，其特征在于所述蝕刻圖案包括線狀形狀。
10. 如權利要求8所述的等離子體蝕刻方法，其特征在于所述蝕刻圖案包括線狀形狀。
11. 如權利要求7所述的等離子體蝕刻方法，其特征在于所述蝕刻圖案包括線狀形狀以及孔洞形狀，均按照規定值以上的深度進行蝕刻。
12. 如權利要求8所述的等離子體蝕刻方法，其特征在于所述蝕刻圖案包括線狀形狀以及孔洞形狀，均按照規定值以上的深度進行蝕刻。
13. 如權利要求1所述的等離子體蝕刻方法，其特征在于所述CJV x是4以上，y是6以上。
14. 如權利要求2所述的等離子體蝕刻方法，其特征在于所述QcFy， x是4以上，y是6以上。
15. 如權利要求13所述的等離子體蝕刻方法，其特征在于所述CJy是從C4F6、 CsF8以及C4F8中選擇出的一種氣體，或兩種以上的混合氣體。
16. 如權利要求14所述的等離子體蝕刻方法，其特征在于所述QcFy是從C4F6、 C5F8以及C4F8中選擇出的一種氣體，或兩種以上的混合氣體。
17. 如權利要求1所述的等離子體蝕刻方法，其特征在于所述稀有氣體是Ar、或Xe、或Ar和Xe的混合氣體。
18. 如權利要求2所述的等離子體蝕刻方法，其特征在于所述稀有氣體是Ar、或Xe、或Ar和Xe的混合氣體。
19. 一種計算機可讀取的存儲介質，其特征在于存儲控制等離子體蝕刻裝置用的、在計算機上運行的控制程序，其中，所述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向所述上部電極或下部電極施加等離子體生成用的相對高頻率的高頻電力，向所述下部電極施加偏置用的相對低頻率的高頻電力，或者，向所述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，將供給到所述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，所述控制程序，在運行時使計算機控制所述等離子體蝕刻裝置，以進行權利要求1中所述的方法。
20. —種計算機可讀取的存儲介質，其特征在于存儲控制等離子體蝕刻裝置用的、在計算機上運行的控制程序，其中，所述等離子體蝕刻裝置，在內部可以真空排氣的處理容器內，設置作為基板載置臺的下部電極和以與下部電極相對的方式形成的上部電極，向所述上部電極或下部電極施加等離子體生成用的相對高頻率的高頻電力，向所述下部電極施加偏置用的相對低頻率的高頻電力，或者，向所述下部電極施加兼用為等離子體生成用和偏置用的高頻電力，將供給到所述處理容器內的處理氣體等離子體化，進行等離子體蝕刻，所述控制程序，在運行時使計算機控制所述等離子體蝕刻裝置，以進行權利要求2中所述的方法。
全文摘要
本發明提供一種等離子體蝕刻方法，即使規定的蝕刻條件是蝕刻開口性降低的條件，也能夠同時獲得良好的開口性以及蝕刻性。向處理容器(10)內搬入依次形成有作為蝕刻對象的氧化膜和圖案化的光致抗蝕劑膜的半導體晶片(W)，載置于下部電極(16)，接著向處理容器(10)內供給含有CxFy、稀有氣體、O2的氣體作為處理氣體，向上部電極(34)施加用于等離子體生成的高頻波，向下部電極(16)施加用于偏置的高頻波，生成處理氣體的等離子體，蝕刻氧化膜，在晶片溫度或圖案形狀等的蝕刻條件是蝕刻開口性降低的條件的情況下，向上部電極(34)施加規定的直流電壓，以獲得良好的蝕刻開口性。
文檔編號H01L21/768GK101106086SQ20071012815
公開日2008年1月16日申請日期2007年7月9日優先權日2006年7月12日
發明者佐佐木彥一郎, 和田暢弘申請人:東京毅力科創株式會社

完整全部詳細技術資料下載