專利名稱：薄膜晶體管和圖像顯示裝置的制作方法
技術領域：
本發明涉及薄膜晶體管和將該薄膜晶體管應用于像素電路或驅 動電路等的圖像顯示裝置，尤其涉及具有高清晰且高速顯示性能的液
晶顯示裝置和有機EL顯示裝置等平板圖像顯示裝置。
背景技術：
在液晶顯示裝置和有機EL顯示裝置等有源矩陣式平板圖像顯示 裝置中，薄膜晶體管被應用于包括像素電路的開關元件和驅動電路的 外圍電路。薄膜晶體管的溝道多是由無定形硅薄膜或多晶硅薄膜構成 的。
若區別薄膜晶體管的結構，則具有柵電極位于溝道的下層(基板 側)的底層柵極型和柵電極位于溝道的上層的頂層柵極型這2種類型。 在無定形硅薄膜晶體管中，底層柵極型較多，而在多晶硅薄膜晶體管 中，具有底層柵極型和頂層柵極型。
頂層柵極型結構具有如下等優點由于在通過激光照射進行硅膜 的多結晶化時熱量的散失少，所以能夠有效地進行多結晶化；相對柵 電極能夠自匹配地形成源極、漏極。
在頂層柵極型薄膜晶體管中，將半導體薄膜加工成島狀(island), 在其上部淀積柵極絕緣膜和金屬膜，并將金屬膜加工成與島狀半導體 薄膜交叉的形狀，而形成柵電極。因此， 一般如圖l所示那樣，柵電 極GT成為在島狀半導體薄膜SEMI-L的端部Pl-P2和P3-P4跨越的 形狀。
在島狀半導體薄膜的端部(跨越部)Pl-P2和P3-P4中，因柵極 絕緣膜形成為臺階狀而容易薄膜化，由于制造過程中的帶電導致的損 傷等而容易產生固定電荷。因此，端部P1-P2和P3-P4處局部的閾值
容易變得比半導體薄膜中央部的閾值低。圖2示出不能夠忽視端部電 流成分情況下的電流電壓特性的示意圖。在圖2中，曲線A是在半導 體薄膜中央部的電流電壓特性，曲線B是在半導體薄膜端部的電流電 壓特性。
即便是要使薄膜晶體管截止的電壓，若流過該端部電流，也會導 致圖像顯示混亂和功耗增大。作為其對策，也能夠通過離子注入來調 整閾值以提高平坦部和端部的閾值。但是，該情況下會降低導通狀態 的電流，而必須提高需要電流的外圍電路的驅動電壓，結果會使圖像 顯示裝置的功耗增加。因此，為了使圖像顯示裝置的功耗降低，需要 充分地抑制半導體薄膜端部的電流成分。
在專利文獻l中，提出了將該半導體薄膜端部的電流成分稱為邊 緣電流的、如下所述那樣的解決方案。即，通過使在與柵電極的島狀 半導體薄膜的輪廓重合的部分的柵極長度比在與島狀半導體薄膜的 輪廓重合的部分的內側的柵極長度長，來抑制邊緣傳導。該解決方案 具有僅通過布局的改變就能夠使邊緣傳導降低的優點。
專利文獻l:日本特開平7 - 326764號公報
發明內容
但是，在上述現有技術中，雖然能夠降低邊緣電流，但是不具有 消除邊緣電流的效果。對其理由進行說明。圖3是使用二維器件仿真 器計算出的薄膜晶體管的漏極電流-柵極電壓特性的溝道長度依賴 性。在圖3中，橫軸表示柵極電壓(V),縱軸用指數表示漏極電流 (A/pm)。這里，將硅薄膜的膜厚取為50納米(nm)、將柵極氧 化膜的膜厚取為100nm來進行計算。由圖3可知，當使溝道長度CHL 從4微米(mm)增加一倍變為8pm時，漏極電流變為1/2。但是， 引起電流上升的電壓并未發生多大變化。
為了通過減少電流來修正半導體薄膜端部的閾值偏差，需要將電 流抑制在不同數量級。為此，必須按不同的數量級延長溝道長度，從 而在電3各布局上產生困難。因此，在端部電流成分的閾值發生偏差的
情況下，難以通過延長端部溝道長度來消除該成分。
另外，若將延長端部溝道長度的方法應用于像素開關薄膜晶體 管，則柵電極部分不透過光，因此開口率下降，從而導致圖像顯示性
能下降。
本發明的第1目的在于，提供一種薄膜晶體管，消除在頂層柵極 型薄膜晶體管的島狀半導體端部流過的電流成分來抑制驅動電壓的 上升。
本發明的第2目的在于，通過不使開口率降低地使外圍電路的驅 動電壓降低，來實現圖像顯示性能優異且功耗低的平板式圖像顯示裝置。
對于第1目的，本發明消除與薄膜晶體管的源極.漏極之間的溝 道不同的、在柵電極與島狀半導體薄膜的端部(輪廓)的交叉部分產 生的端部電流路徑(子溝道)。即，在形成薄膜晶體管的有源層的島 狀半導體薄膜的中央部上層，對于切斷該島狀半導體薄膜而配置的柵 電極，在分別配置在兩側的源電極的形成部分(源極側)和漏電極的 形成部分(漏極側)中的任意一方或雙方中，設置了分支閉路，該分 支閉路從上述柵電極分支，沿著形成上述島狀半導體薄膜的輪廓的側 邊緣、且覆蓋該側邊緣來對其進行圍繞。利用該端部電流抑制結構， 使柵電極的 一 部分沿著島狀半導體薄膜的輪廓不間斷地延伸形成分 支閉路，從而消除在溝道半導體薄膜端部產生的所謂子溝道，且消除 流過無用的漏極電流的路徑。
另外，對于本發明的第1目的，使用端部柵極長度延長結構，端 部柵極長度延長結構在島狀半導體薄膜上的源極側和漏極側的任意 之一或二者上具有分支支路，該分支支路從柵電極分支，沿著形成島
狀半導體薄膜的輪廓的 一部分的側邊緣且覆蓋該側邊緣而延伸，并在 遠離溝道區域的部分具有活動端。
另外，對于第2目的，本發明使用薄膜晶體管，該薄膜晶體管將 由上述的分支閉路或分支支路構成的端部電流抑制結構應用于包括 在圖像顯示區域的外側形成的驅動電路的外圍電路。因此，實現抑制
不需要的漏極電流并降低了功耗的圖像顯示裝置。
通過做成在上述的源極側或漏極側的某 一 單側設置了從柵電極 分支、沿著形成島狀半導體薄膜的輪廓的側邊緣、且覆蓋該側邊緣來 對其進行圍繞的分支閉路的端部電流抑制結構，換言之，做成使柵電 極的 一 部分沿著島狀半導體薄膜的輪廓不間斷地延伸來設置分支閉 路的端部電流抑制結構，能夠消除在溝道半導體薄膜端部產生的所謂 子溝道，且消除流過不需要的漏極電流的路徑。
在沿著島狀半導體薄膜不間斷地延長的薄膜晶體管、即在源極,'J 或漏極側的某 一 側不具有島狀半導體薄膜的輪廓和柵電極輪廓的交 點的薄膜晶體管中，在半導體薄膜的溝道端部未形成有電流路徑。因 此，能夠實現本發明的第1目的、即消除流過頂層柵極型薄膜晶體管 的島狀半導體端部的電 流o
在使用在島狀半導體薄膜上的源極側和漏極側中的任意 一 方或 雙方中具有從柵電極分支、沿著形成島狀半導體薄膜輪廓的一部分的 側邊緣且覆蓋該側邊緣而延伸、并在遠離溝道區域的部分具備活動端 的分支支路的端部柵極長度延長結構的薄膜晶體管中，雖然與上述分 支閉路相比較端部電流抑制效果變弱，但是具有能夠調節成為寄生容 量的半導體薄膜和柵電極的重疊面積的優,泉。
為了實現本發明的第2目的，而將在島狀半導體薄膜的源極側或 漏極側的某一單側沒有該島狀半導體薄膜的輪廓和柵電極的輪廓的 交點的薄膜晶體管用于包含驅動電路的外圍電路。可以將構成外圍電 路的全部薄膜晶體管做成該結構，也可以僅將特別需要電流的驅動電 路的薄膜晶體管做成該結構。在單側沒有島狀半導體薄膜的輪廓和柵 電極的輪廓的交點的薄膜晶體管中，由于形成溝道的半導體端部的電 流成分消除，所以能夠降低閾值，可以進行低電壓驅動。其結果是， 能夠降低圖像顯示裝置的功耗。此時通過在位于顯示區域的像素電路 (像素部)使用來自現有技術的薄膜晶體管，從而能夠不使像素的開 口率降低地使外圍電路的驅動電壓降低。
為了實現本發明的第2目的，應用在像素部和外圍電路部分開使
用薄膜晶體管結構這樣的想法，而能夠在外圍電路中的薄膜晶體管使 用如下那樣的端部柵極長度延長結構，該端部柵極長度延長結構在島 狀半導體薄膜上的源極側和漏極側中的任意一方或雙方中具有分支
支路，該分支支路從柵電極分支，沿著形成島狀半導體薄膜輪廓的一 部分的側邊緣且覆蓋該側邊緣而延伸，并在遠離溝道區域的部分具有 活動端。
圖1是說明在薄膜晶體管的島狀半導體薄膜和柵電極的交點產生 的子溝道的圖。
圖2是不能夠忽視端部電流成分的情況下的電流電壓特性的示意圖。
圖3是使用二維器件仿真器計算出的薄膜晶體管的漏極電流-柵 極電壓特性的溝道長度依賴性。
圖4是說明本發明的薄膜晶體管的實施例1的主要部分的俯視圖。
圖5是說明本發明的薄膜晶體管的實施例2的主要部分的俯視圖。
圖6是說明本發明的實施例3的圖像顯示裝置的薄膜晶體管基板 的圖像顯示區域和外圍電路區域的示意圖。
圖7是說明本發明的實施例4的薄膜晶體管的制造方法的工序圖。
圖8是說明本發明的實施例4的薄膜晶體管的接續圖7的制造方 法的工序圖。
圖9是說明本發明的實施例4的薄膜晶體管的接續圖8的制造方 法的工序圖。
圖10是說明本發明的實施例4的薄膜晶體管的接續圖9的制造 方法的工序圖。
圖11是說明本發明的實施例4的薄膜晶體管的接續圖IO的制造
方法的工序圖。
圖12是說明本發明的驗證結果的柵極電壓-漏極電流特性圖。
圖13是說明使用本發明的薄膜晶體管的NAND電路的布局一例
的俯視圖。
圖14是使用本發明的薄膜晶體管的實施例2的圖像顯示裝置中 的剛進行柵電極加工后的俯一見圖。
圖15是說明本發明的實施例5的薄膜晶體管的制造方法的工序 中的剛進行柵電極加工后的俯視圖。
圖16是說明作為本發明的圖像顯示裝置第一例的液晶顯示裝置 結構的展開立體圖。
圖17是在沿圖16的Z-Z線的方向剖切的剖視圖。
圖18是說明本發明的圖像顯示裝置第二結構例的有機E L顯示裝 置結構例的展開立體圖。
圖19是將圖18所示的結構要素一體化的有機EL顯示裝置的俯 視圖。
標i己i兌明 SEMI-L PSI-L GT .. DET 謹F CT . ASI .. S腦 PSI GI .. NE . RNE .
'..島狀半導體膜(island) 多晶硅膜的島 柵電極
分支閉路
分支支路
接觸孑L -非晶硅膜
-.薄膜晶體管基板(有源矩陣基板)
多晶硅膜
柵極絕緣膜
用于調整n溝道薄膜晶體管用閾值的離子注入 抗蝕劑
RN ..抗蝕劑
N-用于形成n溝道薄膜晶體管用源極、漏極的離子注入 RP抗蝕劑
P. .用于形成p溝道薄膜晶體管用源極、漏極的離子注入
LI .'.第一層間絕緣膜
L2 ...第二層間絕緣膜
L ..金屬布線
PASS保護膜
VDD電源電壓
VSS . . 基準電壓
VIN—A ...輸入端子
VIN—A輸入端子
VOUT輸出端子
PSD . P型源極.漏極區域
NSD. . .N型源極.漏極區域
SHD ...屏蔽板
MDL. 鑄模外殼
FPCl柔性印刷基板
FPC2■ 柔性印刷基板
CFL 冷陰極焚光燈
PCB定時控制器
PNL. 液晶單元的薄膜晶體管基板
OPS光學補償部件
GLB導光板
POL1偏振片
POL2偏凈展片
RFS ...反射片
LFS. 燈反射片
SUBX密封基板DDR驅動電路區域 PAR. 像素區域 GDR . 驅動電路區域 PLB ..印刷基板 CTL '..接口電路芯片 CAS ...下側殼體
具體實施例方式
下面，參照實施例的附圖對用于實施本發明的優選實施方式進行 詳細說明。另外，在圖像顯示裝置的實施例中，作為其絕緣基板，使 用玻璃基板進行說明，但是，也可以適用于使用了塑料基板的圖像顯 示裝置。
實施例1
圖4是說明本發明的薄膜晶體管的實施例1的主要部分的俯視 圖。朝向圖4的紙面，將柵電極GT的左側取為源極側、將右側取為 漏極側。在島狀半導體薄膜SEMI-L上的漏電極的形成側具有分支閉 路，該分支閉路從上述柵電極GT分支后，沿著形成島狀半導體薄膜 SEMI-L的輪廓的側邊緣且覆蓋該側邊緣來對其進行圍繞。即，在島 狀半導體薄膜SEMI-L上的漏電極形成側的端邊緣，分支閉路DET 沿著其端邊緣且覆蓋上層。將在柵電極GT設置了該分支閉路DET 的結構作為端部電流抑制結構。
在由現有技術形成的薄膜晶體管中，如圖1所示，島狀半導體薄 膜SEMI-L的端部和柵電極GT的輪廓的交點為Pl、 P2、 P3、 P4這 四點。端部電流成分乂人起點PI流向終點P2,另夕卜，乂人起點P3流向 終點P4。
與此不同，在圖4所示的實施例1的薄膜晶體管中，交點為Pl、 P3這兩點，而沒有圖1中的端部電鴻^各徑的終點P2、 P4。由此，島 狀半導體薄膜SEMI-L的端邊緣和柵電極GT的輪廓的交點從四點變 為兩點。這樣，根據實施例1的薄膜晶體管結構，能夠消除端部電流
成分即子溝道電流，對于消除端部電流成分是非常有效的。999
在薄膜晶體管中，為了抑制寄生雙極成分，有時設置本體(body) 端子。寄生雙極成分是指這樣的電流成分，即在漏極和源極之間施 加高電壓時，由于沖擊(impact)離子化，與傳導載流子相反極性的 載流子滯留在與溝道(本體)基板側的源極接近的區域，通過使本體 電位上升，源極、本體、漏極像雙極晶體管那樣動作而產生的電流成 分。由于不能利用柵極電壓進行控制，所以并不希望有該電流成分。 因此，存在從溝道設置本體引出端子并固定本體電位的方法。即使在 這種帶有本體端子的薄膜晶體管中，本發明的分支閉路也是有效的。 另外，在島狀半導體薄膜SEMI-L上的源極側也設置和上述同樣 的端部電流抑制結構，或者也能夠做成僅在源極側設置端部電流抑制 結構的結構。在圖中，附圖標記CT是連接源電極、漏電極的接觸孔。 此外，在由柵電極GT和分支閉路DET包圍的島狀半導體薄膜的上部 區域上具有多個源電極或者多個漏電極，并能夠在一個島狀半導體薄 膜上形成多個薄膜晶體管。實施例2
圖5是說明本發明的薄膜晶體管的實施例2的主要部分的俯視 圖。與實施例l相同，朝向圖5的紙面，將柵電極GT的左側取為源 極側、將右側取為漏極側。在島狀半導體薄膜SEMI-L上的漏電極的 形成側和源電極的形成側具有分支支路RMF,該分支支路RMF從上 述柵電極GT分支，沿著形成島狀半導體薄膜SEMI-L的輪廓的上下 側邊緣且覆蓋該側邊緣而延伸。在實施例2中，也將設置了該分支支 路RMF的端部電流抑制結構稱為端部溝道長度延長結構。
在圖5中，該分支支路RMF沿著與島狀半導體薄膜SEMI-L的上 述柵電極GT交叉的上下兩邊，以與柵電極GT共同形成十字的方式 延伸著，但是，也可以使該分支支路RMF進一步延伸，使其彎曲延 伸到島狀半導體薄膜SEMI-L的兩外側邊(與柵電極GT平行的邊) 的一部分為止。其他結構與實施例1同樣。
在圖5所示的薄膜晶體管的實施例2中，島狀半導體薄膜SEMI-L
的端邊緣和柵電極GT的輪廓的交點為P5、 P6、 P7、 P8這四點。由 此，島狀半導體薄膜SEMI-L的端邊緣和柵電極GT的輪廓的交點為 四點。但是，不像圖1中的端部電流路徑的終點P2、 P4那樣交點位 于溝道附近。根據實施例2的薄膜晶體管結構，能夠減小端部電流成 分、即子溝道電流，對于減少端部電流成分是非常有效的。實施例3
接著，在實施例3以后對本發明的圖像顯示裝置和薄膜晶體管的 制造方法的實施例進行說明。圖6的(a) 圖6的(d)是說明本發 明的實施例3的圖像顯示裝置的薄膜晶體管基板的圖像顯示區域和外 圍電路區域的示意圖。圖6的(a)是薄膜晶體管基板PNL的俯視圖， 圖6的(b )是構成顯示區域PAR的1像素部的薄膜晶體管的放大圖， 圖6的(c)、圖6的(d)是構成外圍電路的薄膜晶體管部分的放大 圖。在實施例3中，僅在薄膜晶體管基板PNL的外圍電路、尤其是 驅動電路使用應用了在實施例1 、 2說明的端部電流抑制結構的薄膜 晶體管。
作為端部電流抑制結構，在要消除端部電流的情況下，采用使在 上述實施例1說明的圖6的(c)的柵電極沿著島狀半導體薄膜的輪 廓不間斷延伸的薄膜晶體管。另外，在使端部電流減少即可的情況下， 使用在實施例2說明的圖6的(d)的端部溝道長度延長結構。在外 圍電路中，可以混合使用使柵電極沿著島狀半導體薄膜的輪廓不間斷 延伸的薄膜晶體管和端部溝道長度延長結構。
此外，在實施例3中，僅在薄膜晶體管基板PNL的外圍電路、尤 其是驅動電路使用應用了在實施例1、 2說明的端部電流抑制結構的 薄膜晶體管，如圖6的(b)所示，在顯示區域的像素部使用現有的 薄膜晶體管。但是，本發明并不排除在除外圍電路的驅動電路以外的 電路、或者顯示區域的像素部也使用具有這種端部電流抑制結構的薄 膜晶體管。
實施例4
圖7至圖11是說明本發明實施例4的薄膜晶體管制造方法的工
序圖。這里說明的方法是以CMOS薄膜晶體管為例。另外，作為源 極.漏極的結構，這里以單漏極結構為例，但是，對于N溝道薄膜晶 體管，為LDD ( Light Doped Drain )結構 GOLDD ( Gate Overlapped Light Doped Drain)結構，也可以用逆摻雜(counter doping)來制造 P溝道薄膜晶體管。
下面，根據圖7的(A)至圖11的(P)來說明本發明的薄膜晶 體管的一系列的制造工藝。在這里，以使用在外圍電路區域DAR的 薄膜晶體管(p溝道薄膜晶體管P-CH TFT和N溝道薄膜晶體管N-CH TFT)的柵電極GT設置有分支閉路DET的晶體管、而在顯示區域 PAR的薄膜晶體管使用不具有分支閉路DET的N溝道薄膜晶體管 N-CH TFT的圖像顯示裝置為例進行說明。
圖7的(A):首先，作為成為有源矩陣基板即薄膜晶體管基板 的絕緣基板，準備厚度為0.2mm至1,0mm左右且最好是在400度至 600度的熱處理中變形和收縮少的耐熱性的玻璃基板SUB1。最好在 該玻璃基板SUBl的主面上，通過CVD法連續且均勻地淀積作為熱 量上、化學上的阻擋膜發揮作用、厚約為140nm的SiN膜和厚約為 lOOnm的SiO膜。在該玻璃基板SUBl上通過CVD等方法形成非晶 硅膜ASI。
圖7的(B):接著，掃描準分子激光，溶解非晶硅膜ASI進行 結晶化，將玻璃基板SUBl上的整個非晶硅膜ASI變為多晶硅膜、即 多晶硅膜PSI。
此外，也可以取代準分子激光而通過其他方法、例如固體脈沖激 光退火進行結晶化，采用在形成硅膜時成為多晶硅膜的Cat-CVD膜、 SiGe膜。此外，也可以將氧化金屬半導體和其他半導體薄膜用作溝道。
圖7的(C):使用光刻法對多晶硅膜PSI進行加工，形成嵌入 薄膜晶體管的島PSI-L。
圖7 ( D ):覆蓋多晶硅膜的島PSI-L地形成柵極絕緣膜GI。
圖8的(E):全面進行用于控制閾值的第1注入NE，接著，在 形成像素內薄膜晶體管的區域進行用于控制閾值的第2注入NE2。此時，用光抗蝕劑NE2覆蓋形成外圍電路的區域。
圖8的(F):接著，在形成P溝道薄膜晶體管的區域進行用于 控制閾值的注入PE。此時，用光抗蝕劑RPE覆蓋形成N溝道薄膜晶 體管的區域。
圖8的(G):在其上，使用濺射法或者CVD法形成成為薄膜晶 體管的柵電極的金屬柵極膜GTA。
圖9的(H):通過光刻法對金屬柵極膜GTA的柵電極形成區域 進行圖案成形，而形成柵電極GT。此時，在外圍電路區域DAR的P 溝道薄膜晶體管P-CH TFT和N溝道薄膜晶體管N-CH TFT的柵電極 GT上同時圖案成形有分支閉路DET。
圖9的(I):該圖是圖9的(H)示出的狀態的俯視圖。外圍電 路區域DAR的薄膜晶體管，以島狀硅輪廓和柵電極輪廓為兩點的方 式對柵電極GT進行圖案成形，來消除硅半導體薄膜端部的電流路徑。 在這里，柵極長度為4微米，分支閉路DET的圖案的寬度為4微米， 與島狀硅半導體薄膜的重疊寬度為2微米。
另外，考慮對準精度，重疊寬度最好是0.5微米至2.5微米，分 支閉路DET的圖案寬度最好是1微米至5微米。在像素區域PAR， 為了防止開口率的下降，而將柵電極GT加工為如現有那樣島狀硅半 導體薄膜輪廓和柵電極的輪廓交點為4點的圖案。
圖9的(J):用光抗蝕劑RP覆蓋N溝道薄膜晶體管的形成區域， 在P溝道薄膜晶體管的源極 漏極形成區域注入P型雜質P，形成P 溝道薄膜晶體管的源極 漏極區域。
圖10的(K):用光抗蝕劑RN覆蓋P溝道薄膜晶體管的形成區 域，在N溝道薄膜晶體管的源極 漏極形成區域注入N型的雜質N， 而形成N溝道薄膜晶體管的源極 漏極區域。
圖10的(L):剝離光抗蝕劑RN,通過CVD法等形成層間絕緣 膜LI。然后，通過注入對雜質進行活化作用，所以在N2環境中進行 490度、1小時的熱處理。
圖10的(M):通過光刻法在層間絕緣膜LI和柵極絕緣膜GI
上形成接觸孔CT。
圖11的(N):該圖是圖10 (M)示出的狀態的俯視圖。圖10 (M)是沿圖11 (N)的b-b，線的剖面圖。
圖11的(0):經由接觸孔在薄膜晶體管的各源極 漏極上連接 布線用的金屬層，形成布線L。
圖11的(P):覆蓋布線L地形成層間絕緣膜LI2,再在其上形 成保護絕緣膜PASS。
通過以上工序，玻璃基板通過在外圍電路區域形成沒有硅端部電 流路徑的二交點薄膜晶體管，并在像素區域形成存在硅端部電流路徑 的四交點薄膜晶體管，而成為有源矩陣基板。有源矩陣基板通過后述 的液晶工序或者OLED工序而做成圖像顯示裝置。下面說明如上述那 樣制作完成的晶體管的特性。
圖12是說明本發明的驗證結果的柵極電壓-漏極電流特性圖。圖 12是在N溝道薄膜晶體管中應用本發明來測量其漏極電流-柵極電壓 特性的。對于薄膜晶體管的尺寸，其溝道長度為4jam,測量時的漏 極電壓為O.IV。
圖12中的虛線所示的曲線D是與現有技術為同樣結構的薄膜晶 體管的特性。為了在硅半導體薄膜端部使闊值變低，而以低柵極電壓 使端部電流流過，成為與平坦部的溝道電流一致的兩個凸起形狀的特性。
另外，圖12中的實線C是應用了本發明的柵電極形狀的薄膜晶 體管的特性。由于消除了硅半導體薄膜端部的電流，所以能夠降低平 坦部溝道的閾值，與虛線的曲線D的情況相比較，得到該電流所需要 的電壓下降。其結果是，能夠降低外圍電路的驅動電壓，從而驗證了 本發明的有效性。
圖13是說明使用本發明的薄膜晶體管的NAND電路的布局的一 例的俯視圖。通過以從柵電極輸入的VIN—A以及VIN_B示出的信號 電壓，來控制伴隨P型源極.漏極區域的三個P溝道薄膜晶體管、和 伴隨N型源極 漏極區域的二個N溝道薄膜晶體管的開閉，并由
VOUT輸出VDD或VSS中的某一個電位。
圖14是使用本發明的薄膜晶體管的實施例2的圖像顯示裝置中
的剛進行柵電極加工后的俯—見圖。其他制造工序與實施例1相同。在
外圍電路使用在與柵電極的島狀半導體薄膜的輪廓重合的部分的柵
極長度比在與上述島狀半導體薄膜的輪廓重合的部分的內側的柵極
長度長的薄膜晶體管，而在像素部使用在與柵電極的島狀半導體薄膜
的輪廓重合的部分的柵極長度和在與上述島狀半導體薄膜的輪廓重
合的部分的內側的柵極長度相等的薄膜晶體管。由此，能夠不使像素 部的開口率降低地使外圍電路的驅動電壓降低。在該電路中，與使用
實施例1的電路相比，驅動電壓降低效果減少，但是具有寄生容量的 增加少于使用了實施例1的電路這樣的效果。實施例5
圖15是說明本發明的實施例5的薄膜晶體管的制造方法的工序 中的剛進行柵電極加工后的俯視圖。其他制造工序與實施例4相同。 在外圍電路區域DAR使用在源極側或漏極側的某一個單側沒有島狀 半導體薄膜PSI-L的輪廓和柵電極GT的輪廓的交點的薄膜晶體管、 以及在與柵電極的島狀半導體薄膜的輪廓重合的部分的柵極長度和 在與上述島狀半導體薄膜的輪廓重合的部分的內側的柵極長度相等 的薄膜晶體管這兩者。
在電路結構上，對于特別要消除端部電流的薄膜晶體管，使用通 過在源極側或漏極側的某一個單側設置分支閉路DET而沒有島狀半 導體薄膜PSI-L的輪廓和柵電極GT的輪廓的交點的薄膜晶體管。另 外，對于寄生容量的增加特別不理想的薄膜晶體管，使用設置分支支 路來延長端部柵極長度的薄膜晶體管。
圖16是說明作為本發明的圖像顯示裝置的第一例的液晶顯示裝 置的結構的展開立體圖。另外，圖17是在沿圖16的Z-Z線的方向剖 切的剖視圖。該圖像顯示裝置是使用上述的有源矩陣基板構成的液晶 顯示裝置。在圖16和圖17中，附圖標記PNL是在粘合有源矩陣基 板SUB1和對置基板SUB2的間隙封入液晶的液晶單元，在其表面和
背面分別層疊有偏振片P0L1、 POL2。另外，附圖標記OPS是由漫 射片或棱形片構成的光學補償部件，GLB是導光板，CFL是冷陰極 熒光燈，RFS是反射片，LFS是燈反射片，SHD是屏蔽板，MDL是 鑄模夕卜殼(mold case )。
在形成具有上述實施例的任一個結構的薄膜晶體管的有源矩陣 基板SUB1上涂敷取向膜，通過摩擦等方法對其施加取向限制力。在 像素顯示區域PAR的外圍形成密封劑之后，以預定的間隙使同樣形 成取向膜層的對置基板SUB2對置配置，在該間隙內封入液晶，用密 封材料封閉密封劑的封入口。在這樣構成的液晶單元PNL的表面和 背面層疊偏振片POLl、 POL2，并隔著光學補償部件OPS安裝由導 光板GLB和冷陰極熒光燈CFL等構成的背光燈等，從而制造出液晶 顯示裝置。
通過柔性印刷基板FPC1、 FPC2向在液晶單元的外圍具有的驅動 電路提供數據和定時信號。附圖標記PCB，在外部信號源和各柔性印 刷基板FPC1、 FPC2之間，安裝有將從該外部信號源輸入的顯示信號 變換為在液晶顯示裝置顯示的信號形式的定時控制器等。
使用本結構例的有源矩陣基板的液晶顯示裝置的特征在于，通過 在其外圍電路配置沒有上述的端部電流成分的薄膜晶體管，能夠以低 電壓驅動外圍電路，所以功耗降低。
另夕卜，能夠使用本實施例的有源矩陣基板制造有機EL顯示裝置。 圖18是說明本發明的圖像顯示裝置的第二結構例的有機EL顯示裝置 的結構例的展開立體圖。另外，圖19是將圖18所示的結構要素一體 化的有機EL顯示裝置的俯視圖。在上述的各實施例中的任一個有源 矩陣基板SUB1具有的像素內的電極上形成有機EL元件。有機EL 元件由從像素內的電極表面起依次蒸鍍孔輸送層、發光層、電子輸送 層、陰極金屬層等形成的層疊體構成。在形成這種層疊體的有源矩陣 基板SUB1的像素區域PAR的周圍配置密封材料，用密封基板SUPX 或者密封罐密封。另外，也可以取代它而使用保護膜。
該有機EL顯示裝置通過印刷基板PLB向其外部電路的驅動電路
區域DDR、 GDR提供來自外部信號源的顯示用信號。在該印刷基板 PLB上安裝有接口電路芯片CTL。并且，由作為上側殼體的屏蔽板 SHD和下側殼體CAS進行一體化而做成有機EL顯示裝置。
如上所述，由于對圖像顯示部使用的薄膜晶體管使用現有的薄膜 晶體管結構，所以開口率不會下降，且顯示性能不會惡化。本發明能 夠同時實現使用頂層柵極型薄膜晶體管進行驅動的圖像顯示裝置的 功耗的降低和顯示性能的維持。
權利要求
1.一種薄膜晶體管，其在島狀半導體薄膜的上部具有隔著柵極絕緣膜而配置的柵電極，并在所述柵電極的兩側配置有源電極和漏電極，其特征在于其在所述島狀半導體薄膜上的所述源電極的形成側和所述漏電極的形成側中的任意一方或雙方具有分支閉路，該分支閉路從所述柵電極分支后，沿著形成所述島狀半導體薄膜的輪廓的側邊緣且覆蓋該側邊緣來對其進行圍繞。
2. 根據權利要求1所述的薄膜晶體管，其特征在于 在由所述柵電極和所述分支閉路包圍的所述島狀半導體薄膜的上部區域具有多個源電極或多個漏電極。
3. —種薄膜晶體管，其在島狀半導體薄膜的上部具有隔著柵極 絕緣膜而配置的柵電極，并在所述柵電極的兩側配置有源電極和漏電 極，其特征在于極的形成側中的任意一方或雙方具有分支支路，該分支支路從所述柵 電極分支后，沿著形成所述島狀半導體薄膜的輪廓一部分的側邊緣且 覆蓋該側邊緣而延伸，并具有活動端。
4. 根據權利要求3所述的薄膜晶體管，其特征在于個源電極或多個漏電極。
5. —種圖像顯示裝置，其具有絕緣基板，該絕緣基板在主面上 具有矩陣狀地配置有多個像素電路的顯示區域和包括形成于該顯示 區域的外側的、驅動像素電路的驅動電路的 一 部分或全部的外圍電路 區域，所述像素電路和所述外圍電路由包括薄膜晶體管的電路構成， 其特征在于所述薄膜晶體管在形成于所述絕緣基板的主面上的島狀半導體 薄膜的上部具有隔著柵極絕緣膜而配置的柵電極，并在所述柵電極的 兩側配置有源電極和漏電極，構成所述外圍電路的薄膜晶體管的一部分或全部在所述島狀半 導體薄膜上的所述源電極的形成側和所述漏電極的形成側中的任意一方或雙方具有分支閉路，該分支閉路從所述柵電極分支后，沿著形 成所述島狀半導體薄膜的輪廓的側邊緣且覆蓋該側邊緣來對其進行 圍繞。
6. 根據權利要求5所述的圖像顯示裝置，其特征在于 構成所述外圍電路的薄膜晶體管的一部分在所述島狀半導體薄膜上的所述源電極的形成側和所述漏電極的形成側中的任意一方或 雙方具有分支閉路，該分支閉路從所述柵電極分支后，沿著形成所述 島狀半導體薄膜的輪廓的側邊緣且覆蓋該側邊緣來對其進行圍繞，構成所述外圍電路的剩余的全部或一部分薄膜晶體管在所述島 狀半導體薄膜上的所述源電極的形成側和所述漏電極的形成側中的任意一方或雙方具有分支支路，該分支支路從所述柵電極分支后，沿 著形成所述島狀半導體薄膜的輪廓的一部分的側邊緣且覆蓋該側邊 緣而延伸，并且具有活動端。
7. 根據權利要求5所述的圖像顯示裝置，其特征在于所述外圍電路中包含的至少所述驅動電路的電源電壓在 3.0V 6.0V的范圍內。
8. 根據權利要求6所述的圖像顯示裝置，其特征在于所述外圍電路中包含的至少所述驅動電路的電源電壓在 3.0V 6.0V的范圍內。
全文摘要
本發明提供一種薄膜晶體管，消除在頂層柵極型薄膜晶體管的島狀半導體薄膜的端部發生的、由在硅薄膜端部處的柵極電場的集中和硅薄膜端部附近的固定電荷引起的閾值偏差而導致的電流成分。在島狀半導體薄膜(SEMI-I)的源極側或漏極側的某一單側，使柵電極(GT)沿著該島狀半導體薄膜(SEMI-I)的輪廓不間斷地延伸而設置分支閉路(DET)，取消作為子溝道的島狀半導體薄膜(SEMI-I)的端部的電流成分路徑。
文檔編號H01L27/12GK101106162SQ20071011258
公開日2008年1月16日 申請日期2007年6月22日 優先權日2006年7月12日
發明者宮本光秀, 松村三江子, 波多野睦子 申請人:株式會社日立顯示器