高壓元件中整合高阻值電阻制程的方法

專利名稱：高壓元件中整合高阻值電阻制程的方法
技術領域：
本發明涉一種形成高阻值電阻的方法，尤其涉及一種高壓元件中整合高 阻值電阻制程的方法。
背景技術：
隔離區是避免于半導體芯片中晶體管間的電連接，在發展超大型集成電 路過程中，線路設計將更限縮，并且產品的設計應用更趨向多重晶方功能的 整合。
在傳統方法中，如圖1所示， 一底材10包括一嵌入的N阱12和形成一場氧 區20在該底材10上。其中，N阱12則作為高壓元件底高電阻區。 一混合模式制 程(mixed-modeprocess)在邏輯電路中帶有一嵌入的電容，此附帶電容可作 為RC模擬電路或其他特殊應用。電容的第一電極30形成在場氧區20上。 一內 多晶硅介電層40如氧化物—氮化物—氧化物(oxide-nitride-oxide)層，形成于 第一電極30上。電容的第二電極50形成于氧化物一氮化物一氧化物層40上。 第一電極30和第二電極50為多晶硅層。 一內層介電層(interlevel dielectric layer) 70形成覆蓋在底材10和電容上。其次蝕刻該內層介電層70形成多個接 觸窗孔。沉積導電材質至接觸窗孔以形成接觸窗，如接觸窗65連接到高濃度 的N阱區60，接觸窗32連接到電容的第一電極30，接觸窗52則連接到電容的第 二電極50。
然而，傳統的整合高壓元件的高阻值制程中，高阻值電阻區N阱12為先行 成在底材中，在后續電容制程中具有多道的熱處理步驟，將會增加元件變異 性，產生較大的偏差。
公開號為CN1402303A，
公開日為2003年3月12日的專利申請公開了一種 整合高壓元件制程的形成高阻值電阻的方法，其可以在同一制造程序中形成電容和高電阻區，但是其在形成大于800ohms/sq高電阻時，整片晶圓(wafer) 的均勻度(uniformity)很差，而常造成晶邊的合格率降低，效果不夠理想。

發明內容
本發明的目的是提供一種制造高壓元件的方法，使電容和高阻值電阻區 將可于同一制程程序中形成，并且即使在制備的大于800ohms/sq高電阻時， 整片晶圓(wafer)的均勻度(uniformity)好，晶邊的合格率高。
為實現上述發明目的，本發明提供了一種于高壓元件中整合高阻值電阻 制程的方法，該方法包括
提供一底材；
形成第一場氧區和第二場氧區于該底材上；
沉積第一多晶硅層于該底材、該第一場氧區和該第二場氧區上，其中該 第一多晶硅層為未經摻雜的多晶硅；
形成第一光阻層位于該第一場氧區上，其中該第一光阻層具有一電阻圖
案；
利用該第一光阻層為遮罩，進行第一次離子植入制程至該第一多晶硅層； 移除該第一光阻層；
形成一氧化物一氮化物一氧化物層于該第一多晶硅層上；
蝕刻該氧化物一氮化物一氧化物層和該第一多晶硅層，以形成一電阻位 于該第一場氧區上及一電容的一第一電極位于該第二場氧區上；
形成第二多晶硅層于該電容的該氧化物一氮化物一氧化物層上，作為該 電容的第二電極；
形成第二光阻層于該底材、該電阻和該電容上，其中該第二光阻層具有 一開口圖案以暴露出該電阻；
利用先干后濕的蝕刻方式移除位于該電阻上的該氧化物一氮化物一氧化 物層；
進行第二次離子植入制程到該電阻移除該第二光阻層；
沉積一內層介電層于該底材、該電容和該電阻；
蝕刻該內層介電層以形成多個接觸窗孔，位于該電容和該電阻上；
形成第三光阻層位于該內層介電層上，其中該第三光阻層具有一開口圖 案，以暴露出該電阻上的該接觸窗孔；
利用該第三光阻層為遮罩，進行第三次離子植入制程至該電阻；
進行一快速熱處理制程；以及
沉積一導電材質層充填該多個接觸窗孔。
該第一場氧區和第二場氧區形成的方法為熱氧化法。
該第一多晶硅層厚度約為1500埃。
第一次離子植入制程是利用磷離子為離子源。
利用先干后濕的蝕刻方式移除位于該電阻上的該氧化物一氮化物一氧化 物層的方法為先以干蝕刻去除第一層氧化物與第二層氮化物，蝕刻停在第 三層氧化物上，再以濕蝕刻的方式將第三層氧化物去除干凈。
所述的濕蝕刻的方式可為10:1或100:1的稀釋氫氟酸溶液蝕刻(DHF) 或10:1的緩沖氧化層蝕刻(BOE)。
所述的方法還包括一回火步驟于移除該第一光阻層后，其回火溫度控制 約為1000°C —1100°C。
第二次離子植入制程是以BF2為離子源，并以植入劑量加以控制電阻值。 內層介電層為氧化硅。
所述的方法還包括沉積一內層介電層后，進行一熱再回流步驟，溫度控 制約85(TC，并利用此熱再回流步驟，促進第二次離子植入制程的離子擴散。
第三次離子植入制程以BF2為離子源。
離子植入劑量約為第二次離子植入的兩倍以上。
快速熱處理溫度控制約為90(TC 。由于本發明提供的方法是將原專利中的干蝕刻的方式，改為先干后濕
(Dry-Wet)的蝕刻方式，先以干蝕刻去除第一層氧化物與第二層氮化物，蝕 刻停在第三層氧化物上，再以濕蝕刻的方式將第三層氧化物去除干凈，與采 用干蝕刻的方式相比，不僅可以使電容和高阻值電阻區將可于同一制程程序 中形成，并且即使在制備大于800ohms/sq高電阻時，整片晶圓(wafer)的均 勻度(uniformity)好，晶邊的合格率高，提高了晶邊高電阻值電阻的穩定性， 取得了意想不到的效果。


圖1為傳統的整合高壓元件的高阻值電阻制備于N阱中的截面圖； 圖2A到2H為本發明整合高壓元件的高阻值電阻制備截面圖； 圖3為離子注入劑量與電阻值的相關曲線；
圖4為本發明一較佳實施例的高電阻時的離子注入劑量與電阻值的相關 曲線。
具體實施例方式
首先，如圖2A所示，提供一襯底IOO，第一場氧化區105a和第二場氧 化區105b形成在該襯底100上，這是利用傳統方法如熱氧化法方式形成。介 于第一場氧化區105a和第二場氧化區105b之外可包含有晶體管結構(未標 示在圖中)。 一多晶硅層110a、 110b沉積在襯底IOO和場氧化區105a、 105b 上，其中此多晶硅層110a、 110b為未經摻雜的多晶硅，厚度約為1500埃。
其次，如圖2B所示， 一光阻層115形成在該多晶硅層110a上，其中該 光阻層115具有一電阻圖案。利用此光阻層115為遮罩，對多晶硅層110b進 行第一次離子注入工序，此多晶硅層110b成為一摻雜的多晶硅。此第一次離 子注入工序是利用磷離子為離子源，并進行退火，溫度約為100(TC — 110(TC，
以促進離子擴散。
接下步驟如圖2C所示，移除光阻層115后， 一多晶硅內介電層如氧化物 一氮化物一氧化物(ONO)層，以傳統的方式形成在多晶硅層上。接著，以傳統的蝕刻方法蝕刻氧化物一氮化物一氧化物和多晶硅層。未經摻雜的多晶
硅層電阻120a位于第一場氧區105a上，內多晶硅介電層125a位于電阻120a 上，此電阻120a位于第一場氧區105a上，作為高阻值電阻區域。經第一次離 子植入制程后，摻雜的多晶硅層120b位于第二場氧區105b上，此摻雜多晶 硅層120b作為電容的第一電極，內多晶硅介電層125b位于該第一電極120b 上，在這個步驟中，基極同時形成在場氧區105a、 105b以外的區域。接著， 在此步驟后，以標準程序形成發射極和集電極(未標示在圖中)。
下一個步驟如圖2D所示，圖中的A為氧化物，B為氮化物，C為氧化物。 第二多晶硅層130也是經摻雜的多晶硅層，形成在氧化物一氮化物一氧化物 層125b上，第二多晶硅層130作為電容的第二電極。第二光阻層135形成在 底材IOO、電容和高阻區120a上，其中此光阻層135具有一開口圖案137暴 露出高電阻120a區域。
本發明的關鍵的步驟是利用先干后濕(Dry-Wet)的蝕刻方式移除氧化 物一氮化物一氧化物層，即先以干蝕刻去除第一層氧化物A與第二層氮化物 B，蝕刻停在第三層氧化物C上，再以濕蝕刻的方式將第三層氧化物C去除 干凈。移除氧化物一氮化物一氧化物層125a后，未經摻雜多晶硅層120a的電 阻值非常高，因此利用第二次離子植入制程加以控制電阻值。本發明中，是 以BF2為離子源，對未經摻雜的多晶硅120a進行離子植入。電阻值和離子植 入劑量的相關曲線如圖3所示，電阻值是通過植入BF2的劑量加以控制。其 方程式為
Y= —12.317x3+146.12x2—590.48x+1177.6 Y:電阻值(Ohms/Sq) X:植入劑量(e7cm2) r2=0.9985
高電阻(即大于800ohms/sq)時，本實施例中取兩組測試值，如圖4所 示的RSPOLY0—HR一2與RSPOLY0_HR—20，測得RSPOLY0_HR_2的相關方
程為
y= — 164.11x+1986.4RSPOLY0_HR—20的相關方程為 y= —174.19x+2059.3
由此可以看出高阻值時電阻值與離子注入劑量成線性關系。
其次，如圖2F所示，移除第二光阻層135后， 一內層介電層140如氧化 硅層在底材100、高電阻120a區和電容上。氧化硅層140的形成方法是利用 旋涂玻璃法或其他合適的方法形成的。形成內層介電層140后進行熱回流程 序，溫度控制約為85(TC。同時藉此熱回流動作促進第二次離子植入制程的離 子擴散至電阻120a中。其次利用標準制程在內層介電層140形成多個接觸窗 孔122、 132、及126。接觸窗孔126連接到高電阻120a區。接觸窗孔122連 接到電容的第一電極120b及接觸窗孔132連接到第二電極130。
接著如圖2G所示，第三光阻層150形成在內層介電層140上，其中此第 三光阻層140具有一開口圖案152以暴露出接觸窗孔126。為降低接觸窗和電 阻120a介面的電阻值，必須進行第三次離子植入制程，以BF2為離子源。第 三次離子植入制程的劑量高于第二次離子植入制程的劑量達二倍以上。之后 移除此第三光阻層150，進行快速熱處理制程以促進離子擴散，快速熱處理制 程溫度為卯(TC 。
之后如圖2H所示，沉積導電材質填充接觸窗孔122、 132及126以形成 接觸窗如160、 162、 164。接觸窗164連接高電阻120a區。接觸窗160連接 電容的第一電極120b及接觸窗162連接電容的第二電極130。接著， 一內連 線如170、 172、 174形成在內層介電層140上。
當然，本領域的普通技術人員應當認識到，以上的實施例僅是用來說明 本發明，而并非用作為對本發明的限制，只要在本發明的實質精神范圍內， 對以上所述實施例的變化、變型都將落在本發明的權利要求書的范圍內。
權利要求
1.一種于高壓元件中整合高阻值電阻制程的方法，該方法包括提供一底材；形成第一場氧區和第二場氧區于該底材上；沉積第一多晶硅層于該底材、該第一場氧區和該第二場氧區上，其中該第一多晶硅層為未經摻雜的多晶硅；形成第一光阻層位于該第一場氧區上，其中該第一光阻層具有一電阻圖案；利用該第一光阻層為遮罩，進行第一次離子植入制程至該第一多晶硅層；移除該第一光阻層；形成一氧化物-氮化物-氧化物層于該第一多晶硅層上；蝕刻該氧化物-氮化物-氧化物層和該第一多晶硅層，以形成一電阻位于該第一場氧區上及一電容的一第一電極位于該第二場氧區上；形成第二多晶硅層于該電容的該氧化物-氮化物-氧化物層上，作為該電容的第二電極；形成第二光阻層于該底材、該電阻和該電容上，其中該第二光阻層具有一開口圖案以暴露出該電阻；利用先干后濕的蝕刻方式移除位于該電阻上的該氧化物-氮化物-氧化物層；進行第二次離子植入制程到該電阻；移除該第二光阻層；沉積一內層介電層于該底材、該電容和該電阻；蝕刻該內層介電層以形成多個接觸窗孔，位于該電容和該電阻上；形成第三光阻層位于該內層介電層上，其中該第三光阻層具有一開口圖案，以暴露出該電阻上的該接觸窗孔；利用該第三光阻層為遮罩，進行第三次離子植入制程至該電阻；進行一快速熱處理制程；以及沉積一導電材質層充填該多個接觸窗孔。
2. 如權利要求1所述的方法，其特征在于該第一場氧區和第二場氧區形 成的方法為熱氧化法。
3. 如權利要求l所述的方法，其特征在于該第一多晶硅層厚度為1500埃。
4. 如權利要求1所述的方法，其特征在于第一次離子植入制程是利用磷 離子為離子源。
5. 如權利要求1所述的方法，其特征在于還包括一回火步驟于移除該第 一光阻層后，其回火溫度控制約為100(TC — 110(TC。
6. 如權利要求1所述的方法，其特征在于利用先干后濕的蝕刻方式移除 位于該電阻上的該氧化物一氮化物一氧化物層的方法為先以干蝕刻去除第 一層氧化物與第二層氮化物，蝕刻停在第三層氧化物上，再以濕蝕刻的方式 將第三層氧化物去除干凈。
7. 如權利要求6所述的方法，其特征在于所述的濕蝕刻的方式可為10:1 或100:1的稀釋氫氟酸溶液蝕刻或10:1的緩沖氧化層蝕刻。
8. 如權利要求1所述的方法，其特征在于第二次離子植入制程是以BF2 為離子源，并以植入劑量加以控制電阻值。
9. 如權利要求l所述的方法，其特征在于內層介電層為氧化硅。
10. 如權利要求l所述的方法，其特征在于還包括沉積一內層介電層后， 進行一熱再回流步驟，溫度控制約85(TC，并利用此熱再回流步驟，促進第二 次離子植入制程的離子擴散。
11. 如權利要求1所述的方法，其特征在于第三次離子植入制程以BF2 為離子源。
12. 如權利要求11所述的方法，其特征在于離子植入劑量約為第二次離 子植入的兩倍以上。
13.如權利要求1所述的方法，其特征在于快速熱處理溫度控制約為900°C。
全文摘要
本發明公開了一種于高壓元件中整合高阻值電阻制程的方法，是利用未經摻雜的多晶硅層取代傳統的多晶硅層。在高阻值電阻區并未先行離子植入，直到發射極和集電極區完成之后才進行。在此高阻值電阻區，首先蝕刻氧化物-氮化物-氧化物層，其次以BF₂為離子源對未經摻雜的多晶硅進行離子植入，電阻值是利用植入BF₂劑量加以控制。再進行接觸窗蝕刻，更高濃度的BF₂植入到此高阻值電阻區，以降低接觸窗的阻值。
文檔編號H01L21/82GK101308816SQ20071010791
公開日2008年11月19日 申請日期2007年5月15日 優先權日2007年5月15日
發明者蔡元禮, 謝學瀚 申請人:和艦科技(蘇州)有限公司