專利名稱：半導體結構的制作方法
技術領域：
本發明涉及一種半導體裝置，且特別涉及一種金屬氧化物半元件的結構 與制造方法。
背景技術：
隨著集成電路的微縮化，金屬氧化物半導體(metal-oxide-semiconductor,MOS)元件變得愈加微小。因此金屬氧化物半導體元件的結深也隨之縮小。 這種縮減化在形成過程中會造成技術上的困難。舉例來說，小的金屬氧化物 半導體元件需要在源極及漏極區域有高摻雜濃度以減少片電阻(sheet resistance)。然而控制注入深度以形成淺的源極及漏極結，并:E同時維持高 摻雜濃度是有難度的。在傳統上，為了在源極及漏極區域達到高摻雜濃度，以高濃度注入砷元 素進源極及漏極區域。因為砷元素有相當低的擴散長度，故能注入至高濃度 而不特別影響到短溝道的特性以及結的陡峭度。然而砷原子的原子量重，約 為75。因此比起其他N型雜質，例如磷元素，砷元素的注入會造成更大程度 的缺陷，例如管線(piping)。在小尺寸的金屬氧化物半導體元件當中，舉例來說，利用65納米或以下 的技術所形成的金屬氧化物半導體元件，其結是淺的，故由于注入砷元素所 造成的管線會延伸至介于源極及漏極區域與半導體襯底之間的結。因此，當 在源極及漏極區域上形成金屬硅化層時，可沿著管線形成金屬硅化物缺陷， 而縮短金屬硅化層區域以及半導體襯底的距離。此結果明顯使漏電流值增加， 甚至使元件失效。因此需要一種新的金屬氧化物半導體元件的結構以及制造方法以解決上 述的問題。發明內容為達成發明的上述目的，本發明提供一種半導體結構，包括襯底；第 一柵極介電層，在該半導體襯底上；第一柵極層，在該第一柵極介電層上； 第一輕摻雜源極及漏極區域，在該半導體襯底中，并鄰接該第一柵極介電層， 其中該第一輕摻雜源極及漏極區域包含砷元素;及第一深層源極及漏極區域， 在該半導體襯底中，并鄰接該第一柵極介電層，其中該第一深層摻雜源極及 漏極區域包含磷元素，其中在該第一深層源極及漏極區域中的第一磷結深大 于在該第一深層源極及漏極區域中的第一砷結深3倍。上述該半導體結構中，該第一磷結深對該第一砷結深的比率可介于3至 6之間。上述該半導體結構中，該半導體結構在存儲器電路中。 上述該半導體結構中，磷元素最高濃度對砷元素最高濃度的比率可大于上述該半導體結構中，該第一柵極層的長度可小于60納米。 上述該半導體結構，還可包含第二柵極介電層，在該半導體襯底上； 第二柵極層，在該第二柵極介電層上；第二輕摻雜源極及漏極區域，在該半 導體襯底中，并鄰接該第二柵極介電層，其中該第二輕摻雜源極及漏極區域 包含砷元素；第二深層源極及漏極區域，在該半導體襯底中，并鄰接該第二 柵極介電層，其中該第二深層摻雜源極及漏極區域包含砷元素及磷元素，其 中在該第二深層源極及漏極區域中的第二砷結深與第二磷結深為近似的深 度。上述半導體結構中，該第二砷結深對該第二磷結深的比率可大于0.5。 上述半導體結構中，在該第二深層源極及漏極區域的砷最高濃度可小于 3xl020/cm3。為達成發明的另一目的，本發明提供一種半導體結構，包括襯底；第 二柵極介電層，在該半導體襯底上；第二柵極層，在該第二柵極介電層上； 第二輕摻雜源極及漏極區域，在該半導體襯底中，并鄰接該第二柵極介電層， 其中該第二輕摻雜源極及漏極區域包含砷元素；第二深層源極及漏極區域， 在該半導體襯底中，并鄰接該第二柵極介電層，其中該第二深層摻雜源極及 漏極區域包含砷元素及磷元素，其中在該第二深層源極及漏極區域中的第二砷結深與第二磷結深為可比較的。本發明能夠防止因注入雜質而產生管線效應(pipingeffect)，從而避免 產生結漏電流(junction leakage current)。
圖1至圖6為本發明優選實施例的制程剖面圖，其中第一和第二元件區 的金屬氧化物半元件有不同的摻雜分布。圖7和圖8分別為在第一元件區域和第二元件區域的慘雜濃度分布圖。 圖9顯示金屬硅化層的形成。圖10顯示本發明相關實施例的制超剖面圖，其中在第一和第二元件區域 的金屬氧化物半導體元件有相同的摻雜分布。 其中，附圖標記說明如下20 襯底；24 淺溝槽隔離區域；26 柵極介電層；28 柵極層；50 P型 雜質濃度；52 磷元素濃度；54 砷元素濃度；56 磷元素濃度；58~砷元素濃 度；100 存儲元件區；130 柵極介電層；131 袋形區域；132 柵極層；134 輕摻雜源極及漏極區域；138 光阻；140 柵電極側壁層；142 深層源極及漏 極區域；144 金屬硅化層區域；200 邏輯元件區；230 柵極介電層；231~袋 形區域；232 柵極層；234 輕摻雜源極及漏極區域；238 光阻；240 柵電極 側壁層；242 深層源極及漏極區域；244 金屬硅化層區域具體實施方式
有關各實施例的制造和使用方式如以下所詳述。然而，值得注意的是， 本發明所提供的各種可應用的發明概念依具體的各種變化據以實施，且在此 所討論的具體實施例僅是用來顯示具體使用和制造本發明的方法，而不用以 限制本發明的范圍。以下通過各附圖及示例說明本發明優選實施例的制造過程，其中包含了 金屬氧化物半導體(metal-oxide-semiconductor, MOS)存儲元件以及金屬氧 化物半導體邏輯元件。此外，在本發明各種不同的各種實施例和圖示中，相 同的符號代表相同或類似的元件。圖1顯示襯底20含有用來形成N型金屬氧化物半導體存儲元件的存儲元件區100，以及含有形成邏輯元件的邏輯元件區200。雖然其他常用的結構和材料如絕緣層上覆硅(silicon on insulator, SOI)或硅合金等也可使用，但在 本例中，優選為利用塊硅材料作為襯底20，且襯底20也可以是輕摻雜的。 為便于說明，依序形成的金屬氧化物半導體存儲元件顯示在淺溝槽隔離 (shallow trench isolation, STI)區域24之間。然而，本領域技術人員也可了 解，可將上述存儲單元串聯，因此存儲單元間可能不會有淺溝槽隔離。可為 靜態隨機存取存儲器(static random access memory, SRAM)區、動態隨機存 取存儲器(dynamic random access memory, DRAM)區，或甚至是非易失性 存儲器區。邏輯元件區200優選為核心元件區域，因此由后續討論的步驟所 形成的金屬氧化物半導體元件為核心金屬氧化物半導體元件。請再參考圖1，柵極介電層26是在襯底20上形成的。在此優選實施例 中，柵極介電層26具有高介電常數(k值)，可高于約3.9。柵極介電層26 優選的材料包括氧化硅、氮化硅以及金屬氧化物，如二氧化鉿(Hf02)、鋯 酸鉿氧化合物(HffirOx)、硅酸鉿氧化合物(HfSiOx)、鈦酸鉿氧化合物(HfHOx) 及鋁酸鉿氧化合物(HfA10x)或類似材料。柵極介電層26的厚度以小于約 20A為佳。柵極層28形成于柵極介電層26上。在一實施例中，柵極層28由多晶硅 材料組成， 一般也可使用金屬、金屬氮化物、金屬硅化物或類似化合物作為 柵極層28的材料。柵極介電層26以及柵極層28優選的形成方法包括化學氣 相沉積法(chemical vapor deposition, CVD)，如低溫化學氣相沉積(low temperature chemical vapor deposition, LTCVD)、 低壓化學氣相沉禾只(low pressure chemical vapor deposition, LPCVD)、快熱化學氣相沉禾只(rapid thermal chemical vapor deposition, LTCVD)、等離子體化學氣相沉積(plasma enhanced chemical vapor deposition, PECVD)，也可使用例如濺鍍及物理氣相沉積 (physical vapor deposition, PVD)等一般相似方法。柵極層28的厚度以小于 約1200A為佳。圖2顯示柵極堆疊層的形成。柵極介電層26及柵極層28被圖案化，以 在存儲區100形成包含柵極介電層130和柵極層132的柵極堆疊層，且在邏 輯區200形成包含柵極介電層230和柵極層232的柵極堆疊層。本發明優選 實施例的半導體裝置以65納米(nm)或以下的技術來形成。圖3顯示輕摻雜源極及漏極(lightly d叩ed source/drain, LDD)區域134 及234的形成，其中輕摻雜源極及漏極區域134及234通常也被稱作為源極 和漏極的延伸區域(extension region)。用注入法(implantation)將N型雜 質導入元件區域100及200。雖然也能夠采用含有磷元素的砷元素，但在本 例中，優選以砷元素作為N型雜質的材料。由于以柵極層132和232作為掩 模，故所形成的輕摻雜源極/漏極區域134及234實質上對準柵極層132和 232的邊緣。袋形區域(pocket region) 131及231是以傾斜角度注入P型雜 質例如硼和/或銦元素形成的。雖然或許能使用不同的劑量，但在此優選實施 例中，以介于大約5xl0"/ci^與大約5xl0"/cn^之間的劑量來注入N型雜質。接著形成柵電極側壁層(gate spacer) 140及240，如圖4所示。如同現 有技術，柵電極側壁層140及240可通過毯覆式(blanket)沉積一層或更多 層的介電層，并除去介電層的水平部分來形成。沉積介電層優選的方法包括 等離子體化學氣相沉積、低壓化學氣相沉積及次真空化學氣相沉積法 (sub-atmospheric chemical vapor deposition, SACVD)，或類似的方法。在一 具體實施例中，柵電極側壁層140及240各自包含氧化物襯墊層及其上的氮 化硅層。柵電極側壁層140及240的最終厚度以小于約45納米為最佳。接著，優選以摻雜N型雜質的方式形成深層源極及漏極(deep source/drain)區域142及242。本發明的第一實施例以圖5及圖6顯示。圖5 說明深層源極及漏極區域142的形成。形成光阻238以遮蔽元件區域200， 并以注入方式將N型雜質注入元件區域100中。在此優選實施例中，所注入 的雜質包括不含砷元素的磷元素。在其他實施例中，所注入的雜質同時包含 砷元素與磷元素。然而，砷元素的劑量特別小于磷元素的劑量。砷元素劑量 優選小于磷元素劑量的約百分之三十，更優選小于磷元素劑量的約百分之二 十。被注入的磷元素優選在接近源極及漏極區域142的表面處為高濃度，而 在源極及漏極區域142的深層處為低濃度。為完成上述設計，可使用多重注 入法。在一具體實施例中，其中一種注入法以介于約lxlOl5/cm2， lxE15/cm2) 與約6xl0"/cm2(即6xE15/cm2)的高劑量，且介于約0.5keV與約10keV的低 能量注入。另一種注入法是以介于約5><1013/(^12與約lxlO"/cr^的低劑量， 且介于約lkeV與約30keV的高能量注入。可用垂直或傾斜的角度完成每次 磷元素的注入。傾斜角度一般為小于約15度。圖6顯示深層源極及漏極區域242的形成。形成光阻138以遮蔽元件區 域100，并以注入方式將N型雜質注入元件區域200中。在此優選實施例中， 所注入的雜質包含砷元素。而磷元素也有可能會伴隨著砷元素被注入，其中 磷元素的劑量小于或實質上最多等于砷元素的劑量。在一具體實施例中，砷 元素與磷元素均以介于約lxlO'Vcr^與約5xlO"/cn^之間的劑量注入。砷元 素的最終最高濃度(peak concentration)以小于約3xl02Q/cm3為最佳。圖7與圖8分別圖示說明在深層源極及漏極區域142及242的摻雜濃度 分布。圖7顯示在深層源極及漏極區域142的摻雜濃度和到襯底20內部深度 的函數關系，其中在深層源極及漏極區域的摻雜過程僅有磷元素被注入。曲 線50、 52，及曲線54分別為P型雜質濃度、磷元素濃度，以及砷元素濃度。 由于砷元素僅在輕摻雜源極及漏極區域134被摻雜，砷元素與袋形摻雜 (pocket implantation)區之間的砷結(arsenic junction)是淺的，其結深 (junction depth) D2小于約30纟內米。禾目反地，磷結(phosphorous junction) 深度D1特別大于砷結深D2， D1與D2的比率(Dl/D2)大于3左右，以介 于約3與6之間為更佳。磷元素的最高濃度對砷元素的最高濃度的比值優選 為大于5，更優選為大于10。在所有描述當中，砷結以砷元素濃度與P型雜 質濃度相同的地方作為定義，磷結以磷元素濃度與P型雜質濃度相同的地方 作為定義。圖7中所示雜質分布有許多優點。由于磷元素的原子量約31，特別小于 砷元素約為75的原子量，因注入磷元素而對半導體襯底20的晶格結構造成 的損壞會遠小于注入砷元素時所造成的損害。由此而知，可用磷元素來形成 深層源極及漏極區域而不會造成實質的管線效應，從而避免結漏電流的發生。 由于砷元素的擴散長度(diffusion length)短，在輕慘雜源極及漏極區域注入 磷元素可改進短溝道效應(short channel effect)，對于65納米或以下的技術 所形成的金屬氧化物半導體元件而言尤其如此。由于存儲元件對漏電流特別 敏感，故圖7所顯示的摻雜分布圖適合用作存儲金屬氧化物半導體元件。圖8顯示在深層源極及漏極區域242的摻雜濃度與到襯底20內部深度的 函數關系，其中砷元素及磷元素以實質相同的劑量進行摻雜以形成源極及漏 極區域242。曲線50、 56，及曲線58分別代表P型雜質濃度、磷元素濃度， 以及砷元素濃度。曲線50與圖7中的P型雜質濃度分布相似。由于以相似的劑量在深層源極及漏極區域242注入砷元素與磷元素，砷結深D2'以及磷結 深D1，具有較比率D2/D1 (參照圖7)更大的比率D2VD1，。若以較低的磷元 素劑量注入源極及漏極區域242，比率D2，/D1，可進一步增加。在此優選實施 例中，可利用掃描式離子顯微鏡(scanning ion microscope, SIM)測量摻雜濃 度分布，故得結深Dl，與D2，為近似的深度。結深比率D27D1'以大于約0.5 為更佳。比較圖7與圖8，很明顯地，邏輯金屬氧化物半導體元件的砷結厚度D2' 特別大于存儲金屬氧化物半導體元件的砷結厚度D2，其結深比率D2VD2以 大于約2為較佳。在圖7所示存儲元件的摻雜分布圖中，砷結深優選小于約 30納米。在圖8所示邏輯元件的摻雜分布圖中，砷結深以大于約50納米為 較佳。另外，在邏輯金屬氧化物半導體元件中的深層源極及漏極區域242中 的砷元素最高濃度(參照圖8)，以大于在存儲金屬氧化物半導體元件中的 深層源極及漏極區域142的砷元素最高濃度(參照圖7)約3倍以上為佳。對邏輯金屬氧化物半導體元件而言，由于有較高的砷元素濃度被注入深 層源極及漏極區域242，故邏輯金屬氧化物半導體元件的結漏電流值可能會 大于存儲金屬氧化物半導體元件的結漏電流值。然而，邏輯金屬氧化物半導 體元件的驅動電流(drive current)較高。驅動電流對邏輯金屬氧化物半導體 元件的關系有益地大于驅動電流對存儲金屬氧化物半導體元件的關系。圖9顯示金屬硅化層(silicide)區域144及244的形成。首先沉積金屬 層(圖中未示)，其可包含鎳(nickel)、鈷(cobalt)及鉑(platinum)或其 組合的材料。接著加熱襯底20，造成金屬層與其下的硅層發生硅化作用，金 屬硅化層區域144及244因而形成。接著使用可侵蝕金屬層，但不致侵蝕金 屬硅化層區域144及244的蝕刻劑，以將未反應的金屬層除去。為完成金屬氧化物半導體元件的形成，接著形成蝕刻終止層(etch stop layer, ESL)(圖中未示)及層間介電層(inter-layer dielectric, ILD)(圖中 未示)。由于蝕刻終止層及層間介電層的形成為公知技術，故在此不再重復 描述。圖10說明本發明第二實施例，其中存儲金屬氧化物半導體元件及邏輯金 屬氧化物半導體元件具有相同的摻雜分布。制造初始階段及結構實質上與圖 1到圖4所示的內容相同。圖10顯示深層源極及漏極區域142及242的形成。元件區域100及200均同時暴露在N型雜質注入中，因此存儲金屬氧化物半 導體元件及邏輯金屬氧化物半導體元件的最終分布圖實質上是相同的。形成深層源極及漏極區域142及242的注入實質上優選與在第一實施例中(參照 圖5)為形成深層源極及漏極區域142的摻雜相同。在此優選實施例中，所 注入的雜質包括不含有砷元素的磷元素。另一替代的實施例中，所注入的雜 質同時包含砷元素與磷元素。然而，砷元素劑量遠低于磷元素劑量。砷元素 劑量優選小于磷元素劑量約百分之三十，更優選小于磷元素劑量約百分之二 十。雖然本發明已用優選實施例揭示如上，然而其并非用以限定本發明，任 何本領域技術人員，在不脫離本發明的精神和范圍內，當可做改動與修改， 因此本發明的保護范圍應以所附權利要求范圍為準。
權利要求
1. 一種半導體結構，包括襯底；第一柵極介電層，在該半導體襯底上；第一柵極層，在該第一柵極介電層上；第一輕摻雜源極及漏極區域，在該半導體襯底中，并鄰接該第一柵極介電層，其中該第一輕摻雜源極及漏極區域包含砷元素；及第一深層源極及漏極區域，在該半導體襯底中，并鄰接該第一柵極介電層，其中該第一深層摻雜源極及漏極區域包含磷元素，其中在該第一深層源極及漏極區域中的第一磷結深大于在該第一深層源極及漏極區域中的第一砷結深3倍。
2. 如權利要求1所述的該半導體結構，其中該第一磷結深對該第一砷結 深的比率為介于3至6之間。
3. 如權利要求1所述的該半導體結構，其中該半導體結構在存儲器電路中。
4. 如權利要求1所述的該半導體結構，其中磷元素最高濃度對砷元素最 高濃度的比率大于5。
5. 如權利要求1所述的該半導體結構，其中該第一柵極層的長度小于60 納米。
6. 如權利要求1所述的該半導體結構，還包含 第二柵極介電層，在該半導體襯底上； 第二柵極層，在該第二柵極介電層上；第二輕摻雜源極及漏極區域，在該半導體襯底中，并鄰接該第二柵極介 電層，其中該第二輕摻雜源極及漏極區域包含砷元素；第二深層源極及漏極區域，在該半導體襯底中，并鄰接該第二柵極介電 層，其中該第二深層摻雜源極及漏極區域包含砷元素及磷元素，其中在該第 二深層源極及漏極區域中的第二砷結深與第二磷結深為近似的深度。
7. 如權利要求6所述的半導體結構，其中該第二砷結深對該第二磷結深 的比率為大于0.5。8.如權利要求7所述的半導體結構，其中在該第二深層源極及漏極區域的砷最高濃度為小于3xlO,cm3。
全文摘要
本發明提供一種半導體結構，包括襯底；第一柵極介電層，在該半導體襯底上；第一柵極層，在該第一柵極介電層上；第一輕摻雜源極及漏極區域，在該半導體襯底中，并鄰接該第一柵極介電層，其中該第一輕摻雜源極及漏極區域包含砷元素；及第一深層源極及漏極區域，在該半導體襯底中，并鄰接該第一柵極介電層，其中該第一深層摻雜源極及漏極區域包含磷元素，其中在該第一深層源極及漏極區域中的第一磷結深大于在該第一深層源極及漏極區域中的第一砷結深3倍。本發明能夠防止因注入雜質而產生管線效應，從而避免產生結漏電流。
文檔編號H01L29/36GK101241931SQ20071010656
公開日2008年8月13日 申請日期2007年6月6日 優先權日2007年2月6日
發明者廖忠志, 江木吉 申請人:臺灣積體電路制造股份有限公司